当前位置:文档之家› 第7章计算机控制器

第7章计算机控制器

第7章控制器

7.1 控制器的功能和组成

7.2 指令周期

7.3 操作命令分析

7.4 控制信号举例

7.5 控制器设计

7.1 控制器的组成

一、控制器的功能

1、从存储器取出指令,送到控制器里指令寄存器IR中

2、对指令进行译码,产生出完成指令对应的时序控制信号,并由CPU引脚将控制信号加到系统总线里的控制线中去,从而控制相关部件动作,完成指令的执行。

3. 控制程序输入及结果的输出

4. 总线管理

5. 处理异常情况和特殊请求

8.1

二、控制器的组成

1.程序计数器PC

存放当前正在执行的指令地址或下一条要执行指令的地址。具有自动加1(或加2)功能。

2.指令寄存器IR

存放次内存中取出的指令。

3.指令译码器

对指令寄存器IR中指令操作码进行译码,译码出的信号加到“操作信号形成部件”中一起形成该指令所需要的,具有一定时序关系的操作控制信号序列。

4.操作控制信号形成部件

根据指令操作码的译码信号以及时序信号产生部件发出的时序信号,分波次发出控制信号,控制计算机相关部件,完成指令的执行。

5. 时序信号产生器

产生机器周期信号和时钟信号,控制指令执行大的步骤(机器周期),及每个大步骤下的小的执行步骤(时钟周期)。

6.地址寄存器MAR

存放指令的地址或操作数的内存地址。

7. 数据缓冲寄存器MDR

内存写入数据或读出的指令或数据,都要经过MDR进行缓冲。

7.2 指令周期

一、指令周期的基本概念

1 . 指令周期

取出并执行一条指令所需的全部时间

完成一条指令

执行

取指、分析

取指阶段取指周期执行阶段执行周期(取指、分析)

(执行指令)

指令周期

取指周期执行周期

2. 每条指令的指令周期不同

取指周期

指令周期

取指周期执行周期

指令周期NOP

ADD mem MUL mem

取指周期执行周期

指令周期

3. 具有间接寻址的指令周期

4. 带有中断周期的指令周期

取指周期

间址周期指令周期

执行周期

取指周期

间址周期

指令周期

执行周期

中断周期

5. 指令周期流程

取指周期

执行周期

有间址吗?

有中断吗?

间址周期

中断周期

否否

6. CPU 工作周期的标志

CPU 访存有四种性质

取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FE

D

IND

D

INT

D

CLK

1FE

1IND 1EX 1INT

EX

D

CPU 的4个工作周期

1. 取指周期数据流

二、指令周期的数据流

MDR

CU

MAR

PC

存储器

CPU 地址总线

数据总线

控制总线

IR

+1

2. 间址周期数据流

CU

MAR

CPU

地址总线

数据总线

控制总线

PC

IR

存储器

MDR

3. 执行周期数据流

4 . 中断周期数据流

不同指令的执行周期数据流不同

MDR

CU

MAR

CPU 地址总线

数据总线

控制总线

PC

存储器

三、多级时序系统

1. 机器周期

(1) 机器周期的概念

所有指令执行大步骤过程中的一个基准时间

(2) 确定机器周期需考虑的因素

指令的执行步骤--决定指令周期由几个机器周期组成。每一步骤所需的时间--决定机器周期的大小。

(3) 基准时间的确定

?以完成最复杂指令功能的时间为准

?以访问一次存储器的时间为基准

若指令字长= 存储字长取指周期=机器周期

2. 时钟周期(节拍、状态)

一个机器周期内可完成若干个微操作

每个微操作需一定的时间

按照一个机器周期内操作包含小步骤数决定一个机器周期决定由几个时钟周期组成。

时钟周期是控制计算机操作的最小单位时间

用时钟周期控制产生一个或几个微操作命令

CLK T0 T1 T2 T3时钟周期

2. 节拍发生器输出多个频率相同的节拍信号

T0T1T2T3T0T1T2T3

3. 多级时序系统

一个指令周期包含几个大步骤就包含若干个机器周期

一个机器周期包含几个小步骤,就由几个时钟周期构成。每个时钟周期发送小步骤执行需要的控制信号

CLK

机器周期机器周期机器周期(取指令)

(取有效地址)(执行指令)

指令周期

T 0

T 1

T 2

T 3

T 0

T 1

T 2

T 3

T 0

T 1

T 2

T 3

机器周期机器周期(取指令)(执行指令)

T 0T 1T 2

T 3

T 0

T 1

T 2

节拍(状态)

节拍(状态)

完成一条指令分4 个工作周期

取指周期

间址周期

执行周期

中断周期

一、取指周期

PC MAR 地址线

1 R

M ( MAR ) MDR

MDR IR ( PC ) + 1 PC

+1

MDR

CU

MAR

PC

IR

存储器CPU

线

线

线

OP(IR)CU

二、间址周期

M ( MAR ) MDR

1 R

Ad ( IR ) MAR MDR Ad ( IR )

指令形式地址

MAR

MDR

CU

MAR

CPU

地址总线数据总线控制总线

IR

存储器

三、执行周期

1. 非访存指令

(1) CLA清A

(2) COM取反(4) CSL循环左移(3) SHR 算术右移

(5) STP停机指令0 ACC

ACC ACC

L(ACC) R(ACC), ACC0ACC0 R(ACC) L(ACC), ACC0ACC n 0 G

相关主题
文本预览
相关文档 最新文档