16
Printed Circuit Information 印制电路信息２００８ Ｎｏ．２
适应高密度化和高速化的ＦＰＣ新技术开发
蔡积庆 编译（江苏 南京 ２１００１８）
摘 要 概述了适应高密度化和高速化要求的ＦＰＣ新技术：电沉积聚酰亚胺工艺，半加成法工艺、聚酰亚胺蚀刻工艺。
关键词 电沉积聚酰亚胺工艺；半加成法工艺；聚酰亚胺蚀刻工艺；高速信号；高密度线路；ＭＰＦＩ技术中图分类号：ＴＮ４１，ＴＱ３２３ 文献标识码：Ａ 文章编号：１００９－００９６（２００８）０２－００１６－０６
Development in New Technology for High Density and High Speed FPC
CAI Ji-qing
Abstract This paper describes the new technology of FPC for high density wirings and high speed signals:electrodeposition polyimide process., semi-additive process and polyimide etching process.
Key words electrodeposition polyimide process; semi-additive process; polyimide etching process; high speed signals; high density wirings; MPFI(micro-precision flex interconnects)technology
０ 前言
随着便携电话和ＰＤＡ等便携情报终端或者小型数码摄像等家电制品的普及，电子设备的“小型化”成为重要的开发课题之一。近年来的“小型化”要求不只是单纯的缩小尺寸，而是出现了如图１所示便携电话的重量与体积的变迁趋势。由图１可知，自从１９９９年以来的小型化横向放大两倍，稍有上升之势，这表明从尺寸短缩向着彩色化、摄像化、因特网适应等的“小型化”加“多功能化”的发展，同一体积内开始附加了多种功能。为了实
现电子设备的小型化和多功能化，包括ＦＰＣ在内的ＰＣＢ的高密度化是必不可少的。实现ＰＣＢ高密度化的两种必要技术有：（１）微细线路形成技术。按照ＪＥＩＴＡ ２００３年发表的路线图，ＬＳＩ封装的最小针节距，２００６年为０．３ｍｍ，２０１２年为０．１５ｍｍ。随着ＬＳＩ封装的微细化，ＰＣＢ的微细线路形成技术也是必要的。（２）高密度层间连接技术。在上述的路线图中，双面ＦＰＣ旨在层间连接的导通孔或者贯通孔的孔数，目前为７ ０００孔／ｍ２，２０１２年预计增加到１２０ ０００孔／ｍ２，增大７０％。对于如此高密度化引起
■综述与评论
Ｓｕｍｍａｒｉｚａｔｉｏｎ ＆ Ｃｏｍｍｅｎｔ
17
……………综 述 与 评 论……………………………………………………………………………………………………
Printed Circuit Information 印制电路信息２００８ Ｎｏ．２………
………………………………………………Summarization & Comment ……………
的成本增加，必须采用高效率的孔加工技术。
图１ 便携电话的重量与体积的发展趋势
电子设备的小型化正在发展中，数据处理的高速化要求也在提高中。例如便携电话的数据处理从过去的版本（Ｔｅｘｔ）和静止画移行到声音和动画，结果使数据容量增加，要求数据处理速度的高速化。具体而言，现在的便携电话可以处理５ｓ￣３０ｓ的附声音动画，过去是８００ＭＨｚ的载波频率，而现在是２ＧＨｚ的高速化。用于便携终端的低电力处理程序的计算处理能力现在是３０Ｇｏｐｓ（Ｇｉｇａ Ｏｐｅｒａｔｉｏｎ ｐｅｒＳｅｃｏｎｄ：表示数据信号处理机处理能力的单位信息处理机每秒钟的演算处理次数），２００６年为１００Ｇｏｐｓ，２０１０年为２００Ｇｏｐｓ。由此可见，包括ＦＰＣ在内的ＰＣＢ必须适应高速化即高速信号的传送能力。然而高速信号进行传送时，由于ＲＣ延迟（导体电阻以及发生在周边的电容引起信号延迟的现象）、串扰（Ｃｒｏｓｓ Ｔａｌｋ）（传送线路上传送信号时受到邻近的线路影响而波形紊乱的现象）和由于发生线路间的杂散电容引起的共振频下降等现象显著，必须采取措施。上述现象都可以用发生在线路间的电容的函数表示，减低线路间的电容，就可以有效地解决ＲＣ延迟、串扰和共振频率下降等问题。此外，关于ＲＣ延迟，减少线路的直流电阻也是有效的。
我们把适应高密度化和高速化的ＦＰＣ制造技术称为ＭＰＦＩ（Ｍｉｃｒｏ－ｐｒｅｃｉｓｉｏｎ Ｆｌｅｘ Ｉｎｔｅｒｃｏｎｎｅｃｔ）。本文就ＭＰＦＩ的关键技术的电沉积聚酰亚胺工艺、半加成法工艺、聚酰亚胺蚀刻工艺以及ＭＰＦＩ的应用例加以叙述。
１ 电沉积聚酰亚胺工艺
１．１ 电沉积聚酰亚胺工艺的特征
电沉积是把金属浸渍于电沉积液中，通过电流，该金属上涂覆了树脂液。迄今为止，电沉积适用于汽车的防锈或者装饰涂装。现在的线路保护层一般使用“聚酰亚胺＋粘结剂系”的薄膜型或者
油墨型，然而我们致力于以耐热性、电气特性和机械特性优良的聚酰亚胺树脂的电沉积聚酰亚胺工艺，旨在用作ＦＰＣ的线路保护层。电沉积聚酰亚胺工艺只能在ＰＣＢ的线路上析出树脂膜，如图２所示。
图２ 各种工艺形成的线路保护层的截面
电沉积聚酰亚胺工艺的特征如下：
（１）适应高密度化。随着线路的微细化发展，采用膜型线路保护层时，膜有不敷型（密贴）线路的危险，即使采用油墨型线路保护层，同样也会有树脂不会填充线路之间的危险。然而由于电沉积是在通电部分形成电化学膜，因此可以敷形微细的线路。
（２）适应高频。随着今后信号的高速化和高频化的发展，传送信号时的ＲＣ延迟、串扰和发生在线路间的杂散电容引起的共振频率下降将形成问题，为了减少这些问题，降低所有线路间的电容是有效的。以共振频率为例，下面是共振频率ｆｒ（Ｈ）的表示式：
１
ｆｒ ＝
２π√ ＬＣ
式中：Ｌ——电感（Ｈ）；
Ｃ——发生在线路间的电容（Ｆ）。
电感取决于电路设计，电容取决于线路间的介质。从工艺方面提高共振频率的途径是通过电介质来有效地降低电容。电容表示式如下：
Ａ
Ｃ ＝ ε０εｒ
ｄ
式中： ε０——真空中的介质常数；
εｒ——相对介质常数；
d ——线路间的距离（ｍ）； Ａ——线路面对面的面积（ｍ２）。由于式（２）中线路间的距离或者线路面对面的面积取决于线路设计阶段，因此减少电容的有效方法是降低介质常数。过去的膜型或者油墨型情况下，基本上是在ＰＣＢ的全面上形成保护层（图２），因此实效相对介质常数取决于材料选择。此外，电沉积树脂时，只在线路周围形成保护层，线路间成为保护层—空气层—保护层的这种构造，如图３所示。这时的电容表示式如式（３）。
（１）
（２）
…………综
述 与
评
论……………………………………………………………………………………………
……………
19
……………综 述 与 评 论……………………………………………………………………………………………………
Printed Circuit Information 印制电路信息２００８ Ｎｏ．２………
………………………………………………Summarization & Comment ……………
的开口部电镀形成线路，线路宽度是光致抗蚀剂的开口宽度，如果采用耐镀性的高分辨率的光致抗蚀剂，即可实现高密度化。
（２）适应高速化。为了采用减成法实现高密度化，往往采用减薄铜箔以便形成微细线路的方法。然而减薄铜箔会使线路的截面积变小，直流电阻增加，因此高速信号传递时会出现ＲＣ延迟问题。采用半加成法工艺时，因为厚镀层可以确保线路的截面积，因此可以抑制线路微细化引起的直流电阻的增加，可以减轻ＲＣ延迟问题。
ＲＣ延迟表示式如下：
Ｖ（ｔ）＝Ｖ０（１－ｅ ＲＣ ）
式中：Ｖ
０
——外加电压（Ｖ）；
Ｖ（ｔ）——时间的函数，接收端的电压；ｔ——时间（ｓ）；
Ｒ——线路的导体电阻（Ω）；ｃ——发生在线路间的电容（Ｆ）。式（６）中的ＲＣ项称为时间常数τ，这个数值越大，信号越延迟。因为电阻与导体厚度成反比，所以导体厚度加倍，τ可以减半。如果τ减半，那么到达激励驱动所需要的电压时间就可以成为一半。由此可见，采用半加成法工艺可以适应伴随着高速化产生的ＲＣ延迟问题。
（３）其它。减成法工艺因为采用蚀刻除去非线路部分的铜而产生浪费，然而半加成法工艺只是在需要线路的部分电镀形成导体而没有浪费，因此半加成法工艺的环境负荷少于减成法。
２．２ 半加成法工艺
半加成法工艺形成线路的工艺程序如下：（１）在聚酰亚胺等基材上形成称为植晶层（Ｓｅｅｄ）的金属薄膜；
（２）形成称为耐镀掩膜的光致抗蚀剂图形；（３）通电，植晶层上析出镀层，形成线路；（４）除去光致抗蚀剂层和植晶层。选择对聚酰亚胺等基材具有附着性而且可以形成可除去的薄层金属作为植晶层是至关重要的。使用铜镀层形成线路。如果选择耐药品性高的光致抗蚀剂，铜镀层还可以继续进行镀金和焊料镀等表面处理，可以缩短制造工程。
２．３ 半加成法工艺应用例
图５表示了采用高分辨率的光致抗蚀剂形成的Ｌ／Ｓ＝３μｍ／３μｍ的抗蚀剂图形，这种光致抗蚀剂图形
用作耐镀掩膜时可以电镀１０μｍ厚度的镀铜层。图６表示了除去光致抗蚀剂的线路图形。选择高分辨率和高厚径比形成可能的光致抗蚀剂可以形成微细线路。
图５ Ｌ／Ｓ ＝３μｍ／３μｍ的抗蚀剂图形
图６ Ｌ／Ｓ ＝３μｍ／３μｍ的线路图形
３ 聚酰亚胺蚀刻工艺
３．１ 聚酰亚胺蚀刻工艺的特征
聚酰亚胺的传统孔加工方法有激光、冲和钻等。聚酰亚胺蚀刻工艺是采用湿法工艺进行聚酰亚胺形状加工的一种技术，其工艺特征如下：
（１）适应高密度化。进行层间连接用的孔加工时，由于传统的激光、冲和钻等方法是逐孔连续加工的方法，因此随着孔数的增加而增加加工时间和成本。由于聚酰亚胺蚀刻工艺可以在面内一次性加工，因此可以采用不取决于孔数的一定时间和成本进行加工。最小加工孔径为３５μｍ（聚酰亚胺厚度２５μｍ），可以与ＹＡＧ激光加工相匹敌，再加上蚀刻掩膜的形成是光致抗蚀工艺，可以保证高密度化要求的位置重合精度。综上所述，聚酰亚胺蚀刻工艺是适应ＦＰＣ高密度化的工艺。
（２）适应高速化。如第１．１节所述，通过降低线路间的电容，可以减轻ＲＣ延迟、串扰和共振频率下降等高速信号传送时出现的问题。１．１节中发生在面对面线路间的电容显著，然而实际的电场扩大到线路下部的树脂（即基体聚酰亚胺）中，因此减少基体聚酰亚胺的容量，以空气层置换，将会显著地减少电容。这就是说，采用聚酰亚胺蚀刻工艺，半蚀（Ｈａｌｆ Ｅｔｃｈｉｎｇ）线路间的基体聚酰亚胺可以降低线路间的电容，从而可以抑制高速信号传送时的
（６）
１
…………综
述 与
评
论……………………………………………………………………………………………
……………
21
……………综 述 与 评 论……………………………………………………………………………………………………
Printed Circuit Information 印制电路信息２００８ Ｎｏ．２………
………………………………………………Summarization & Comment ……………
１０μｍ的微凸块阵列。综上所述，采用ＭＰＦＩ技术可以实现ＦＰＣ的高精细化，从而适应电子机器小型化的要求。
图１０ ＰＴＦＩ的ＳＥＭ照片
图１１ 微凸块阵列的ＳＥＭ照片
４．２ 适应高速化
采用ＭＰＦＩ技术可以制造适应高速化要求的ＦＰＣ。采用电沉积聚酰亚胺作为线路保护层时，仅仅在线路周围形成聚酰亚胺膜，线路间形成空气层，可以减少电容，再加上采用聚酰亚胺蚀刻工艺对基体聚酰亚胺进行半蚀，线路间可以形成扩大的空气层，更加减少了电容。图１２表示了以过去的层压工艺的实效相对介质常数为１．０时，电沉积聚酰亚胺和基体聚酰亚胺半蚀加电沉积聚酰亚胺的实效相对介质常数。测量基板是线路长度为６０ｍｍ，线路规格为Ｌ／Ｓ＝３０μｍ／３０μｍ的平衡线路，电沉积聚酰亚胺膜厚度为４μｍ，基体聚酰亚胺半蚀量为１３μｍ（聚酰亚胺原来厚度为２５μｍ）。测量时使用阻抗材料分析器。采用电沉积聚酰亚胺作为线路保护层，实效相对介质常数可以减少到７０％，再加上进行基体聚酰亚胺半蚀，实效相对介质常数可以减少到６０％，从而可以减少高速信号传送时的ＲＣ延迟或者串扰，提高共振频率。以ＲＣ延迟为例，电容（实行相对介质常数）为６０％时，时间常数τ也可以缩短６０％。此外，电容为６０％时，共振频率可以位移到１．３倍的高频侧。综上所述，采用ＭＰＦＩ技术可以适应高速化要求。
图１２ 线路间设置空气层引起的实效相对介质常数的
降低
５ 结语
采用半加成法工艺和电沉积聚酰亚胺工艺可以形成微细线路和线路保护层。采用聚酰亚胺蚀刻工艺可以进行高密度层间连接导通孔的加工。因此采用ＭＰＦＩ技术可以实现ＦＰＣ的高密度化和电子机器的小型化。
采用电沉积聚酰亚胺工艺和聚酰亚胺蚀刻工艺形成线路间的空气层，可以降低线路间的电容。采用半加成法工艺可以抑制随着线路微细化引起的直流电阻的增加，因此采用ＭＰＦＩ技术可以减轻ＲＣ延迟、串扰和共振频率下降等问题，从而可适应ＦＰＣ的高速化要求。
综上所述，采用ＭＰＦＩ技术可以制造适应今后电子机器要求的高密度化和高速化特性的ＦＰＣ。参考文献
［１］松下电器产业（株）． Ｐの进化史， ｈｔｔｐ： ／／ｐａｎａｓｏｎｉｃ．ｊｐ／［２］（社）电子情报技术产业协会． ２００３年度版日本实装技术ロ一ドマシプ， ｐ．２２
［３］（社）电子情报技术产业协会： ２００３年度版日本实装技术ロ一ドマシプ， ｐ．３３７
［４］（株）半导体理工学研究セソタ一． ＳＴＡＲＣロ一ドマシプ２００３， ｈｔｔｐ：／／ｗｗｗ．ｓｔａｒｃ．ｏｒ．ｊｐ／
［５］大冢宽治， 宇佐见保． 半导体パシヶ一ジソグ工学，ｐ．１０５［６］松本博文． エレクトロニクス实装学会誌， ７， （１）， １ｌ （２００４）［７］Ｈ．Ｍａｔｓｕｍｏｔｏ．Ｐｒｏｃ．ｏｆ ＩＰＣ Ｆｏｕｒｔｈ Ａｎｎｕａｌ ＮａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｆｌｅｘｉｂｌｅ Ｃｉｒｃｕｉｔｓ， ２５ （１９９８）
［８］丰岛良一， 高野祥司， 松本博文． ＮＯＫ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ，９， ｐ．３１ （２００３）
［９］住ペテクノリサ一チ（株）． 跃进すゐポリィミドの最新动向， ｐ．１５５
［１０］丰岛良一． 新技术汇与“高密度”“高速化”汇对应したフレキシブル配线基板． 表面技术（日）， Ｖｏ１．５５，Ｎｏ．１２， ２００４
林金堵 校
PCI