<1)
实验6编码器译码器及数码管显示实验
1A1实验目的
1. 掌握组令逻辑电跻的分折测试与设计方法和步囁,
2.
器、译眄器等S 用中规模集成电路(MSI)的杵陡及便用方a 口
3. 黒悉数护［显示讦码齡的应用，
152实验仪器设备与元器件
I. W 件里础电路实验箱*屜;；示波器.数字万用表" 工 2 忒兀器件：74LS04* 74L54S, 74LS130 * 7415143
r 要求预习：预习纽合逻辑电的分析和设讣方怯；总结组合逻楫电ft 分析和设计的步骤。
S 字电路仆为组&逻输屯路和时序逻辑电路两人类.由门电路卩『构成齐种逻辑血能的组會逻涓电 路.如半加器、全加器、编和器、译码器*数据选择器等.其特点是：孔功葩马时何因素无关-即输出 状态只取决F 半时的输入状杰*血与以前的(输出〕我^&无关：b,无记忆杵兀件，即没有记忆功能； C ?尢hl?支路.输出狗输入的单值函数°
组合逻辑电路阿分析：
分析组合逻辑电路的FI 的Al 为了确定已知电路的逻側功能.其歩骤大S 如下： 由逻wra 写出吝输出端的逻《衣达式；
化简和变换各逻艸衣达式； 列出真们孟：
根拯K 侑屋和逻输衣达式时逻卅电路进行?分析+ SS 确定其功能.
对于比较简屮的刑合逻辑电路.有时也nJ 以用画波形图的方怯进行分析"为了?免出错?通常是權
拥谕入破形.逐级a 出输出波形'?’彊看KK 逻辑ffi 的输出端与愉入端波形之问的关萊矶定劝能" 细合逻辑电路的设计：
<1) ⑵<1) (3) <1) 投计M 标设定输入输出吊.井粮据谡執黄系要求列出真侑忑：
卅貢値表丐出最小顼表达式?幷进行卡诺憎化简，得出饋简逻WS 达式; 据选丼的器件把逻崭谕&农达式转换为所需的陌式： 画出逻轿图；
（5） K据逻辑图连线，实现其逻辑功能.
组合逻辑电路的设计，通常以电路简单、所用器件鍛少为Hteo因此，对般的逻辑表达式都要用代数浓或卡诺图法來进行化简，以获得16简的逻辑衷达式，能用最少的门电路來组成逻辑电路.但足在数字电賂
的设计中普遍采用中、小规模集成电路（?片包括数个门至数I个门》产胡，W此应W据具体情况，仅眄能减少所用的器件数目和种类，这样町以?组装好的电路结构緊凑，达到工作町靠. 组合逻辑电路的测试：在组合逻甜电路的输入端加上信号（注意加入的倍号陡?孟大部分的输入纽合），然后记录输岀结果。如果输出结果与綸入逻辑滿足该电路的设计要求，则该电路的设计足正确的，否则根拥毎出的结果分析故障所住.进行改进.
常用组合电跻有加法器.译码器.编码器.数据透拝器?感按分配器等.本枕实骑我们进厅编码器译码器实鲨.
2.编码就昆賦予逸定的一系列二过制代码以周定的含义.74LS148（8-3编硏器〉为八线-二线优先编码器，八个输入端为DO^DT.八种状态，与之对应的输出设为A0, A1. A2.其三位二进制数.
3译码是编码的逆过W.即将臬_谡制期译成电路的餵种状态.译码器是右:数字电路用得浪3&的种多输入、多输出的组合逻辑电路.它的作用於祀给定的代硏进行“翻译”，支成和应的状态，使输出迪逍中和应的一路有f昔号输出.译码轟住数7系统中有广泛的川途，不仅用于代码的转换、终端的数字显水，还用于》据分配.存贮器3址和组合控制信号等.不同的功能m选用小同神类的洋码器.
谆码器可分为a用详码器利显示译码器两大类.前者又分为变最泽码器和代码变换译码器.
（1）交51译码器（又称二进制译码器〉，用以表示输入支昼的状态，如2线一4线、3线一8线和4 线一16线译码器。若有n个输入变呈，则有2.个不同的组合状态，烧有2口个输出瑞0Ut使用?而每一个输出所代董的函数时应于n个输入变a的最小项.
.进制泽码器实际上也是负昧冲输出的脉冲分配器.若利用便能端屮的…个输入端谕入数据信息. 器件就或为个数攥分配S（又称多路分配器），如图1. 5.1所示.若在S：输入端输入数搦信息，52 = S3 -0.地址码所对应的输出昆&数据/孑息的反硏：若从§2端输入数JKf孑息，令5-1、§3=0,址址码所对应的输出就是§2端数据信息的原码.若敷据信息是时钟林冲.则数抿分配器便成为时钟脉冲分配3S- 根据输入地址的不同组合译出啡一地址.故町用作地W译码器.接成名路分配器.可将一个信号S的数拥信息传输到不M的地点?二进制泽码器还诡方便地实现逻辑函数，
图L5.1作数抵分配器
（2）放码显示译硏器
4、七段发光一様背（LED）数码件
LED数码管是a前最常用的数字显示器, 不冋出线形式的引出脚功能图. M 1. 5. 3 （a〉、（b）为共阴骨和共阳管的电路，（C）为两种如图1.5?2所示.实现的逻辑函敢是
图1. 5. 2实观逻输曲
一个住D 数码ft 叮用来显示一位0?9 I 进制数和一个小数点?小型数码件（0.5、］和0?36 '］）
毎
段发光-Wft 的lE 向用Sb 陥射小:光（迪常为红、绿、檢.检從）的?I 色不同略自羞别.通常约为2? 2. 5V.毎个发光二极管的点亮电流住5?KW. LED 数円管宴显示BCD 码所表示的十进制敢字就需宴有 一个专门的讦础器?该诽的器不伸毎完成诵円功能?还盘有村当的那动枢力?
C
1)
I I
卩.叩 C d ① C h CK
b 、3CD 码七段悸码驱动器
741548可W 诵码驱动七段发光一极代（LED ）数硏管.
CC1511 （共阴）等.CC4511可直接驴动数码ft. 1-5.4实验内容
1-测试译码器的逻辑功能
怅摞74LS138的逻m.写岀△输出端的逻辑表达式.列岀貞值表：根据貞值表对逻辑电路进行测 试?捡证It 功能?
图l ?5?4 3线一8线译码器74LS138逻辑图
参考阅155, ?试74LS13E 的逻W 功能.適过开关"、K2、灼设程成不同的逻辑状;^^,测MYO-Y7 的逻轲状态?列表记录。
? b C d C f t? h
******** ? L
o
(a)共阴连接(-r 电半菽动) 乂iiiii 2 乂
(T ! T ! T 0 (I b C d C f K h
（b ）共阳连接ro"电半骡动｝
CK
* I Oa U
CX
<
a
t￡ h>
e
c
b
—d
■
A| l1 ￡ V cc
Bl 2 15 Y O Cl P 14 Y1 G2A| h 13 Y2 G2D| h 12 Y3 Gil ? 11 Y4 Y7| h 10 Y5 GND| t
9 Y6
此类泽码泾型号还有74LS47 （共阳）
e d O C b
ex
w i. 3- 0 ixu sxin rr
74LS138N
Hfil 5.5 3线一8线译码S74U8逻辑功试图
-------------- —-— ft 函数
r=X VZ+X Y Z+X YZ+XYZ
要求：
（1） 自厅设计实验方案和实验步曝，画出逻辑原理图： （2） 按鮒接线.验证实验结果?填入自行设计的表格中?
5.编码、译码.显示电路的原理
设计编码、译码、显示电路?光将八位开关信号状念编制成-进制代码，再通过数码显示译旳器将此 代码变换成相应的七位数码別功7只发光-级行，显示不同的字符。
参考图15 6.该电略由8钱一3线优先编码器742148、4钱一七段tt 阴数码显示译码器（5^动器） 74LS48.和共阴七段数码显示器俎成。表九5.2为74LS148的貞值表.
尤将所有开XK 合向输入高电平,然后分别打开卜开X 输入低电平,观测数码显示字符-口行列表 记求.将反向器去掉现测?
输
入
输
III
FT 0
1 ?
4
q 6 7 A ， Al 4" GS FC IE X
X X
X
>< X X
X II II II II II L
H H H H H H H H H H H H L L
X X X X X X X L L L L L U L X
X X
X
X X L H L L H L
H L X
X X
X
x L H H L H L L
H L X
X X
K L H H H L H H L H L X
X X
L H H H H H L L L H L X
X L H H H H H H L H L H L X
L H II H n H H H n L L H L
L
H
H
H
H
H
H
H
H
H
H
L
H
表1 5?2
X-不定
VCC
5V
XI X2 X3 X4 X5 X6 X7 X8
n-n,ihY
CHD
G1 -G2B
B C
U2
S
5V
V
实验数据
1、测试变量译码器的逻辑功能
变量译码器是一种完全译码器，它将一系列输入代码转换成与之一一对应的有效信号。例如当 输入为000时输出为第一个灯亮，输入为 001时第二个灯亮，输入为 111时第第8个灯亮。
3第8绽译砒器ML01阳的功能恚
输
A
输
出
A
血 町
K
￡
笃
X X X K 1 1
t
1
1 1
1 1 ￡ 1
X X
X 1 t 1 1 1 1 1 1 1 0 0 0 0
0 1 1 1 1 1
1 1 1 0 0 □ 1
1 0 1 1
1
1 1 1 1 0 0 1 0
1 I 0 1 1 1 1 1 1 0 0 1 1
1 I 1 □ 1 1 1 1 1 0 I 0 0
1 t t 1 0 I
1 1 1 0 1 0 1
1 I 1 1 1 0
1
1 1 0 t 1 0
1 1 1 1 1 1
1
1
t
1
1
1
I
1
1
1
1 1
741 n 鋁功龍表
兀论从厦辑團述是功能表班们都可以看5!l74LS13e 的儿介输出管脚，任何时刻晏么全光高电平1—芯片 见于不工作状态.要么只有■—个为低电平6具余7个输出管脚全为高电平1"如果出现两个输出管脚在 同一吓时间曲0的情况，说明滚芯片已经掲坏-
W O T
-
L
卜如* b
T - C
、
KA M ■ H
K7 -
口
sf-wn
撷iPb i 乖码.显示电路
当附加控制门的输出为高电平（3=1）时，可由逻辑图写出
741sl3ej^ 辑图
由上式可以看出，在同一个时间又是这三个变重的全部最小项的译码輸出，所以也把这种译码器叫皱最「卜项译码器?
2、编码、译码、显示电路的设计
通过8-3编码器先将8位开关信号状态编码为二进制代码，再通过数码管显示译码器将此代码变换成相应的7位数码，驱动7位数码显示器，显示不同字符。其中用到了预先编码的原理。优先编码器的功能是允
许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最
高的一个进行编码。例如当D6为L、D7为H时则显示“ 1 ”，输出为001，
无论其他输入信号为多少；当D5为L、D6为H、D7为H时，则显示“ 2”，输出为010，而不管其
他开关电平输入为多少。
值能端0E （芯片是否启用）的逻輯方程］0E =10- II ■ 12- 13- 14- IE - 67- IE
当OE输入IE=1时，萦止编码、输出（反码h AZ AIM。苛全1。
当QE输入TEm时，允许编码，在TO?右鞘入中，输人IT优光级最高，其余依次为《IS, IE, 14,13,12,10, 10等级排列
输入
EI
Io
11
l2
l3
I4
Is
耳I T 蜃
Al
Ao GS E3 1
X
X
K
K
K
K
1
1
1 1 ] 0 1
1
1
1
1
1 1 1
1
1
I I 0 0 X K 耳
X X X
0 0 0 0 ] 0 X
X
X X
X 1 X
0 1 0 0
1 1 0 0 X X K X K
0 1 1 1 0 1
0 1 0 0 X X X X
1
1 L 1 0
1
1 1 0 0 X
X
X
0 1
1
1 1 1
0 0 I 0 0 X X
0 1 1 1 1 1 1 1 0
I I 0 0 S
0 1 1 1 1 1 1 1 1 0 1 0 0
1
1
1
1 1
1 1
1
1
1
1
＜忧先編码m4i=]4e 功能表＞
从以上的的助能表中可以得岀，741S14S 输入端优先级别的次序依次为仏…，10。当某一 输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入 端的代码例如’
I 冋且二1（氏H 优先级别高于⑸贝0此吋输岀代码010 （黄⑸10=（101） 2的反码）这就是优先编
码器的工作原理，
思考题
1. 总结组合逻辑电路设计的步骤和方法：
组合逻辑电路的设计步骤可分为：
1. 根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出;
2. 通过逻辑化简，将真值表写出最简的逻辑函数表达式；
3. 选择合适的门器件，把最简的表达式转换为相应的表达式；
4. 根据表达式画出该电路的逻辑电路图；
5. 最后一步进行实物安装调试，这是最终验证设计是否正确的手段。
2、 怎样判断7段数码管各引脚和显示字段的对应关系
3, a
If.I
ID H OM.LI
3、3-8译码器在实际应用中的作用有哪些
译码器的输出既可以用于驱动或控制系统其他部分，也可驱动显示器，实现数字、符号的显 示。在CPU 设计中，指令译码器是 CPU 的一部分，能将存储在指令寄存器或微程序指令中的比特 转换为能控制CPU 其他部分的控制信号。8个寄存器组成的简单 CPU 会使用指令译码器中的 3线- 8线逻辑译码器来选择寄存器文件
C D E F 5 DP
Q 2 ,
J 0
A
10 9 7 5 4 2 1
6
PlNl
ID
用七段数码管显示简单字符——译码器及 其应用 实验报告 专业班级：2011级计算机1班 学号：1137030 姓名：赵艺湾 实验地点：理工楼901 实验时间：2012.9.26
实验一用七段数码管显示简单字符——译码 器及其应用 一、实验目的 1、了解显示译码器的结构和理解其工作原理。 2、学习7段数码显示译码器设计。 3、学习用基逻辑门、3-8译码器、4-1选择器控制显示器的显示。 二、实验内容 1、了解逻辑门、3-8译码器、4-1选择器的工作原理，设计基本电路，实现以下功能： C2C1C0是译码器的3个输入，用C2C1C0的不同取值来选择在七段数码管上输出不同字符。七段数码管是共阳极的。 图1 七段译码器 C2C1C0 的不同取值对应显示的字母如下： 图2 字符编码
三、实验仪器及设备： 一、PC 机 二、 Quartus Ⅱ 9.0 三、 DE2-70 四、显示器 四、实验步骤 1、列出真值表，计算要实现以上功能时数码管的0-7段对应的逻辑函数式。 真值表如下： 函数表达式如下： “0”=' 02C C + “1”=“2”=0' 1' 012C C C C C ++ “3”=（2C +1C +' 0C ）（2C +0C +'1C ）（2C +'1C +' 0C ） “4”=“5”=2C “6”=2C +1C +02C C 2、新建一个 quartusII 工程，用以在DE2_70平台上实现所要求的电路。 建立一个BDF 文件，基于SSI ，实现七段译码器电路，用SW3_SW1作为输入C2C1C0， DE2_70平台上的的数码管分别为HEX0~HEX7，输出接HEX1。 参照de2_70_pin_assignments.csv 中的引脚分配表配置引脚。 新建仿真文件，给出输入信号，观察输出信号是否符合要求。 编译工程，完成后下载到FPGA 中。 拨动波段开关并观察七段数码管HEX0的显示，以验证设计的功能是否正确。 基于3-8译码器和4-1选择器重复上述2.、中的步骤完成设计。
编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 2、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 1、什么是编码： 教材说：用文字、符号、或者数字表示特定对象的过程称为编码 具体说：编码的逻辑功能是把输入的每个高、低电平信号编成对应的二进制代码 2、编码器74LS147的特点及引脚排列图： 74LS147是优先编码器，当输入端有两个或两个以上为低电平，它将对优先级别相对较高的优先编码。其引脚排列图： 3、什么是译码：译码是编码的逆过程，把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出，译码器广泛用于代码转换、终端的数字显示、数据分配、组合控制信号等。 译码器按照功能的不同，一般分为三类：二进制译码器、二—十进制译码器、显示译码器。 （1）变量译码器（用以表示输入变量的状态） 74LS138的特点及其引脚排列图：反码输出。 ABC是地址输入端，Y0—Y7是输出端，G1、G2A’、G2B’为 使能端，只有当G1=G2A’=G2B’=1时，译码器才工作。 （2）码制变换译码器：用于同一个数据的不同代码之间的相互转换，代表是4—10线译码器 译码器74LS42的特点及其引脚排列图： 译码器74LS42的功能是将8421BCD码译成10个对象 其原理与74LS138类同，只不过它有四个输入端， 十个输出端，4位输入代码0000—1111十六种状态组合
其中有1010—1111六个没有与其对应的输出端， 这六组代码叫做伪码，十个输出端均为无效状态。 （3）数码显示与七段译码驱动器：将数字、文字、符号的代码译成数字、文字、符号的电路 a、七段发光二极管数码显示管的特点：（共阴极） b、七段译码驱动器： 4、在本数字电路实验装置上已完成了译码器74LS48和数码管之间的连接图。 三四五脚接高电频，数码管的单独端接低电频。
实验三译码器与编码器的设计与仿真 一、实验内容 1．参照芯片74LS138的电路结构，用VHDL语言设计3-8译码器； 2．参照芯片74LS148的电路结构，用VHDL语言设计8-3优先编码器。二、电路功能介绍 1．74148：8-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。 2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。 逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。 一、编码器 1.VHDL实现 library IEEE; use IEEE.std_logic_1164.all; entity pencoder is port ( i7,i6,i5,i4,i3,i2,i1,i0:in STD_LOGIC; a2,a1,a0,idle:out STD_LOGIC); 解 码 信 号 输 出 端低 电 平 有 效 代 码 输入 端 使能输入端
end pencoder; architecture pencoder_arch of pencoder is signal h:STD_LOGIC_VECTOR(7 downto 0); begin h(7)<=i7; h(6)<=i6 and not i7; h(5)<=i5 and not i6 and not i7; h(4)<=i4 and not i5 and not i6 and not i7; h(3)<=i3 and not i4 and not i5 and not i6 and not i7; h(2)<=i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(1)<=i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(0)<=i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; idle<=not i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; a0<=h(1) or h(3) or h(5) or h(7); a1<=h(2) or h(3) or h(6) or h(7); a2<=h(4) or h(5) or h(6) or h(7); 2.波形图：
实验一七段数码显示译码器 一、实验目的 1.学会的破解quartusII方法并破解机房电脑。 2.掌握七段数码管显示的工作原理并能够用verilog语言编程。 3.初步了解quartusII建立程序编译、仿真及下载的操作流程并学会七段数码显示译码器的 Verilog硬件设计。 二、实验原理 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能做十进制BCD译码，然而数字系统中的处理和运算都是二进制，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右 三、实验内容 1、实现BCD/七段显示译码器的“ Verilog ”语言设计。 说明：7段显示译码器的输入为：IN0…IN3共4根， 7段译码器的逻辑表，同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制）输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。 2、使用工具为译码器建立一个元件符号 3、设计仿真文件，进行验证。 4、编程下载并在实验箱上进行验证。 四、实验步骤 第一步破解quartusII 1.在安装目录找到本机中关于quartusII的证书文件 2.运行未破解的quartusII，在【tools】>【license setup】路径下的倒数第三行中找到本机 网卡号并复制； 3.以记事本方式打开证书文件，在编辑替换中将证书文件中host id后面的号码替换为上一 步复制的内容,保存退出； 4.在quartusII中打开【tools】>【license setup】中找到证书所在路径并打开单击ok即完成 破解。 证书所在目录license setup选项
实验三译码器和编码器 一实验目的 1.掌握译码器、编码器的工作原理和特点。 2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用。 二、实验原理和电路 按照逻辑功能的不同特点，常把数字电路分两大类：一类叫做组合逻辑电路，另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。在这种电路中，输入信号作用以前电路所处的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。 组合逻辑电路的分析方法：根据逻辑图进行二步工作： a.根据逻辑图，逐级写出函数表达式。 b.进行化简：用公式法、图形法或真值表进行化简、归纳。 组合逻辑电路的设计方法：就是从给定逻辑要求出发，求出逻辑图。一般分四步进行。 a.分析要求；将问题分析清楚，理清哪些是输入变量，哪些是输出函数。 b.列真值表。 c.进行化简：变量比较少时，用图形法。变量多时，可用公式化简。 d.画逻辑图：按函数要求画逻辑图。 进行前四步工作，设计已基本完成，但还需选择元件——集成电路，进行实验论证。 值得注意的是，这些步骤并不是固定不变的程序，实际设计时，应根据具体情况和问题难易程度进行取舍。 1.译码器 译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： a.二进制译码器：如中规模2—4线译码器74LS139。，3—8线译码器74LS138等。 b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。 c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。 2.编码器 编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类： a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。 b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。 c.优先编码器：如8—3线优先编码器74LS148等。 三、实验内容及步骤 1.译码器实验 （1）将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC 空插座中。 按图1.3.1接线，输入G、A、B信号（开关开为“1”、关为“0”），观察LED输出Yo、Y1、Y2、Y3的状态(亮为“1”，灭为“0”)，并将结果填入表1.3.1中。
八位七段数码管动态显示电路的设计 一、实验目的 1、了解数码管的工作原理。 2、学习七段数码管显示译码器的设计。 3、学习VHDL的CASE语句及多层次设计方法。 二、实验原理 七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-4-1所示。 图4-1 静态七段数码管 由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。 三、实验内容 本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1024HZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。 四、实验步骤 1、打开QUARTUSII软件，新建一个工程。 2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。 3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光 盘中提供的示例程序。 4、编写完VHDL程序后，保存起来。方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。 6、编译仿真无误后，根据用户自己的要求进行管脚分配。分配完成后，再进行全编译 一次，以使管脚分配生效。 7、根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。 如果是调用的本书提供的VHDL代码，则实验连线如下： CLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1024HZ。 KEY[3..0]：数码管显示输入信号，分别接拨动开关的S4，S3，S2，S1。 LEDAG[6..0]：数码管显示信号，接数码管的G、F、E、D、C、B、A。 SEL[2..0]：数码管的位选信号，接数码管的SEL2、SEL1、SEL0。 8、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与 自己的编程思想一致。 五、实验现象与结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1464HZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
数字显示译码器 在数字系统中，常需要将数字、文字或符号等直观地显示出来。能够显示数字、文字或符号的器件称为显示器。数字电路中的数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器为数字显示译码器。 数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管（LED）显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用较广泛的是由发光二极管构成的七段数字显示器。 ①七段数字显示器 图6-53为发光二极管构成的七段数字显示器。它是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 （a）（b） 图6-53 七段数字显示器 （a）数字显示器（b）显示的数字 根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种。 （a）（b） 图6-54 七段数字显示器的内部接法 （a）共阳极（b）共阴极 图6-54（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。 图6-54（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。 改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发
十六进制七段数码显示译码器 一、实验目的：学习7段数码显示器的Verilog硬件设计。 二、实验原理：7段数码显示器是纯组合电路。通常的小规模专用IC，如74 或4000系列的器件只能做十进制BCD码译码器（其真值表如图（1）所示），然而数字系统中的数据处理和运算都是二进制的，所以输出表达式都是十六进制的，为了满足十六进制的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中来实现。所以首先要设计一段程序。设输入的4位码为A[3:0]，输出控制7段共阴数码管（如图（2）所示）的7位数据为LED7S[6:0]。输出信号LED7S的7位接共阴数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，然后将LED7S改为8位输出。 图（2）7段共阴数码管 三、实验任务：将设计好的Verilog译码器程序在Quartus II上进行编辑、 编译、综合、适配、仿真，给出其所有信号的时序仿真波形图（注意仿真波形输入激励信号的设置）。提示：设定仿真激励信号是用输入总线的方式给出输入信
号的仿真数据。 四、实验步骤： （一）、建立工作库文件和编辑设计文文件 任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的文件，而此文件夹将被EDA软件默认为Work Library（工作库），所以第一步先根据自己的习惯，建立个新的文件夹。 （1）新建文件夹：我的习惯在D盘建立并保存工程，我将文件夹取名Test， （2）输入源程序：打开Quartus II，选择菜单File-->New-->Design Files-->VerilogHDL File-->OK(如图1所示) 代码如下： module DECL7S(A,LED7S); input[3:0] A; output[6:0] LED7S; reg[6:0] LED7S; always@(A ) case(A) 4'b0000 :LED7S<=7'b0111111; 4'b0001 :LED7S<=7'b0000110; 4'b0010 :LED7S<=7'b1011011; 4'b0011 :LED7S<=7'b1001111; 4'b0100 :LED7S<=7'b1100110; 4'b0101 :LED7S<=7'b1101101; 4'b0110 :LED7S<=7'b1111101; 4'b0111 :LED7S<=7'b0000111; 4'b1000 :LED7S<=7'b1111111; 4'b1001 :LED7S<=7'b1101111; 4'b1010 :LED7S<=7'b1110111;
实验报告 ----- 李瑞辉 一、实验目的 1. 学会用逻辑图和VHDL 语言设计3-8 译码器； 2. 学会用逻辑图和VHDL 语言设计8-3 编码器； 二、实验原理 1．74148：8-3优先编码器（8 to 3 Priority Encoder） （1）用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。 （2）逻辑表达式 ①使能输出端O E的逻辑方程为： EO =I0· I1· I2· I3· I4· I5· 67· EI ②扩展片优先编码输出端G S的逻辑方程为： GS = (I0+I1+I2+I3+I4+I5+I6+I7)· EI ③由74148真值表可列输出逻辑方程为： A2 =(I4+I5+I6+I7)EI A1 = (I2I4I5+I3I4I5+I6+7)· EI A0 = (I1I2I4I6+I3I4I6+I5I6+I7)· EI （3）真值表 INPUTS OUTPUTS EN0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A0 EO GS 1×××××××× 1 1 1 1 1
0××××××× 00 0 00 1 0×××××× 0 10 0 10 1 0××××× 0 1 10 1 00 1 0×××× 0 1 1 10 1 10 1 0××× 0 1 1 1 1 1 0 00 1 0×× 0 1 1 1 1 1 1 0 10 1 0× 0 1 1 1 1 1 1 1 1 00 1 00 1 1 1 1 1 1 1 1 1 10 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 2. 74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 （1）用途：与编码器相反。用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。 （2）逻辑表达式 （m i 是最小项） （3）真值表 INPUT OUTPUT
七段数码显示译码器设计 实验目的: 学习7段数码显示译码器设计，学习VHD啲多层次设计方法。 二、实验原理： 七段数码管由8个（a,b,c,d,e,f,g,dp ）按照一定位置排列的发光二极管构成, 通常采取共阴极或者共阳极的设计，将8个二极管的同一极接在一起，通过分别控制另外的8个电极的电平，使二极管导通（发光）或截止（不发光）。 七段数码显示译码器的功能就是根据需要显示的字符，输出能够控制七段数 码管显示出该字符的编码。 三、实验内容： 1）用VHDL设计7段数码管显示译码电路，并在VHDL苗述的测试平台下对译码器进行功能仿真，给出仿真的波形。 CNT46 DECL7S A[.iu . 0] LED??[4B . ay rstG ObiitCl 程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SMG IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END; ARCHITECTURE ONE OF SMG IS BEGIN PROCESS(A) BEGIN
CASE A IS WHEN"0000"=>LED7S<="0111111"; WHEN"0001"=>LED7S<="0000110"; WHEN"0010"=>LED7S<="1011011"; WHEN"0011"=>LED7S<="1001111"; WHEN"0100"=>LED7S<="1100110"; WHEN"0101"=>LED7S<="1101101"; WHEN"0110"=>LED7S<="1111101"; WHEN"0111"=>LED7S<="0000111"; WHEN"1000"=>LED7S<="1111111"; WHEN"1001"=>LED7S<="1101111"; WHEN"1010"=>LED7S<="1110111"; WHEN"1011"=>LED7S<="1111100"; WHEN"1100"=>LED7S<="0111001"; WHEN"1101"=>LED7S<="1011110"; WHEN"1110"=>LED7S<="1111001"; WHEN"1111"=>LED7S<="1110001"; WHEN OTHERS=>NULL; END CASE; 仿真波形:
BCD七段显示译码器 1.什么是BCD码？ 2.理解二进制？十进制？十六进制？ BCD码（Binary-Coded Decimal?）也称二进码十进数或二-十进制代码。用4位二进制数来表示1位十进制数中的0~9这10个数码。是一种二进制的数字编码形式，用二进制编码的十进制代码。BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免却使电脑作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成0-9字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 LED数码管有共阳、共阴之分。图 (a)是共阴式LED数码管的原理图，图 (b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图 (c)所示。 数字显示译码器
BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e 段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表，见表4 - 12(未用码组省略)。 BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。这类集成译码器产品很多，类型各异，它们的输出结构也各不相同，因而使用时要予以注意。图(c)是BCD七段译码器驱动LED数码管(共阴)的接法。
实验六编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 1、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 编码是用文字、符号或者数字表示特定对象的过程，在数字电路中是用二进制数进行编码的，相应的二进制数叫二进制代码。编码器就是实现编码操作的电路。本实验使用的是优先编码器74LS147，当输入端有两个或两个以上为低电平时，将对输入信号级别相对高的优先编码，其引脚排列如图6—1所示。 图6—1 74LS147引脚排列图图6—2 74LS138引脚排列图译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器按照功能的不同，一般分为三类： 1、变量译码器（二进制译码器）：用以表示输入变量的状态，如2—4线、3—8线、4—16线译码器。以3—8线译码器74LS138为例介绍： 图6—2为74LS138的引脚图，其中，A2A1A0为地址输入端，为译码器输出端，为使能端（只有当时，才能进行译码）。 图6—3 74LS42引脚排列图图6—5为CC4511引脚排列图 2、码制变换译码器：用于同一个数据的不同代码之间的相互变换。这种译码器的代表是4—10线译码器，它的功能是将8421BCD码译为十个对象，如74LS42等。它的原理与 74LS138译码器类同，只不过它有四个输入端，十个输出端。4位输入代码共有0000—1111
七段显示译码器7448功能,引脚图及应用电路 数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。图8-51所示为七段显示译码器7448的引脚图，输入A3 、A2 、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端、、，以增强器件的功能，扩大器件应用。7448的真 值表如表8-20所示。 从功能表可以看出，对输入代码0000，译码条件是：灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满 足显示字形的要求。 图8-51 7448引脚图
表8-20 7448功能表 灯测试输入低电平有效。当= 0时，无论其他输入端是什么状态，所有输出a～g均为1，显示字形8。该输入端常用于检查7448 本身及显示器的好坏。 动态灭零输入低电平有效。当=1，，且输入代码时，输出a ～g均为低电平，即与0000码相应的字形0不显示，故称“灭零”。 利用=1与= 0，可以实现某一位数码的“消隐”。 灭灯输入／动态灭零输出是特殊控制端，既可作输入，又可作输出。当作输入使用，且= 0时，无论其他输入端是什么电平，所有输出a～g均为0，字形熄灭。作为输出使用时，受和控制，只
有当，，且输入代码时，，其他情况下。该端主要用于显示多 位数字时多个译码器之间的连接。 【例8-13】七段显示器构成两位数字译码显示电路如图8-52所示。当输入8421BCD码时，试分析两个显示器分别显示的数码范围。 图8-52 两位数字译码显示电路解：图8-52所示的电路中，两片7448的均接高电平。由于7448(1)的，所以，当它的输入代码为0000时，满足灭零条件，显示器(1)无字形显示。7448(2)的，所以，当它的输入代码为0000时，仍能正常显示，显示器(2)显示0。而对其他输入代码，由于，译码器都可 以输出相应的电平驱动显示器。 根据上述分析可知，当输入8421BCD码时，显示器(1)显示的数码范围为1～9，显示器(2)显示的数码范围为0～9。 工作电压:5V
目录 1设计目的与要求 (1) 1.1 设计的目的 (1) 1.2 设计要求 (1) 2 VHDL的简单介绍 (2) 2.1 VHDL的简介 (2) 2.2 VHDL的特点 (2) 2.3 VHDL的优势 (3) 2.4 VHDL的设计步骤 (4) 3 EDA的简单介绍 (5) 3.1 EDA的简介 (5) 3.2 EDA设计方法与技巧 (5) 4 设计过程 (7) 4.1编码器的原理 (7) 4.2译码器的原理 (7) 4.3课程设计中各部分的设计 (7) 5 仿真 (10) 5.1八-三优先编码器仿真及分析 (10) 5.2三-八译码器仿真及分析 (11) 5.3二-四译码器仿真及分析 (14) 心得体会 (13) 参考文献 (16) 附录 (17)
摘要 随着社会的发展，科学技术也在不断的进步。计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。计算机电路是计算机的重要组成部分，了解计算机电路的知识是促进计算机的发展的先决条件。而编码器和译码器是计算机电路中的基本器件，对它们的了解可以为以后的进一步深化研究打下一个良好的基础。本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。 关键字：计算机编码器译码器
编码器和译码器的设计 1 设计目的与要求 随着社会的进一步发展，我们的生活各个地方都需要计算机的参与，有了计算机，我们的生活有了很大的便利，很多事情都不需要我们人为的参与了，只需要通过计算机就可以实现自动控制。由此，计算机对我们的社会对我们每个人都是很重要的。所以我们要了解计算机得组成，内部各种硬件，只有了解了计算机基本器件已经相应的软件，才能促进社会的发展。编码器和译码器的设计是计算机的一些很基础的知识，通过本次对于编码器和译码器的设计，可以让我知道究竟这种设计是如何实现的，这种设计对我们的生活有什么帮助，这种设计可以用到我们生活的哪些方面，对我们的各种生活有什么重大的意义。 1.1 设计的目的 本次设计的目的是通过简单的编码器和译码器的设计掌握基本的计算机的一些有关的知识，通过查资料已经自己的动手设计去掌握EDA技术的基本原理已经设计方法，并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过将理论知识，各种原理方法与实际结合起来，切实的亲手设计，才能掌握这些非常有用的知识。通过对编码器和译码器的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。也能通过这种自主设计，增强自己的动手能力，将理论知识切实应用的能力，这对我们将来的发展是很有帮助的。 1.2 设计要求 根据计算机组成原理中组合逻辑电路设计的原理，利用VHDL设计计算机电路中编码器和译码器的各个模块，并使用EDA 工具对各模块进行仿真验证和分析。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例
BCD七段数码管显示译码器电路 7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）！此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了！限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可！发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏！对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数！ 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成8型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图4 - 17(c)所示。 BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表，见表4 - 12(未用码组省略)。
实验二编码器和译码器的应用 一．实验目的： 1.学会正确使用中规模集成组合逻辑电路。掌握编码器、译码器、BCD七段 译码器、数码显示器的工作原理和使用方法。 2.掌握译码器及其应用, 学会测试其逻辑功能。 二．实验仪器及器件： 1. TPE—D6Ⅲ型数字电路实验箱 1台 2.数字万用表 1块 3.器件：74LS20 二4输入与非门 1片 74LS04 六反相器 1片 74LS147 10线—4线优先编码器 1片 74LS138 3线—8线译码器 1片 74LS139 双2线—4线译码器 1片 74LS47 七段显示译码器 1片 三．实验预习： 1.复习编码器、译码器、BCD七段译码器、数码显示器的工作原理。 2.熟悉编码器74LS147及译码器74LS138、74LS139各引脚功能和使用方法， 列出74LS138、74LS139的真值表，画出所要求的具体实验线路图。四．实验原理： 在数字系统中，常常需要将某一信息变换为特定的代码,有时又需要在一定的条件下将代码翻译出来作为控制信号，这分别由编码器和译码器来实现。 1.编码：用一定位数的二进制数来表示十进制数码、字母、符号等信息的过 程。编码器：实现编码功能的电路。 编码器功能：从m个输入中选中一个,编成一组n位二进制代码并行输出。 编码器特点：(1)多输入、多输出组合逻辑电路。 (2)在任何时候m个输入中只有一个输入端有效（高电平或 低电平）对应有一组二进制代码输出。 编码器分类：二进制、二─十进制、优先编码器。2.译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意。 译码器：实现译码功能的电路。译码器特点：(1)多输入、多输出组合逻辑电路。 (2)输入是以n位二进制代码形式出现，输出是与之对应的 电位信息。
BCD七段数码管显示译码器和真值表 类别：网文精粹阅读：1865 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成8型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图4 - 17(c)所示。 BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD 七段译码器的真值表，见表4 - 12(未用码组省略)。
MSI BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。这类集成译码器产品很多，类型各异，它们的输出结构也各不相同，因而使用时要予以注意。图4-17(c)是BCD七段译码器驱动LED数码管(共阴)的接法。图中，电阻是上拉电阻，也称限流电阻，当译码器内部带有上拉电阻时，则可省去。数字显示译码器的种类很多，现已有将计数器、锁存器、译码驱动电路集于一体的集成器件，还有连同数码显示器也集成在一起的电路可供选用。
实验2 译码器及其应用 10数计计科2班 丁琴（41）林晶（39） 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线－8线译码器74LS138为例进行分析，图5－6－1(a)、(b)分别为其 逻辑图及引脚排列，其中A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、 S为使能端。其工作原理为： 3 Yi=S1 S2 S3 mi (1)当S2=S3=0,S1=data时 若m0=1,A2=A1=A0=0时则Y0 =S1= data 改变A2、A1、A0使得data出现在不同的输出端 （2）当S1=1, S2=0,S3=data时 若m0=1,则Y0=data; 改变A2A1A0使得data出现在不同的输出端 对照表5－6－1就可判断其功能是否正常。
(a) (b) 图5－6－1 3－8线译码器74LS138逻辑图及引脚排列 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图5－6－2所示。若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。 二进制译码器还能方便地实现逻辑函数，如图5－6－3所示，实现的逻辑函数是