实验4 显示原理及译码显示电路设计
院系：信息学院
专业：通信工程
姓名：王卓
学号：2013117100
一、实验目的
1.掌握发光二极管、数码显示管、液晶显示器的工作原理、结构和使用方法。
2.掌握各种集成译码器及译码显示电路的工作原理和使用方法。
二、实验仪器设备与主要器件
1.设备：实验箱一个；稳压电源一台。
2.操作用器件：74LS147、74LS47、74LS48、BS201数码管（共阳）、BS202数码管（共阴）。
3.仿真器件：7446、7447；数码管三种：DCD HEX（内带译码功能）、SEVEN_SEG_COM_K（共阴）、SEVEN_SEG_DISPLAY(共阳)。
三、实验内容及记录
（1）测试共阳极、共阴极数码管，验证74LS247或74LS48的逻辑功能。
1.原理图
2.验证得74LS247逻辑功能与功能表一致。
（2）按图搭接电路，实现灭零显示，分析有效零无效零的处理方法。
1.原理图
2.按图连接电路，正常工作时，,,/RBI LT BI RBO 均接高电平。
（3）某医院值班室有病房四间，每间设有呼吸按钮一个，在护士值班室装有对应房间数的号码显示器。要求病房的四个按钮的任一个，而且只有一个被按下时，值班室显示器上就显示出病房号码。试设计具有上述功能的编码电路及数据显示电路。其编码、显示真值表如下 4K 3K 2K 1K D C B A 值班室房号显示 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 2 0 1 0 0 0 0 1 1 3 1
1
4
补充完善转码电路真值表D 、C 、B 、A 的值，写出其表达式，画出电路图。 1.表达式423130,,,D C K B K K A K K ===+=+ 2.电路图
电子课程设计 — 8位数码管动态显示电路设计 学院：电子信息工程学院 专业、班级： 姓名： 学号： 指导老师： 2014年12月
目录 一、设计任务与要求 (3) 二、总体框图 (3) 三、选择器件 (3) 四、功能模块 (9) 五、总体设计电路图 (10) 六、心得体会 (12)
8位数码管动态显示电路设计 一、设计任务与要求 1. 设计个8位数码管动态显示电路，动态显示1、2、3、4、5、6、7、8。 2. 要求在某一时刻，仅有一个LED 数码管发光。 3. 该数码管发光一段时间后，下一个LED 发光，这样8只数码管循环发光。 4. 当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉8只数码管是在持续发光。 5、研究循环地址码发生器的时钟频率和显示闪烁的关系。 二、总体框图 设计的总体框图如图2-1所示。 图2-1总体框图 三、选择器件 1、数码管 数码管是一种由发光二极管组成的断码型显示器件，如图1所示。 U13 DCD_HEX 图1 数码管 数码管里有八个小LED 发光二极管，通过控制不同的LED 的亮灭来显示出 不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个 74LS161计数器 74LS138译码 器 数码管
LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。 2、非门 非门又称为反相器，是实现逻辑非运算的逻辑电路。非门有输入和输出两个端，电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。 图2 非门 表1 真值表 输入输出 A Y 0 1 1 0 3、5V电源 5V VCC电源如图3所示。 图3 5V电源
专业： 班级： 学号： 姓名： 指导教师： 电气学院
实验一集成门电路逻辑功能测试 一、实验目的 1. 验证常用集成门电路的逻辑功能; 2. 熟悉各种门电路的逻辑符号; 3. 熟悉TTL集成电路的特点，使用规则和使用方法。 二、实验设备及器件 1. 数字电路实验箱 2. 万用表 3. 74LS00四2输入与非门1片74LS86四2输入异或门1片 74LS11三3输入与门1片74LS32四2输入或门1片 74LS04反相器1片 三、实验原理 集成逻辑门电路是最简单，最基本的数字集成元件，目前已有种类齐全集成门电路。TTL集成电路由于工作速度高，输出幅度大，种类多，不宜损坏等特点而得到广泛使用，特别对学生进行实验论证，选用TTL电路较合适，因此这里使用了74LS系列的TTL成路，它的电源电压为5V+10%,逻辑高电平“1”时＞2.4V，低电平“0”时＜0.4V。实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口左，左下角第一脚为1脚，按逆时针方向顺序排布其管脚。 四、实验内容 ㈠根据接线图连接，测试各门电路逻辑功能 1. 利用Multisim画出以74LS11为测试器件的与门逻辑功能仿真图如下
按表1—1要求用开关改变输入端A,B,C的状态，借助指示灯观测各相应输出端F的状态，当电平指示灯亮时记为1，灭时记为0，把测试结果填入表1—1中。 表1-1 74LS11逻辑功能表 输入状态输出状态 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 悬空 1 1 1 悬空0 0 0 2. 利用Multisim画出以74LS32为测试器件的或门逻辑功能仿真图如下
电路原理图设计 原理图设计是电路设计的基础，只有在设计好原理图的基础上才可以进行印刷电路板的设计和电路仿真等。本章详细介绍了如何设计电路原理图、编辑修改原理图。通过本章 的学习，掌握原理图设计的过程和技巧。 3.1 电路原理图设计流程 原理图的设计流程如图 3-1 所示 . 。 图 3-1 原理图设计流程 原理图具体设计步骤： （ 1 ）新建原理图文件。在进人 SCH 设计系统之前，首先要构思好原理图，即必须知道所设计的项目需要哪些电路来完成，然后用 Protel DXP 来画出电路原理图。
（ 2 ）设置工作环境。根据实际电路的复杂程度来设置图纸的大小。在电路设计的整个过程中，图纸的大小都可以不断地调整，设置合适的图纸大小是完成原理图设计的第一步。 （ 3 ）放置元件。从元件库中选取元件，布置到图纸的合适位置，并对元件的名称、封装进行定义和设定，根据元件之间的走线等联系对元件在工作平面上的位置进行调整和修改使得原理图美观而且易懂。 （ 4 ）原理图的布线。根据实际电路的需要，利用 SCH 提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一幅完整的电路原理图。 （ 5 ）建立网络表。完成上面的步骤以后，可以看到一张完整的电路原理图了，但是要完成电路板的设计，就需要生成一个网络表文件。网络表是电路板和电路原理图之间的重要纽带。 （ 6 ）原理图的电气检查。当完成原理图布线后，需要设置项目选项来编译当前项目，利用 Protel DXP 提供的错误检查报告修改原理图。 （ 7 ）编译和调整。如果原理图已通过电气检查，那么原理图的设计就完成了。这是对于一般电路设计而言，尤其是较大的项目，通常需要对电路的多次修改才能够通过电气检查。 （ 8 ）存盘和报表输出： Protel DXP 提供了利用各种报表工具生成的报表（如网络表、元件清单等），同时可以对设计好的原理图和各种报表进行存盘和输出打印，为印刷板电路的设计做好准备。 3.2 原理图的设计方法和步骤 为了更直观地说明电路原理图的设计方法和步骤，下面就以图 3 － 2 所示的简单555 定时器电路图为例，介绍电路原理图的设计方法和步骤。
E D A设计38译码器-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN
班级：通信13-3班 姓名：王亚飞 学号： 18 指导教师： 成绩： 电子与信息工程学院 信息与通信工程系
摘要 EDA技术是以微电子技术为物理层面，现代电子设计技术为灵魂，计算机软件技术为手段，最终形成集成电子系统或专用集成电路ASIC为目的的一门新兴技术。而VHDL语言是硬件描述语言之一，其广泛应用性和结构的完整性使其成为硬件描述语言的代表。随着社会经济和科技的发展，越来越多的电子产品涌如我们的日常生活当中，在日常生活中译码器起着不可忽视的作用。本设计就是运用VHDL语言设计的3-8译码器。3-8译码器电路的输入变量有三个即D0，D1，D2，输出变量有八个Y0-Y7，对输入变量D0，D1，D2译码，就能确定输出端Y0-Y7的输出端变为有效（低电平），从而达到译码目的。 关键词：EDA；3-8译码器
1实验目的 1、通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、初步掌握VHDL语言的常用语句。 3、掌握VHDL语言的基本语句及文本输入的EDA设计方法。 2实验背景 VHDL的简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL 的英文全写是：VHSIC（Very High eed Integrated Circuit） Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。 VHDL语言的特点 VHDL是一种用普通文本形式设计数字系统的硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，可以在任何文字处理软件环境中编辑。除了含有许多具有硬件特征的语句外，其形式、描述风格及语法十分类似于计算机高级语言。VHDL程序将一项工程设计项目（或称设计实体）分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可视部分，这种将设计项目分成内、外两个部分的概念是硬件描述语言（VHDL）的基本特征。
电子技术课程设计 报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要
秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器
目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)
电路原理图设计步骤 1.新建一张图纸,进行系统参数和图纸参数设置; 2.调用所需的元件库; 3.放置元件,设置元件属性; 4.电气连线; 5.放置文字注释; 6.电气规则检查; 7.产生网络表及元件清单; 8.图纸输出. 模块子电路图设计步骤 1.创建主图。新建一张图纸，改名，文件名后缀为“prj”。 2.绘制主图。图中以子图符号表示子图内容，设置子图符号属性。 3.在主图上从子图符号生成子图图纸。每个子图符号对应一张子图图纸。 4.绘制子图。 5.子图也可以包含下一级子图。各级子图的文件名后缀均是“sch”。 6.设置各张图纸的图号。 元件符号设计步骤 1.新建一个元件库，改名，设置参数； 2.新建一个库元件，改名； 3.绘制元件外形轮廓； 4.放置管脚，编辑管脚属性； 5.添加同元件的其他部件； 6.也可以复制其他元件的符号，经编辑修改形成新的元件； 7.设置元件属性； 8.元件规则检查； 9.产生元件报告及库报告； 元件封装设计步骤 1.新建一个元件封装库，改名; 2.设置库编辑器的参数； 3.新建一个库元件，改名； 4.第一种方法,对相似元件的封装,可利用现有的元件封装,经修改编辑形成； 5.第二种方法,对形状规则的元件封装,可利用元件封装设计向导自动形成； 6.第三种方法,手工设计元件封装： ①根据实物测量或厂家资料确定外形尺寸; ②在丝印层绘制元件的外形轮廓; ③在导电层放置焊盘; ④指定元件封装的参考点 PCB布局原则 1.元件放置在PCB的元件面，尽量不放在焊接面； 2.元件分布均匀，间隔一致，排列整齐，不允许重叠，便于装拆； 3.属同一电路功能块的元件尽量放在一起；
物理与电气工程学院课程设计报告基于单片机的8255动态显示设计 姓名王秋雨 学号 111102042 专业电子信息工程 指导教师李艾华 成绩 日期 2013.06.22
基于单片机的8255动态显示设计 王秋雨 （安阳师范学院物理与电气工程学院河南安阳455002） 摘要：数码管是非常常见的东西,他能显示数字以及字母,应用非常的广泛。本文和大家谈谈如何用单片机来驱动数码管以及用扩展芯片来实现单片机对数码管的管理。本文以显示06：18：52开始。 关键字：单片机AT89S52 ，电子时钟，汇编语言，8255，动态显示 1 引言 随时代的发展，生活节奏的加快，人们的时间观念愈来愈强；随自动化、智能化技术的发展，机电产品的智能度愈来愈高，用到时间提示、定时控制的地方也会愈来愈多，因此，设计开发数字时钟具有良好的应用前景。由于单片机价格的低成本、高性能，在自动控制产品中得到了广泛的应用。本设计利用Atmel公司的AT89S52单片机对电子时钟进行开发，设计了实现所需功能的硬件电路，应用汇编语言进行软件编程，并用实验板进行演示、验证。在介绍本单片机的发展情况基础上，说明了本设计实现的功能，以及实验板硬件情况，并对各功能电路进行了分析。主要工作放在软件编程上，用实验板实现时间、日期、定时及它们的设定功能，详细对软件编程流程以及调试进行了说明，并对计时误差进行了分析及校正，提出了定时音与显示相冲突问题及解决方案。实验证明效果良好，可以投入使用。 动态扫描显示接口是单片机中应用最为广泛的一种显示方式之一。其接口电路是把所有显示器的8个笔划段a-h同名端连在一起，而每一个显示器的公共COM是各自独立地受I/O线控制。CPU向字段输出口送出字形码时，所有显示器接收到相同的字形码，但究竟是那个显示器亮，则取决于COM端，而这一端是由I/O控制的，所以我们就可以自行决定何时显示哪一位了。而所谓动态扫描就是指我们采用分时的方法，轮流控制各个显示器的COM端，使各个显示器轮流点亮。在轮流点亮扫描过程中，每位显示器的点亮时间是极为短暂的（约1ms），但由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位显示器并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感。动态显示的效果和静态显示是一样的，能够节省大量的I/O端口，而且功耗更低。 2 技术要求 用单片机和8255扩展芯片实现数码管的显示。 3 方案论证 3.1单片机设计 这种方案采用AT89C52单片机作为系统的控制核心。用8255做扩展，显示出六个代显数据。进行加一的运算。而且单片机具有功能强，体积小，功耗低，价格便宜，工作可靠，使用方便等点，因此特别适合于与控制有关的系统，越来越广泛地应用于自动控制。液晶显示器具有体积小、外形薄、重量轻、耗能少、工作电压低、无辐射，特别是视域宽、显示信息量大等优点。 3.2LED数码显示模块 方案一：静态显示方式。
数电实验报告 实验六 计数、译码、显示综合实验 姓名： 学号： 班级： 院系： 指导老师： 2016年
目录 实验目的： (22) 实验器件与仪器： (22) 实验原理： (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 用同步清零端或置数端置零或置数构成N进制计数器 (33) 实验内容： (44) 实验过程： (55) 实验总结： (66) 实验： 实验目的： 1.熟悉中规模集成电路计数器的功能及应用。 2.熟悉中规模集成电路译码器的功能及应用。 3.熟悉LED数码管及显示电路的工作原理。 4.学会综合测试的方法。 实验器件与仪器： 1.实验箱、万用表、示波器。
2.74LS160、74LS48、74LS20 实验原理： 对于计数规模小的计数器，我们使用集成触发器来设计计数器，但是如果计数器的模数达到十六以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。在这种情况下，我们可以用集成计数器来构成任意进制计数器。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N-1的二进制代码。 2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式 3）画连线图 用同步清零端或置数端置零或置数构成N进制计数器用这种方法的实现步骤如下： 1）写出状态S N得二进制代码 2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式
3）画连线图 在集成计数器中，清零、置数均采用同步方法的有74LS163；均采用异步方法的有74LS193、74LS197、74LS192；清零采用异步方法、置数采用同步方法的有74LS161、74LS160；有的只具备异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 实验内容： 1.用集成计数器74LS160分别组成8421码十进制和六进制计数器， 然后连接成一个60进制计数器（6进制为高位，10进制位低位）。 使用实验箱上的LED译码显示电路显示（注意高低位顺序及最高位的处理）。用函数发生器的低频连续脉冲（调节频率为1-2Hz）作为计数器的计数脉冲。通过数码管观察计数、译码、显示电路的功能是否正确。 2.设计一个时间计数器，具有分钟和秒计时功能的计数器。
实验三数码管扫描显示电路 一、实验目的 1、掌握数码管动态扫描显示数据的原理； 2、掌握利用EDA软件和VHDL语言设计较复杂时序逻辑电路的方法； 二、实验原理 常用的显示器件有发光二极管、数码管、液晶显示器等，其中最常用的是数码管。数码管显示数据有两种方式：静态显示方式和动态（扫描）显示方式。 所谓静态显示方式，就是将被显示的数据的BCD码过各自的4—7/8段译显示译码器译码后，分别接到显示译码器的显示驱动端a~g/p，而公共端COM则根据数据管的类型（共阴极/共阳极）分别接到GND/VCC。静态显示的优点是控制简单，有几个数码管就用几个译码器，不必修改程序，十分简便。但当系统所需的数码管较多时，这种方法既耗资源，又占用较多的I/O口，N个数码管需要占用7N个引脚（若需要显示小数点，则是8N个引脚）。因此，该接法适合于系统中数码管数量不多的应用场合。 所谓动态显示方式，就是采用分时的方法，使各个数码管逐个轮流受控显示。在轮流点亮扫描过程中，每个数码管的点亮时间是极为短暂的（约1ms），但由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各个数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感。在扫描显示方式中，所有数码管的8个笔划段a-h同名端连在一起，所有数码管接收到相同的字形码，但究竟是那个显示器亮，取决于COM端。扫描显示的优点在于消耗的系统资源少，占用的I/O口少，N个数码管只需（7+N）个引脚（（若需要显示小数点，则是8＋N个引脚）。其缺点是控制起来不如静态显示方便。 下图3.1 给出了8个数码管动态扫描显示的接口电路图。如果显示器采用共阴极数码管时，则 图5.1 数码管动态扫描显示接口电路图
译码显示电路 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器。 2、器件：74LS48X1, 74LS194X1, 74LS73X1, 74LS00X2 三、实验预习： 1、复习有关译码显示原理。 2、根据实验任务，画出所需的实验线路及记录表格。 四、实验原理： 1、数码显示译码器： (1)七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(C)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0--9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(2)BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴）， 段译码／驱动器。驱动共阴极LED数码管。 图（二）为74LS48引脚排列。其中A、B、C、D - BCD 码输入端，a、b、c、d、e、f、g——译码输出端，输出 “1"有效，用来驱动共阴极LED数码管。 - 灯测试输入端，=“0”时，译码输出全为“1” - 灭零输入端，=“0”时，不显示多余的零。 作为输出端使用时，灭零输出端。 2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出
的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如图（三）所示。图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反相后接相应LED的公共端。f(A)使数据输入是伪码（8421BCD中的1010-1111）时使f(A)=0，伪码灭灯。接译码器的灭灯I B端，使不显示伪码。 3、四节拍发生器 扫描显示要求数码管按先后顺序显示。这就要求如图（三）所示的选通信号。通常该类型的信号称为节拍信号。如果使用的数码管是共阴极型，则选通信号是图（三）的反相。如图（五）所示就是这种节拍信号发生器。
反激开关电源 一．定义： 直流电压正好激励变压器的初级线圈时，变压器的次级线圈并没有向负载提供输出功率，而是仅在关断变压器初级线圈的激励电压后，才对负载提供输出功率。 二．反激开关电源的主电路 开关管导通时，反激开关电源将电能转化为磁能，存储在变压器中； 开关管关断时，发激开关电源再将存储的磁能转化为电能传送给负载。 电路特点： 1. 结构简单，效率高，体积小，造价低 2. 输出纹波电压比较大 3. 输出功率一般在150W 一下，经常作为辅助电源应用在控制系统中 4. 适合多输出小功率场合 三．反激开关电源原理分析 CCM 模式 1. 开关管T 导通 电源电压in V 加在变压器的初级绕组1N 上，在次级绕组2N 上产生感应电压 221 N in N u V N =- ，初级绕组电流线性增加，in P P V di dt L =，电流P i 最大值
max min in P P P V I I DT L --=+ ，变压器铁心被磁化，磁通线性增加，()1 in V DT N +?Φ=。 2. 开关管T 关断 初级绕组开路，次级绕组工作，次级绕组电压2N o u V =，次级绕组电流线性下降， S o S di V dt L =，电流S i 最小值min m (1)o S S ax S V I I D T L --=--，变压器铁心去磁，磁通 线性减小，()2 (1)o V D T N -?Φ= -。 3. 基本关系：()()+-?Φ=?Φ? 211(1)(1)o in V N D D V N D n D =?=?--，其中12N n N = 开关管T 电压应力：1 21in T in o V N V V V N D =+ =- 二极管D 的电压应力：2 1o D o in V N V V V N D =+ = 此时，负载电流o I 等于二极管电流的平均值，即min m 1 ()(1)2 o S S ax I I I D --=+- 由变压器工作原理 1min 2min 1max 2m P S P S ax N I N I N I N I ----== 可得 2max 11 12in P o P V N I I DT N D L -= +- 11m max 22112in S ax P o P V N N I I I DT N D N L --= =+- 临界模式 此时有min 0P I -=且min 0S I -=，则有下列式子成立： 初级绕组最大电流：max in P P V I DT L -= 次级绕组最大电流：1max 2in S P V N I DT N L -= 负载电流：m 1 (1)2 o S ax I I D -= -
《EDA技术及应用》 课程设计报告 题目：八位数码管扫描显示电路的设计院（系）：机电与自动化学院 专业班级：电气自动化技术1001 学生姓名： 学号： 20102822018 指导教师：何为 2012年6月10日至2012年6月23日
《EDA技术及应用》课程设计任务书 一、设计题目 八位数码管扫描显示电路的设计 二、设计主要内容 本课题要求掌握使用Quartus II设计数字系统的设计思路和设计方法。学习VHDL基本逻辑电路的综合设计应用。掌握VHDL语言的语法规范，掌握时序电路描述方法。掌握多个数码管动态扫描显示的原理及设计方法。 设计一个八位数码管共阴极动态扫描显示控制电路，要求显示学生自己的学号。利用实验室设备完成系统设计并进行运行调试。 1、具体设计内容如下： （1）静止显示学号； （2）动态循环显示学号。 2、提供设计报告，报告要求包括以下内容：设计思路、设计输入文件、设计与调试过程、模拟仿真结果和设计结论。 三、原始资料 1、LED显示模块原理 LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳级的LED而言，高电平使能。要让8个LED同时工作，显示数据，就是要不停的循环扫描每一个LED，并在使能每一个LED的同时，输入所需显示的数据对应的8位段码。虽然8个LED是依次显示，但是受视觉分辨率的影响，看到的现象是8个LED同时工作。 多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。 2、系统结构图信号名与芯片引脚对照表
实验四译码显示电路 一、实验目的 1. 掌握中规模集成译码器的逻辑功能和使用方法 2. 熟悉数码管的使用 二、实验仪器及器件 1.器件：74LS48, 74LS194 , 74LS73，74LS00 ，74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门 三、实验预习 1. 复习有关译码显示原理。 2. 根据实验任务，画出所需的实验线路及记录表格。 四、实验原理 1. 数码显示译码器 （1）七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。（注：实验室实验箱上数码管为共阴四位数码管） 一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（寸和寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动）(b) 共阳连接（“0”电平驱动） (c) 符号及引脚功能 图（一）LED数码管 （2）BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。
图（二）为74LS48引脚排列。其中 A 0、A 1、A2、A 3— BCD 码输入端 a 、 b 、 c 、 d 、 e 、 f 、 g — 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 LT — 灯 测试输入端，LT ＝“0”时，译码输出全为“1” BI R — 灭 零 输入端，BI R ＝“0”时，不显示多余的零。 RBO /BI — 作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。 注：在实验箱上使用了两个4位数码管，对应已经连接好74LS48，如图（四），实验时无需再连线，74LS48只保留引出了A 0、A1、A 2、A 3四个引脚 。在实验箱左上角的P10、P11、P12、P13（P20、P21、P22、P23）代表第一（二）块数码管的BCD 码（即A 0、A 1、A 2、A 3端）输入，DIG1~DIG8分别代表8位数码管的位选端。 2. 扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD 码,如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1低电平送出千位数，Ds2低电平送出百位数，……一般Ds 的低电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED （共阴）的发光段并连接至译码器的相应端，把数据输入的相应端与系统输出端相连，把各位选通端反向后接相应LED 的公共端。
1.课程设计目的 巩固所学理论，提高动手能力、创新能力和综合设计能力。 熟悉常用芯片的引脚功能。 了解动态扫描数码显示电路的组成及工作原理。 2.课程设计要求 任务要求：动态扫描数码现实电路设计，通过单路显示译码器驱动多路显示输出，同时动态扫描现实时达到无闪烁效果。 性能指标要求： （1）设计制作一个进行四位十进制数码显示电路。 （2）分时显示各位十进制数码。 （3）设计用于动态显示控制的脉冲发生电路。 （4）设计分时动态扫描显示控制的逻辑电路。 （5）输入的显示数据为8421BCD码，且并行输入。 3.电路图组成框图 图1 4.元器件清单 元器件：4位拨码开关4只，74LS161十六进制计数器—1片，74LS138译码器—1片，74LS240带三态输出反相器—4片，显示译码器7448， LED显示管 5 个 ,小灯4个，555定时器，Ω电阻一个，Ω电阻一个，10nF电容两个，电源，非门，与非门，导线若干。
仿真环境：软件Multisim。 5.各功能块电路图 脉冲发生电路 图2 该脉冲发生电路为由555定时器接成的多谐振荡器。其中R 1为Ω，R 2 为Ω,C 为10nF，则其产生脉冲的 频率为： 占空比为: 计数器 图3
该计数器主要由一个74LS161构成，CLK端接收来自脉冲发生电路中555定 时器的输出脉冲信号，74LS161对其脉冲进行计数，在其输出端Q D Q C Q B Q A 产生从 0000到1111的十六进制循环的高低电平信号，其Q B Q A 产生的高低电平信号为00、 01、10、11四进制的循环计数,若需要对六个数码管进行动态扫描显示，则需要将其改接成六进制计数器。 译码器 图4 该译码器使用的是74LS138，输入端AB接收来自计数器Q A Q B 的高低电平信 号，并对其进行译码，因为计数器产生的信号是四进制的，所以只需要用到AB 两位，C端接低电平，输出端Y 0-Y 4 根据输入信号的状态，对应位为低电平。 显示控制及显示译码 图5 该部分由显示译码、显示控制以及拨码开关组成，是本电路的关键部分。显
译码器设计组合逻辑电路案例分析 【信息单】 一、编码器 在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。编码器是一个多输入多输出的组合逻辑电路。 按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。 1．普通编码器 普通编码器分二进制编码器和非二进制编码器。若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。普通编码器任何时刻只能对其中一个输入信息进行 编码,即输入的N 个信号是互相排斥的。若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。 2．优先编码器 优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。 3．集成编码器 10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。 4．编码器举例 (1)键控8421BCD 码编码器 10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。 真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A 76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D
上海电力学院 实验报告 实验课程名称： FPGA应用开发实验实验项目名称：显示译码电路 班级： 姓名：学号： 成绩：________________
一、实验目的 1.实现常见英语字母显示。 2.实现十六进制计数显示。 3.加深PLD设计的过程，并比较原理图输入和文本输入的优劣。 二、实验原理 （1）显示简单字符 七段数码管显示电路如下图所示： 参考原理图： 图中包含一个七段解码器模块，c2～c0是解码器的3个输入，当输入值不同时，输出不同的字符。如表中所示，当输入值为100～111时，输出空格，即数码管全暗。七段数码管的不同段位用数字0～6表示，注意七段数码管是共阳极的，即各管段输入低电平时，数码管亮；否则数码管暗。 （2）显示0~9数字 在完成简单字符显示电路之后，设计一个用于显示0～9数字的七段数码管电路。电路图如下图所示，c3～c0是七段数码器的输入，当输入0000～1001时，则输出0～9，如表中所示；当输入1010～1111时，输出空格。 参考原理图：
（3）循环显示4个字符 电路的工作原理是，输入端U、V、W和X的输入值分别是000、001、010和011，通过s1和s0选择四个输入端其中一个作为七段解码器的输入值，从而显示H、L、E和O任一字符。 参考原理图： 三、实验步骤 （1）显示简单字符 <1>VHDL硬件描述语言为：
<2>功能仿真： <3>时序仿真： <4>引脚分配： <5>程序下载：
之后在DE2上验证，拨动开关，能显示对应的字母。（2）显示0~9数字 <1>VHDL硬件描述语言为： <2>功能仿真： <3>时序仿真：
FPGA实验指导及记录 实验三基于FPGA的数码管动态扫描电路设计 1.实验目的： （1）掌握FPGA工作的基本原理、FPGA硬件平台的使用； （2）熟悉7段数码管显示译码电路的设计。 （3）掌握数码管动态扫描显示原理及动态扫描电路的设计。 2.实验任务：利用FPGA硬件平台上的6位数码管动态显示计数器输出数据。 3.电路设计 （1）顶层电路 由分频模块fre_div，计数器模块counter100，译码显示模块diaplay构成。分频模块fre_div将可将实验平台晶体振荡器提供的50MHz时钟信号分频，输出500Hz，1KHz及1Hz三种信号备用，conter100模块实现模100计数功能，display模块为数码管动态显示模块，实现计数数字在6位数码管上的动态显示。 （2）分频器模块fre_div 该模块已经设计完成，存放在F盘502文件夹里，使用时请自行拷贝至当前工程文件夹，并按设计需要选择合适的输出。 （3）计数器模块counter100 该计数器模块实现模100计数。此处同学们应掌握数据总线的画法。
（4）译码显示模块display 该模块由counter6模块，dig_select模块，seg_select模块以及decoder模块构成，请同学们自行完成该模块总体设计，当display模块的输入信号scanclk频率为1KHz时，数码管扫描周期为36ms，每次扫描每位数码管显示时长6ms。各子模块设计思路如下。 a)counter6模块 该模块需使用74390设计一个模6的计数器。请在空白处做预设计，画出电路图。 b)dig_select模块 该模块用于选择6位数码管中的某一位显示相应字形。74138为3-8译码器，功能表见附录。
实验四简单电路原理图设计 一、实验目的： 1．掌握利用Protel 99 SE进行电路原理图设计的一般步骤。 2．掌握原理图编辑器中对图纸的设置，对电路图的大小、网格、光标、对象系统字体的设置方法。 3．掌握绘制原理图的基本方法，能绘制比较简单的电路原理图。 二、实验仪器： PC机一台，Protel 99 SE软件 三、实验内容： 1．在原理图文件中，练习打开及关闭以下工具栏： 主工具栏：【View】｜【Toolbars】｜【Main Tools】 布线工具栏：【View】｜【Toolbars】｜【Wiring Tools】 绘图工具栏：【View】｜【Toolbars】｜【Drawing Tools】 电源及接地工具栏：【View】｜【Toolbars】｜【Power Objects】 常用器件工具栏：【View】｜【Toolbars】｜【Digital Objects】2．利用菜单命令和键盘功能键放大及缩小原理图。 3 图电路原理样图 4. 绘制如图所示带有总线的电路原理图。 表 1 带有总线的电路图元件明细表
74LS04 U9 74LS04 DIP14 RES2 R3 470K RES2 R4 470K 4040 U12 4040 DIP16 SW DIP-8 SW1 SW DIP-8 DIP16 U9 在Protel DOS Schematic 中的Protel DOS Schematic U12 在Protel DOS Schematic 中的Protel DOS Schematic 其余元件在Miscellaneous 图带有总线的电路原理图 四、实验步骤： 1．启动Protel99 SE，新建一个设计数据库文件，名称定为“班级姓名.ddb”。 2．启动电路原理图编辑器，新建一个原理图文件，命名为“姓名.sch”。 3．先分析电路图中所有元器件的属性，装入元器件库、Miscellaneous 和Protel DOS Schematic 。 4．然后按照样图把所有元器件和端口放置到电路原理图纸上，调整各元件的位置，用导线连接，启动“自动搜索电气节点”功能，启动“自动节点放置”功能。编辑导线，调整导线长短。
主变失灵保护启动回路原理示意图 +24V （BP-2B 电源） 复合电压动作 解除失灵复压 I 母失灵出口 失灵出口短延时跳母联 失灵出口长延时跳I 母 复合电压动作 解除失灵复压 II 母失灵出口失灵出口短延时跳母联 失灵出口长延时跳II 母 说明：TJR1：1号主变第一套978保护出口跳闸信号，开关跳开时瞬时返回，实际是通过光隔开入； TJR2：1号主变第二套978保护出口跳闸信号，开关跳开时瞬时返回，实际是通过光隔开入； 1LP19：1号主变第一套978保护启动失灵；2LP19：1号主变第二套978保护启动失灵； 8LP21：RCS-974保护装置失灵启动；8LP22：RCS-974保护装置解除复合电压； LP552：母差屏1号主变失灵启动；LP75：母差屏1号主变解除复合电压闭锁； 1G ：25011闸刀辅助接点；2G ：25012闸刀辅助接点； LJ1、LJ2、LJ0分别为RCS-974保护装置中失灵启动过流、负序过流、零序过流动作接点； SLQD2：1号主变失灵启动短延时（解除复压）；SLQD1：1号主变失灵启动长延时（失灵启动），实际是通过光隔开入； T1：BP-2B 失灵出口短延时；T2：BP-2B 失灵出口长延时； 动作过程：失灵保护动作后经短延时（0.5秒）解除复压，长延时(0.8)秒去启动BP-2B 装置中的失灵保护。BP-2B 保护装置中的失灵保护启动后，经短延时（0.3秒）去跳母联，长延时（0.6秒）去跳开相应母线所有元件。 瓦斯保护为什么不去启动失灵保护？ 答：由于瓦斯保护的接点动作后，当开关跳开不会迅速返回，可能造成失灵保护误动作，所以瓦斯保护不去启动失灵。 第一套978第二套978（974电源）
1.课程设计目的 1.1 巩固所学理论，提高动手能力、创新能力和综合设计能力。 1.2 熟悉常用芯片的引脚功能。 1.3 了解动态扫描数码显示电路的组成及工作原理。 2.课程设计要求 2.1 任务要求：动态扫描数码现实电路设计，通过单路显示译码器驱动多路显示输出，同时动态扫描现实时达到无闪烁效果。 2.2 性能指标要求： （1）设计制作一个进行四位十进制数码显示电路。 （2）分时显示各位十进制数码。 （3）设计用于动态显示控制的脉冲发生电路。 （4）设计分时动态扫描显示控制的逻辑电路。 （5）输入的显示数据为8421BCD码，且并行输入。 3.电路图组成框图 图1 4.元器件清单 元器件：4位拨码开关4只，74LS161十六进制计数器—1片，74LS138译码器—1片，74LS240带三态输出反相器—4片，显示译码器7448， LED显示管 5 个 ,小灯4个，555定时器，28.86kΩ电阻一个，57.72kΩ电阻一个，10nF电容两个，电源，非门，与非门，导线若干。
仿真环境：软件Multisim。 5.各功能块电路图 5.1 脉冲发生电路 图2 该脉冲发生电路为由555定时器接成的多谐振荡器。其中R 为28.86kΩ， 1 为57.72kΩ,C为10nF，则其产生脉冲的 R 2 频率为： 占空比为: 5.2 计数器 图3
该计数器主要由一个74LS161构成，CLK端接收来自脉冲发生电路中555定 时器的输出脉冲信号，74LS161对其脉冲进行计数，在其输出端Q D Q C Q B Q A 产生从 0000到1111的十六进制循环的高低电平信号，其Q B Q A 产生的高低电平信号为00、 01、10、11四进制的循环计数,若需要对六个数码管进行动态扫描显示，则需要将其改接成六进制计数器。 5.3 译码器 图4 该译码器使用的是74LS138，输入端AB接收来自计数器Q A Q B 的高低电平信 号，并对其进行译码，因为计数器产生的信号是四进制的，所以只需要用到AB 两位，C端接低电平，输出端Y 0-Y 4 根据输入信号的状态，对应位为低电平。 5.4 显示控制及显示译码 图5 该部分由显示译码、显示控制以及拨码开关组成，是本电路的关键部分。显