实验一、基本逻辑电路与版图设计与验证
一、实验目的
1、学习集成运算电路单元的设计参数的仿真、测试、验证。
2、学习采用Cadence工具实现IC电路设计的基本操作和方法，包括电路图的编辑以及仿真调试过程、版图的编辑和检测过程。
二、实验内容
本实验通过设计一个两级运算放大器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括：
1.熟悉Cadence界面及基本的建立新的cell文件等基本过程；
2.完成基本逻辑电路的设计；
3.利用Cadence的仿真环境得到波形，分析仿真结果。
4.利用Cadence掌握版图编辑的方法；
5.利用Cadence中的Dracula工具检查版图编辑中不符合规则的地方，并加以调整。
该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验步骤
（一）电路图绘制
1、登陆到UNIX系统。
在登陆界面，输入用户名和密码。
2、Cadence的启动。
登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence 软件。
3、根据设计指标及电路结构，估算电路参数。
4、利用Candence原理图的输入。
（1）Composer的启动。在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。执行Add-Pin和直接点p，弹出添加管脚界面。
（5）添加线名。为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
（6）添加电源信号,根据不同的仿真电路设置不同的电源参数。
（7）保存并检查。点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。如果有，察看CIW窗口的提示。4、利用Candence原理图的输入。
（二）电路图仿真
（1）启动模拟仿真环境。在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。
（2）设置模型库。
（3）设置分析类型。在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，依次进行各种仿真，如ac、dc、tran，进行交流仿真、直流仿真、瞬态仿真。
（4）设置波形显示工具。Cadence中有两种波形显示工具：AWD和wavescane，在仿真窗口选择Session-assign，在弹出的窗口中可以选择波形显示工具为AWD或wavescane。
（5）选择输出结果显示信号。在Results中选择Main ,在电路图中点击输出确定输出波形信号。
（6）进行仿真。选择Simulation-Run，或者直接点击仿真窗口右下角的Run 按钮来启动仿真，仿真开始过程中，在CIW窗口会出现一系列仿真信息，另外会弹出一个Spectre输出窗口。仿真结束会自动弹出波形显示窗口。
（7）观察波形，看是否满足设计要求。
（三）版图绘制
（1）Composer的启动。在CIW窗口新建一个单元的layout视图。
（2）添加器件。在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）选择有源区LSW中的TO，在layout视图中点击R，点击鼠标生成有源区区域，另外P阱选TB，N型沉底选SN,P型衬底选SP。
（4）添加连线。点击LSW窗口中的不同材料类型连线，在layout视图里面点击P,将需要连接的部分用线连接起来。金属1选LSW中的A1（dg)，金属2选择A2(dg)。
（5）添加线名。为设计中某些连线添加有意义的名称有助于帮助检查电路错误。点击左侧工具栏中的Label，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd或gnd,针对不同的门电路可以命名Vin、Vout。
（6）保存并检查。点击layout窗口上的Check and Save按钮，察看是否有警告或者错误。如果有，察看CIW窗口的提示。
（四）版图检查
(1）版图绘制完成之后，点击file->export->stream在弹出的窗口里选择检查的文件；
（2)输出路径为./dracula,然后选择user，在里面将map定位到cstu01文件夹下面，点击确定，输出显示successful。
（3）使用vi将Dracula.rul中的gds文件名和primary cell 更改为刚才输出的名字；
（4)打开terminal,cd dracula 将命令行定位到dracula文件夹下；
(5)输入PDRACULA进入dracula控制命令中；
（6）依次输入/get dracula/finish 完成设置；
（7）输入./https://www.doczj.com/doc/b35805565.html,程序会进行检测，完成之后在绘制窗口选在drc,定位为./dracula会弹出检查出的错误，根据错误进行定位修改。
针对各个逻辑电路的版图依次进行检查验证和修改。
五、实验结果
D触发器的电路图、版图绘制及验证（1）电路图
（2）波形仿真
（3）版图
（4）DRC结果
在两级运算放大器的仿真实验中，学会了CAD软件Cadence的基本操作和快捷键的使用方法，实现了在Cadence中的电路图的设计流程以及仿真方法。熟悉了两级运算放大器的结构，了解了其参数的仿真。学会了如何在Cadence中对
两级运算放大器进行交流仿真、共模抑制比、输入共模范围、电源抑制比、输出
摆幅的仿真，对于书本上的理论，有了进一步的理解。
1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。要求：缆车A和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。设输入为A、B、C，输出为Y。（设缆车上行为“1”，门关上为“1”，允许行驶为“1”） (1) 列真值表；（4分） （2）写出逻辑函数式；（3分） （3）用基本门画出实现上述逻辑功能的逻辑电路图。（5分） 解：（1）列真值表：（3）逻辑电路图： A B C Y 000 001 010 011 100 101 110 111 （2）逻辑函数式： 2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。若总分大于6分则可顺利过关（Y），试根据上述内容完成： （1）列出真值表； （2）写出逻辑函数表达式，并化简成最简式； （3）用与非门画出实现上述功能的逻辑电路。 （3）逻辑电路图 A B C Y 000 001 010 011 100 101 110 111 (2)逻辑函数表达式3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y）。试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。 解：（1（3）逻辑电路： A B C Y 000 001 010 011 100 101 110 111 （2）逻辑表达式： 最简的与非—与非形式： 4、人的血型有A、B、AB和O型四种，假定输血规则是：相同血型者之间可输出，AB血型者可接受其他任意血型，任意血型者可接受O型血。图1是一个输血判断电路框图，其中A1A0表示供血者血型，B1B0表示受血者型，现分别用00、01、10和11表示A、B、AB和O四种血型。Y 为判断结果，Y=1表示可以输血，Y=0表示不允许输血。请写出该判断电路的真值表、最简与—或表达式，并画出用与非门组成的逻辑图。 输血判断电路框图： 解：（1）真值表：（3）逻辑图： 输入输出 A1A0B1B0Y 0000 0001 0010 0011
H a r b i n I n s t i t u t e o f T e c h n o l o g y 组合逻辑电路实验设计 血型匹配情况判断电路 一、实验题目： 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定，要求用八选一数据选择器（74LS151）及与非门（74LS00）实现。（提示：用两个逻辑变量的4种取值表示输血者的血型，例如00代表A、01代表 B、10代表AB、11代表O。） 图1 二、电路设计： 方案一： 解： 1、题目分析
根据题意，确定有4个输入变量，设为X、Y、M、N；输出变量为P。 其中，用两个逻辑变量X、Y的四中取值表示输血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 用另外两个逻辑变量M、N的四种取值表示受血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 逻辑输出变量P代表输血者与受血者的血型符合情况：1代表血型符合，0代表血型不符合。 题目中要求用八选一数据选择器（74LS151）及与非门（74LS00）实现电路设计。 2、列写输入与输出变量真值表： 真值表如下图所示 3、逻辑表达式： 根据真值表画出卡诺图：
卡诺图如右图所示： 用八选一数据选择器（74LS151），所以输出逻辑表达式写成最小项和的形式：设X 、Y 、M 为选择变量，X 为高位。 逻辑函数P 的与或标注型表达式： P (X ,Y ,M ,N ) X Y M N X Y M N X Y M N X Y M N X Y M N =+++++ 4、比较表达式： 与标准表达式比较得：267P Nm N m(0,1,3,5)m m =+∑++ 所以，数据选择器中EN=0，0135D D D D N ==== D 2=N ，D 4=0, D 6=D 7=1， 5、逻辑电路图：
组合逻辑电路设计心得体会篇一：实验一_组合逻辑电路分析与设计 实验1 组合逻辑电路分析与设计 XX/10/2 姓名：学号： 班级：15自动化2班 ? 实验内容................................................. .. (3) 二.设计过程及讨论 (4) 1.真值表................................................. .(转载于: 小龙文档网:组合逻辑电路设计心得体会)................4 2.表达式的推导................................................. .....5 3.电路图................................................. .................7 4.实验步骤................................................. .............7 5. PROTEUS软件仿真 (9)
三测试过程及结果讨论.....................................11 1.测试数据................................................. ...........11 2.分析与讨论................................................. . (13) 四思考题................................................. (16) 实验内容： 题目： 设计一个代码转换电路，输入为4位8421码输出为4位循环码（格雷码）。 实验仪器及器件： 1.数字电路实验箱，示波器 2.器件：74LS00（简化后，无需使用，见后面） 74LS86（异或门），74LS197 实验目的： ①基本熟悉数字电路实验箱和示波器的使用 ②掌握逻辑电路的设计方法，并且掌握推导逻辑表达式的方法 ③会根据逻辑表达式来设计电路 1.真值表：
集成电路版图设计 班级12级微电子姓名陈仁浩学号2012221105240013 摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。 关键词: 集成电路版图设计 引言: 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计者对于开发超性能的集成电路是极其关键的。 一、集成电路版图设计的过程 集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程，它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识，还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。具体的过程为： 1、画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组，每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？ 2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查： （1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，发现错误时，会在错误的地方做出标记，并且做出解释。
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
\ 广州大学学生实验报告 开课学院及实验室：电子信息楼410 2013年5月20日 学院 机械与电气 工程学院 年级、专 业、班 11级电气1班姓名·学号 实验课程名 称 数字电子技术实验成绩 实验项目名称； 实验二设计性实验——组合逻辑电路的设计 指导 老师 一、实验目的 1、学习组合逻辑电路的设计方法； 2、掌握使用通用逻辑器件实现逻辑电路的一般方法。 二、实验原理 使用中、小规模集成电路来设计组合电路时最常见的逻辑电路设计方法。设计的过程通常是根据 给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成 的工作。 , 组合逻辑电路的设计工作通常可按如下步骤进行。 （1）进行逻辑抽象 （2）写出逻辑函数式 （3）选定器件的类型 （4）将逻辑函数化简或变换成适当形式 （5）根据化简或变换后的逻辑函数式画出逻辑电路的连接图 （6）工艺设计 例设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿3盏灯组成，如图 3-22所示。正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯亮。而当出现其他5种 点亮状态时，电路发生故障，这是要求发出故障信号，以提醒维护人员前去修理。 { 首先进行逻辑抽象。 取红、黄、绿3盏灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，不亮为0。取故 障信号为输出变量，以Z表示，并规定正常工作状态下Z=0，发生故障时Z=1。更具题意可列出表3-9 所示的逻辑真值表。 表3-9真值表 R Y G Z\ R Y G Z 000[ 1 1000 00| 1 01011 0{ 1 001101
《数字逻辑电路设计》课程设计 总结报告 题目：计时器及红绿灯设计报告 指导教师： 设计人员： 日期：2014年6月5日 1.设计任务书 1.1红绿灯设计任务书
任务：1、红绿灯控制器（选作）（创新班比必做） 基本设计要求：EWB仿真实现，设计一个红绿灯控制器控制器设计应具有以下功能 （1）东西方向绿灯亮，南北方向红灯亮。. （2）东西方向黄灯亮，南北方向红灯亮。 （3）东西方向红灯亮，南北方向绿灯亮。 (4 ) 东西方向红灯亮，南北方向黄灯亮。 要求有时间显示的（顺数、逆数皆可）时间自定(按学号：红灯时间（学号）=绿灯时间+黄灯时间（≥5）。 给定条件：FPGA红绿灯开发板 1.2计时器设计任务书 基本设计要求：电脑仿真，电路板布线 计时器应具有以下功能 （1）显示时间：分钟，秒钟（时间为学号后两位，小于20的加上20） （2）设置操作开关，计时器具有清零，启动、暂停和继续的功能。 （3）场次至少有两次（可多次），半场结束时，有报警信号；比赛结束时，计时器停止工作，有报警信号。（可用发光二极管显示）给定条件：只能采用实验室提供的中小规模电路进行设计；实验室提供基本元件，做完后交回。 2.设计框图及整机概述
2.1红绿灯设计框图及整机概述 计时器由信号发生电路，计数电路，时间显示电路，红绿灯显示电路构成，设计总框图如下图2.1所示 图2.1 红绿灯设计框图 2.1计时器设计框图及整机概述 计时器由信号发生电路，计数电路，控制电路，报警电路，显示电路构成，设计总框图如下图2.2所示 图2 .2计时器设计框图 3.各单元电路的设计方案及原理说明 3.1.1红绿灯秒信号 红绿灯秒信号由FPGA开发板晶振输出，通过74LS160计数器分频后，得到秒脉冲。 3.1.2红绿灯计数电路
集成电路版图设计笔试面试大全 1. calibre语句 2. 对电路是否了解。似乎这个非常关心。 3. 使用的工具。 , 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图 绘制和DRC，LVS，ERC等后端验证 4. 做过哪些模块 其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接 5. 是否用过双阱工艺。 工艺流程见版图资料 在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。 制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。 双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。 N阱、P阱之间无space。
6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是 模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的模拟电路与噪声最小的数字电路邻近。 芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对单元以及内部信号的干扰。模块间摆放时要配合压焊点的分布，另外对时钟布线要充分考虑时延，不同的时钟信号布线应尽量一致，以保证时钟之间的同步性问题。而信号的走线要完全对称以克服外界干扰。 二(电源线和地线的布局问题
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
组合逻辑电路的设计 一．实验目的 1、加深理解组合逻辑电路的工作原理。 2、掌握组合逻辑电路的设计方法。 3、掌握组合逻辑电路的功能测试方法。 二．实验器材 实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。 三．实验任务及要求 1、设计要求 （1）用与非门和与或非门或者异或门设计一个半加器。 （2）用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。 2、实验内容 （1）测试所用芯片的逻辑功能。 （2）组装所设计的组合逻辑电路，并验证其功能是否正确。 三．实验原理及说明 1、简述组合逻辑电路的设计方法。 (1)分析实际情况是否能用逻辑变量来表示。 (2) 确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。 (3) 根据实际情况列出逻辑真值表。 (4) 根据逻辑真值表写出逻辑表达式并化简。 (5) 画出逻辑电路图，并标明使用的集成电路和相应的引脚。 (6) 根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。 2、写出实验电路的设计过程，并画出设计电路图。 (1)半加器的设计 如果不考虑有来自低位的进位将两个1位二进制数相加。 A、B是两个加数，S是相加的和，CO是向高位的进位。 逻辑表达式 S=A’B+A’B=A⊕B CO=AB (2)设计一个四位奇偶位判断电路。 当四位数中有奇数个1时输出结果为1;否则为0。 A, B, C, D 分别为校验器的四个输入端,Y时校验器的输出端
逻辑表达式 Y=AB’C’D’+A’BC’D’+A’B’C D’+A’B’C’D+A’BCD+AB’CD+ABC’D+ABCD’ =(A⊕B)⊕(C⊕D) 四．实验结果 1、列出所设计电路的MULTISM仿真分析结果。 （1）半加器的设计，1-A被加数,2-B加数,XMMI（和数S）XMM2（进位数CO） (2)设计一个四位奇偶位判断电路。
组合逻辑电路实验报告
图6-1：O型静态险象 如图6-1所示电路 其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。 进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。 实验设备与器件 1．+5V直流电源 2．双踪示波器 3．连续脉冲源 4．逻辑电平开关 5．0-1指示器
（3）根据真值表画出逻辑函数Si、Ci的卡诺图 （4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式
全加和Di =（Ai⊕Bi）⊕Di-1 进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。（1）画出用上述门电路实现的全加器逻辑电路。 （2）按所画的原理图，选择器件，并在实验箱上接线。（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。 5．观察冒险现象 按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。并用添加校正项方法消除险象。
Cadence版图设计环境的建立及设计规则的验证 摘要：对版图设计需要的工艺库（technology file）文件、显示（display）文件的书写进行了详细分析，并对设计规则验证（DRC）中遇到的问题进行了解释。 关键词：工艺库；显示文件；设计规则验证；版图 Cadence提供的Virtuoso版图设计及其验证工具强大的功能是任何其他EDA工具所无法比拟的，故一直以来都受到了广大EDA工程师的青睐［1］，然而Virtuoso工具的工艺库的建立和Dracula的版图验证比较繁琐。本文将从Virtuoso的工艺库的建立及Dracula版图的设计规则验证等方面做详细介绍。 1Technology file与Display Resource File的建立 版图设计是集成电路设计中重要的环节，是把每个元件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成集合连线图形［2］。与电路设计不同的是版图设计必须考虑具体的工艺实现，因此，存放版图的库必须是工艺库或附在别的工艺库上的库。否则，用隐含的库将没有版层，即LSW窗口是空框，无法画图。因此，在设计版图前必须先建立工艺库，且要有显示文件（display resource file）displaydrf。 technology file中应包含以下几部分［3］：层定义（Layer definitions）、器件定义（Device definitions）、层物理电学规则（Layer, physical and electrical ru les）、布线规则（Place and route rules）和特殊规则（Rules specific to individual Cadence applications）。 层定义中主要包括： (1)该层的用途设定，用来做边界线的或者是引脚标识的等，有cadence系统保留的，也有用户设定的。 (2)工艺层，即在LSW中显示的层。 (3)层的优先权，名字相同用途不同的层按照用途的优先权的排序。 (4)层的显示。 (5)层的属性。 器件模块中可以定义一些增强型器件、耗尽型器件、柱塞器件、引脚器件等，这些器件定义好之后，在作版图时可以直接调用该器件，从而减轻重复的工作量。 层、物理、电学规则的模块包括层与层间的规则，物理规则和电学规则。层规则中定义了通道层与柱塞层。物理规则中主要定义了层与层间的最小间距，层包含层的最小余量等。电学规则中规定了各种层的方块电阻、面电容、边电容等电学性质。 布线规则主要为自动布局布线书写的，在启动自动布局布线时，将照该模块中定义的线宽和线间距进行［4］。 书写工艺规则文件时主要应包括以下几项：
中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站：青岛直属学习中心 姓名：杜广志学号： 年级专业层次：网络16秋专升本学期： 实验时间：2016-11-05实验名称：组合逻辑电路的设计 小组合作：是○否●小组成员：杜广志 1、实验目的： 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料： 仪器：实验箱 元件：74LS00 74LS10 3、实验原理： 1．概述 组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法 分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤： （1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 （2）化简。 （3）列出真值表。 （4）文字说明 上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法 设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 设计的步骤； （1）通过对给定问题的分析，获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
实 验 报 告 实验日期： 学 号： 姓 名： 实验名称： 常用组合逻辑电路设计 总 分： 一、实验目的 学习常用组合逻辑电路的可中和代码编写，学习并熟悉VHDL 编程思想与调试方法，掌握LPM 元件实现逻辑设计，从而完成电路设计的仿真验证和硬件验证，记录结果。 二、实验原理 VHDL 设计采用层次化的设计方法，自上向下划分系统功能并逐层细化逻辑描述。层次关系中的没一个模块可以是VHDL 描述的实体，上层VHDL 代码中实例化出各个下层子模块。 利用VHDL 语言和LPM 元件设计这两种方法方法实现两个二位数大小比较的电路，根据A 数是否大于、小于、等于B 数，相应输出端F1、F2、F3为1，设A=A2A1，B=B2B1(A2A1、B2B1表示两位二进制数)，当A2A1>B2B1时，F1为1；A2A1 port(a2,a1:in STD_LOGIC; b2,b1:in STD_LOGIC; f1,f2:buffer STD_LOGIC; f3:out STD_LOGIC); end bijiao; architecture bijiao_arch of bijiao is begin f1<=(a2 and(not b2))or(a1 and (not b1)and a2)or(a1 and (not b1)and(not b2)); f2<=((not a2)and b2)or((not a2)and(not a1)and b1)or((not a1)and b1 and b2); f3<=not(f1 or f2); end bijiao_arch; (2)波形仿真 网格大小 100ns 结束时间 2μs 功能仿真：时序仿真：输入信号00， 01，10，11 输入信号00， 01，10，11 输出信号001， 010，100 信号均为二 进制表达 输入信号00， 01，10，11 实验三组合逻辑电路设计（含门电路功能测试） 一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动 态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。 仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为 集成电路基础工艺和版图设计测试试卷 （考试时间：60分钟，总分100分） 第一部分、填空题（共30分。每空2分） 1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。 2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为 双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。 3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅 极、源极、漏极、背栅。 4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元 的设计方法，芯片利用率最低的是基于门阵列的设计方法。 第二部分、不定项选择题（共45分。每题3分，多选，错选不得分，少选得1分） 1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD） A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属—金属电容 2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD） A、源漏扩散电阻 B、阱扩散电阻 C、沟道电阻 D、多晶硅电阻 3、以下属于无源器件的是（CD ） A、MOS晶体管 B、BJT晶体管 C、POL Y电阻 D、MIM电容 4、与芯片成本相关的是（ABC） A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是 5、通孔的作用是（AB ） A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底 6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。 A、天线效应 B、闩锁（Latch up） C、ESD(静电泄放)保护 D、工艺角（process corner）分析 7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB） A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小 8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则？（ABCD） A、开槽的拐角处呈45度角，减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线 C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向 9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（AB）。 A、AA（active area） B、NW（N-Well） C、POLY D、METAL1 第三章组合逻辑电路的分析和设计 [教学要求] 1.掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式； 2.掌握逻辑函数的公式化简法和卡诺图化简法； 3.了解最小项、最大项、约束项的概念及其在逻辑函数化简中的使用。 4.掌握组合逻辑电路的分析和设计方法； 5.了解组合电路中的竞争和冒险现象、产生原因及消除方法。 [教学内容] 1．逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式 2．逻辑函数的公式化简法和卡诺图化简法 3．最小项、最大项、约束项的概念及其在逻辑函数化简中的使用 4．组合逻辑电路的分析方法 5．组合逻辑电路的设计方法 6．组合电路中的竞争和冒险现象、产生原因及消除方法 组合逻辑电路――在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而和先前状态无关的逻辑电路。 组合逻辑电路具有如下特点： （1）输出、输入之间没有反馈延迟通路； （2）电路中不含记忆单元。 3.1 逻辑代数 逻辑代数是分析和设计逻辑电路不可缺少的数学工具。逻辑代数提供了一种方法，即使用二值函数进行逻辑运算。逻辑代数有一系列的定律和规则，用它们对数学表达式进行处理，可以完成对电路的化简、变换、分析和设计。 一、逻辑代数的基本定律和恒等式 常用逻辑代数定律和恒等式表：P90 加乘非 基本定律 结合律 交换律 分配律 反演律（摩根定律） 吸收律 其他常用恒等式 表中的基本定律是根据逻辑加、乘、非三种基本运算法则，推导出的逻辑运算的一些基本定律。对于表中所列的定律的证明，最有效的方法就是检验等式左边的函数和右边函数的真值表是否吻合。 证明： 证明如下： 二、逻辑代数的基本规则 组合逻辑电路设计心得体会 篇一：实验一_组合逻辑电路分析与设计 实验1 组合逻辑电路分析与设计 20XX/10/2 姓名：学号： 班级：15自动化2班 实验内容................................................. .. (3) 二.设计过程及讨论 (4) 1.真值表................................................. .................4 2.表达式的推导................................................. .....5 3.电路图................................................. .................7 4.实验步骤................................................. .............7 5. PROTEUS软件仿真 (9) 三测试过程及结果讨论.....................................11 1.测试数据................................................. ...........11 2.分析与讨论................................................. . (13) 四思考题................................................. (16) 实验内容： 题目： 设计一个代码转换电路，输入为4位8421码输出为4位循环码（格雷码）。 实验仪器及器件： 1.数字电路实验箱，示波器 2.器件：74LS00（简化后，无需使用，见后面） 74LS86（异或门），74LS197 实验目的： ①基本熟悉数字电路实验箱和示波器的使用 ②掌握逻辑电路的设计方法，并且掌握推导逻辑表达式的方法 ③会根据逻辑表达式来设计电路 1.真值表： 2015年全省技工教育和职业培训 参评教案参评组别：B组 专业分类：电工电子 课程名称：电子技术基础 组合逻辑电路的设计 作者姓名：徐崇丽 单位：山东工程技师学院 通讯地址：_聊城市湖南西路8号 联系电话：0635-8426630 科目电子技术基础 授课 日期 2015.4.25 课 时 2 章节名称7-4 组合逻辑电路的设计班级鲁化电工班1401 授 课方式讲授法、启发法、练习法、演示法 作业 题数 1 作 业 拟 用 时 间 30 分钟 教学目的只有一堂让自己感动的课，才能感染你的学生 认知目标 掌握组合逻辑电路的设计步骤 能力目标 能够根据控制要求进行组合电路的设计 选 用 教 具 挂 图 1、投影仪 2、电子课件 3、教学电脑 4、黑板 重点 1、组合逻辑电路的设计步骤； 2、逻辑表达式的化简； 3、由最简表达式绘制组合逻辑电路 图 难 点 1、将控制要求转换成真值表 2、卡诺图化简表达式 教 学 回 顾 组合逻辑电路的分析步骤 说明 学生在学习了《组合逻辑电路的分析》基础上，对逻辑代数的化简、真值表、逻辑门电路等步骤都有了相应程度的理解，鉴于学生在以上环节反映出的问题，在新的课程讲解中将再次强调，借助练习帮助学生更好地掌握。 教学过程 时间分配教学内容 教学 过程 教学 方法 任务目标︵2分钟︶ 任务目标：三人表决器设计 课题引入：有一场卡拉OK比赛，学校请了三个评委，如果你是电 子设计师，怎么设计一个电路能够根据“少数服从多数”的原则让评委 对选手进行评判呢？ 情境 导入 引起 注意 鼓 励 法 知识准备（约5分钟） 【例】试分析下列电路的逻辑功能。（板书步骤） 一、电路 二、表达式，化简得最简表达式 由图，可得ABC P=，P C P B P A L? + ? + ? = 化简，得C B B A L⊕ + ⊕ = 三、真值表 四、功能 “不一致”电路。 积极思考：功能电路 A B C L A B C L 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 老师 引导 学生 讨论 多媒 体演 示 板书 结果 讨 论 法 演 示 法 归 纳 法 & & & & ≥1 A B C L P数字电路组合逻辑电路设计实验报告
集成电路基础工艺和版图设计测试试卷
组合逻辑电路的分析与设计
组合逻辑电路设计心得体会
组合逻辑电路的设计教案
相关主题
文本预览