目录
1设计任务与要求 (1)
２总体方案设计 (1)
2.1串行通信的方式设计 (1)
2.1.1并行I/O口 (1)
2.1.2通信的基本原理 (2)
2.1.3 89C51的串行口 (5)
2.1.4 用IO口模拟串口通信 (7)
2.2 数码管显示设计 (7)
2.3 LED灯显示设计 (8)
３单元电路设计 (8)
3.1硬件设计 (8)
3.1.1复位电路设计 (10)
3.1.2时钟电路 (10)
3.1.3 显示电路设计 (11)
3.1.4电平转换电路 (12)
3.2软件设计 (14)
3.2.1 程序设计流程图 (14)
3.2.2 单片机IO口模拟串口实现数据通信的源程序 (15)
4系统仿真 (18)
5收获与体会 (20)
6参考文献 (21)
单片机IO口模拟串口实现数据通信
1设计任务与要求
本设计为单片机IO口模拟串口实现数据通信，它可以用单片机的IO口实现单片机RX和TX的功能。具体要求如下：
●用单片机的P3.4和P3.5分别模拟RX和TX的串行通信功能，能够接收和发送
数据。
●通过PC机的键盘输入字符，并传送给单片机，由单片机接收后，发达给PC机，
由PC机加以显示。
●单片机接收由键盘输入的数据后，如果是数字，则由数码管显示，并由LED灯
表示其ASCII码，如果是其他字符，则由仅由LED灯显示其ASCII码。
２总体方案设计
2.1串行通信的方式设计
本设计要求用单片机的IO口来模拟串口的串行通信，因此有必要先简要介绍一下单片机的IO和通信的基本原理与串行口P3.0和P3.1。
2.1.1并行I/O口
MCS-51单片机共有4个双向的8位并行I/O端口（Port），分别记作P0-P3，共有32根口线，各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。实际上P0-P3已被归入特殊功能寄存器之列。这四个口除了按字节寻址以外，还可以按位寻址。由于它们在结构上有一些差异，故各口的性质和功能有一些差异。
P0口是双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可驱动8个LS型TTL负载。P1口是8位准双向I/O口，可驱动4个LS 型负载。P2口是8位准双向I/O口，与地址总线（高8位）复用，可驱动4个LS型TTL负载。P3口是8位准双向I/O口，是双功能复用口，可驱动4个LS型TTL负载。P1口、P2口、P3口各I/O口线片均有固定的上拉电阻，当这3个准双向I/O口做输入口使用时，要向该口先写“1”，另外准双向I/O口无高阻的“浮空”状态，故称为双向三态I/O 口。
2.1.2通信的基本原理
串行通信只用一位数据线传送数据的位信号，即使加上几条通信联络控制线，也用不了很多电缆线。因此串行通信适合远距离数据传送。，如大型主机与其远程终端之间、处于两地的计算机之间采用串行通信就非常经济。当然串行通信要求有转换数据格式、时间控制等逻辑电路，这些电路目前已被集成在大规模集成电路（称为可编程串行通信控制器），使用很方便。
通信方式有两种：并行通信和串行通信。通常根据传送的的距离决定采用哪种通信方式。例如，在IBM—PC机与外部设备（如打印机等）通信时，距离小于30m，则可采用并行通信方式，当距离大于30m时，则要采用串行通信方式。89C51单片机具有并行和串行两种基本通信方式。
并行通信是指数据的各位同时进行传送（发送或接收）的通信方式。其优点是传送速度高；缺点是数据有多少位，就需要多少根传送线。例如，89C51单片机与打印机之间的数据传送就属于并行通信。图1所示为89C51单片机与外设之间8位数据并行通信的连接方法。并行通信在位数多、传送距离又远时就不太合适了。
图1 两种通信方式连接
串行通信指数据是一位一位按顺序传送的通信方式。它的突出优点是只需一对传输线（利用线就可以作为传输线），这样大大降低了传送成本，特别适用于远距离通信；其缺点是传送速度较低。假设并行传送N位数据所需时间为T，那么串行传送的时间至少为NT，实际上问题总是大于NT的，图1(b)所示为串行通信方式的连接方法。
串行通信的传送方式通常有3种：单向（或）单工配置，只允许数据向一个方向传
送；半双向（或半双工）配置，允许数据向两个方向中的任一方向传送，但每次只能有一个站点发送；全双向（或全工）配置，允许同时双向传送数据，因此，全双工配置是一对单向配置，它要求两端的通信设备都有完整和独立的发送和接收能力。
串行通信有两种基本的通信方式：异步通信和同步通信。
●异步通信
在异步通信中，数据是一帧一帧（包括一个字符代码或一字节数据）传送的，第一帧的数据格式如图2所示。
在帧格式中，一个字符由4部分组成：起始位、数据位、奇偶校验位和停止位。首先是一个起始位（0），然后是5—8位数据（规定低位在前，高位在后），接下来是奇偶校验位（可省略），最后是停止位（1）。起始位（0）信号只占一位，用来通知接收设备一个待接收的字符开始到达。线路上在不传送字符时应保持为1。接收端不断检测线路的状态，若连续为1以后又测到一个0，就知道发来一个新字符，应马上准备接收。字符的起始位还被用作同步接收端的时钟，以保证以后的接收能正确进行。
起始位后面紧接着是数据位，它可以5位（D0—D4）、6位、7位或8位（D0—D7）。
奇偶校验（D8）只占一位，但在字符中也可以规定不用奇偶校验位，则这一位就可以省去。也可用这一位（1/0）来确定这一帧中的字符所代表信息的性质（地址/数据等）。
停止位用来表征字符的结束，它一定是高电位（逻辑1）。停止位可以是1位、1.5位或2位。接收端收到停止位后，知道上一字符已传送完毕，同时也为接收下一个字符作好准备—只发再接收到0，就是新字符的起始位。若停止位以后不是紧接着传送下一个字符，，则使线路电平保持为高电平（逻辑1）。图2（a）表示一个字符紧接一个字符传送的情况，上一个字符的停止位和下一个字符的起始位是紧邻的；图2（b）则是两个字符间有空闲位的情况，空闲位为期不远，线路处于等待状态。存在空闲位正是异步通信的特征之一。
例如规定用ASCII编码，字符为7位，加1个奇偶校验位、1个起始位、1个停止位，则一帧共10位。
●同步通信
同步通信中，在数据开始传送前用同步字符来指示（常约定1—2个），并由时钟来实现发送端和接收端同步，即检测到规定的同步字符后，下面就连续按顺序传送数据，直到通信告一段落。同步传送时，字符与字符之间没有间隙，也不用起始位和停止位，仅在数据块开始时用同步字符SYNC来指示。
波特率
波特率，即数据传送速率，表示每秒钟传送二进制代码的位数，它的单位是b/s。波特率对于CPU与外界的通信是很重要的。假设数据传送速率是120字符/s，而每个字符格式包含1个代码位（1个起始位、1个终位、8个数据位）。这时，传送的波特率为：
10b／字符×120字符／s＝1200b／s
每一位代码的传送时间Td为波特率的倒数。
Td＝1b／（1200bs-1）＝0.833ms
异步通信的传送速率在50b/s--19200b/s之间，常用于计算机到终端机和打印机之间的通信、直通电报以及无线电通信的数据发送等。
图2 异步通信的一般数据格式
串行通信协议:
通信协议是对数据传送方式的规定，包括数据格式定义和数据位定义等。
通信双方必须遵守统一的通信协议。串行通信协议包括同步协议和异步协议两种。
在此只讨论异步串行通信协议和异步串性协议规定的字符数据的传送格式。
（1）起始位
通信线上没有数据被传送时处于逻辑1状态。当发送设备要发送一个字符数据时，首先发出一个逻辑0信号，这个逻辑低电平就是起始位。起始位通过通信线传向接收设备，接收设备检测到这个逻辑低电平后，就开始准备接收数据位信号。起始位所起的作用就是设备同步，通信双方必须在传送数据位前协调同步。
（2）数据位
当接收设备收到起始位后，紧接着就会收到数据位。数据位的个数可以是5、6、7或8。IBM-PC中经常采用7位或8位数据传送，89C51串行口采用8位或9位数据传送。这些数据位被接收到移位寄存器中，构成传送数据字符。在字符数据传送过程中，数据位从最低有效位开始发送，依次顺序在接收设备中被转换为并行数据。
（3）奇偶校验位
数据位发送完之后，可以发送奇偶校验位。奇偶校验用于有限差错检测，通信双方需约定已知的奇偶校验方式。如果选择偶校验，那么组成数据位和奇偶位的逻辑1的个数必须是偶数；如果选择奇校验，那么逻辑1的个数必须是奇数。
（4）停止位约定
在奇偶位或数据位（当无奇偶校验时）之后发送的是停止位。停止位是一个字符数据的结束标志，可以是1位，1.5位或2位的高电平。接收设备收到停止位之后，通信线路上便又恢复逻辑1状态，直至下一个字符数据的起始位到来。
（5）波特率设置
通信线上传送的所有位信号都保持一致的信号持续时间，每一位的信号持续时间都由数据传送速度确定，而传送速度是以每秒多少个二进制位来衡量的，这个速度叫波特率。如果数据以300个二进制位每秒在通信线上传送，那么传送速度为300波特，通常记为300b/s。
2.1.3 89C51的串行口
89C51单片机除具有4个8位并行口外，还具有串行接口。此串行接口是一个全双工串行通信接口，即能同时进行串行发送和接收数据。它可以作UATR（通用异步接收和发送器）用，也可以作同步移位寄存器用。使用串行接口可以实现89C51单片机系统之间点对点的单机通信和89C51与系统机（如IBM-PC机等）的单机或多机通信。
通信和89C51与系统机（如IBM-PC机等）的单机或多机通信。
图3 串行口部结构示意图
结构
89C51通过引脚RXD（P3.0，串行数据接收端）和引脚TXD（P3.1，串行数据发送端）与外界进行通信。其部结构简化示意图如图3所示。
图3中有两个物理独立的接收、发送缓冲器SBUF，它们占用同一低值99H，可同时发送、接收数据。发送缓冲器只能写入，不能读出；接收缓冲器只能读出，不能写入。
串行发送与接收的速率与移位时钟同步。89C51用定时器T1作为串行通信的波特率发生器，T1溢出率经2分频（或不分频）后又经16分频作为串行发送或接收的移位脉冲。移位脉冲的速率即是波特率。
从图中可看出，接收器是双缓冲结构，在前一个字节被从接收缓冲器SBUF读出之前，第二个字节即开始被接收（串行输入至移位寄存器），但是，在第二个字节接收完毕而前一个字节CPU未读取时，会丢失前一个字节。
串行口的发送和接收都是以特殊功能寄存器SBUF的名义进行读或写的。当向SBUF 发“写”命令时（执行“MOV SBUF,A”指令），即是向发送缓冲器SBUF装载并开始
由TXD引脚向外发送一帧数据，发送完便使发送中断标志位TI=1。
在满足串行口接收中断标志位RI（SCON.0）=0的条件下，置允许接收位REN （SCON.4）=1就会接收一帧数据进入移位寄存器，并装载到接收SBUF中，同时使RI=1。当发读SBUF命令时（执行“MOV A,SBUF”命令），便由接收缓冲器（SBUF）取出信息通过89C51部总线送CPU。
对于发送缓冲器，因为发送时CPU是主动的，不会产生重叠错误，一般不需要用双缓冲器结构来保持最大传送速率。
串行口控制字及控制寄存器
89C51串行口是可编程接口，对它初始化编程只用两个控制字分别写入特殊功能寄存器SCON（98H）和电源控制寄存器PCON（87H）中即可。
2.1.4 用IO口模拟串口通信
IO口没有89C51的串口结构，因此IO不能自动发送数据和接收数据，也没有发送中断标志和接收中断标志。而89C51串口还有T1计时器的参与，用来产生波特率。因此，需要在程序中模拟串口的通信方式以及定义数据的格式。
模拟串口的通信方式采用方式1，即为10位为一帧数据接口，1个起始位、8位数据位（低位在前）和1位停止位，共10位。并且每位持续的时间为100us。先发送或接收起始位0，接着准备发送或接收8位数据位，最后发送或接收停止位1。
本设计中采用P3.4来模拟TX串口发送端口，用P3.5来模拟RX串口接收端口。因此发送的10位数据由P3.4送出，接收的10位数据由P3.5输入，并等待CPU进行处理。
2.2 数码管显示设计
本设计主要在于显示，显示由键盘输入的字符的ASCII码，如果是数字，则由一位LED数据管显示，并由LED灯显示。若为其他的字符，仅由LED灯显示。从键盘输入字符通过软件模拟或者通过PC机中附件中终端设备来显示。输入与显示可以由C函数库存中的函数printf和scanf来实现。
单片机常使用7段LED构成字型“8”，另外，还有一个小数点发光二极管，以显
绝对经典 按常规，在51端口（P1、P2、P3）某位用作输入时，必须先向对应的锁存器写入1，使FET截止。一般情况是这样，也有例外。所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻，实质上，该电阻是由两个场效应管并联在一起：一个FET为负载管，其阻值固定；另一个FET 可工作在导通或截止两种状态（姑且叫可变FET）。使其总电阻值变化近似为0或阻值较大（20千欧--40千欧）两种情况。当和端口锁存器相连的FET由导通至截止时，该阻值近似为0，可将引脚快速上拉至高电平；当和锁存器相连的FET由截止至导通时，该电阻呈现较大阻值，限制了和端口锁存器相连的FET的导通电流。 51I/O口作为输入端和外部信号相连有时必须考虑上述特性，本人在设计LTP1245热敏打印头驱动板时，资料上推介热敏头“抬头”和“纸尽”信号由头中内嵌检测电路提供，MCU IO口采集该信号时需加缓冲（如74HC04）。当时本人认为51IO口上拉电阻为一较大阻值的固定电阻，对输入信号无影响，故未加缓冲电路（为降低成本能省则省）。可到调试PCBA时发现，“抬头”、“纸尽”状态变化时，采集信号只在3.90V--5.10V之间变化,应为低电平时无低电平输出。究其原因，打印头的“抬头”、“缺纸”信号输出为一光敏三极管的集电极输出，集电极和电源间原有一个负载电阻，饱和导通设计工作电流仅为450--1100微安，当该集电极直接和MCU IO口某位相连时，IO口上拉电阻和光敏三极管负载电阻并联，当IO口上拉时，上拉电阻极小致使光敏三极管直流负载线斜率陡然增大，工作状态进入放大区而非希望的饱和区。当时在不改硬件的条件下，我几乎无计可施，甚至想到了准备烧断IO口上拉电阻（前两天我曾发帖求救怎么烧断IO 口上拉电阻的方法）后来听网友建议该方法风险较大，所以总想用软件方法解决。 后来我的解决方法是：采样信号前不是先向对应锁存器写1，而是先写入0，再写入1，延时约10毫秒以上，然后再采样（当然此法只适应于采样频率很低的情况）。这样作的目的是：先写入0迫使IO口上拉电阻先为一较大值，此时如果外部光敏三极管本来处于截止状态，当完成上述一系列锁存器的写入过程后光敏管仍为截止态，IO口正确采样到高电平；此时如果外部
【转】单片机IO口设置推挽和开漏的区别（转自网易博客冷水泡茶的日志）2010-09-28 13:43 单片机IO口设置推挽和开漏的区别 一般情况下我们在电路设计编程过程中设置单片机，大多是按照固有的模式去做的，做了几年这一行了，也没碰到过什么问题。昨天就遇到了这样一个问题，电路结构如图一，在这种情况下STC单片机与410单片机通讯是没问题的 但是与PC就无法通讯了，STC收不到PC的命令，以前410的位置是用的STC的片子一直没问题，我想也许是驱动能力不够，在410TX端加了上拉，不过没起作用。 用示波器监视串口得到面的波形 这说明sp3232下拉得不够，于是加了下拉，还是没起作用。又把410端口内部的上拉去掉，结果还是一样。 最后请教老师，在410程序里将TX的工作方式由推挽式改为开漏式，一切ok~！
从网上查了推挽和开漏的区别，放在这里免得以后再到处找了，给自己保存了 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。 对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电
单片机I/O口定义 I/O端口又称为I/O接口，也叫做I/O通道或I/O通道。I/O端口是MCS-51单片机对外部实现控制和信息交换的必经之路，是一个过渡的集成电路，用于信息传送过程中的速度匹配和增强它的负载能力。I/O端口右串行和并行之分，串行I/O端口一次只能传送一位二进制信息，并行I/O端口一次可以传送一组(8位)二进制信息。 并行I/O端口 8051有四个并行I/O端口，分别命名为P0、P1、P2和P3，在这四个并行I/O端口中，每个端口都有双向I/O功能。即CPU即可以从四个并行I/O端口中的任何一个输出数据，又可以从它们那里输入数据。每个I/O端口内部都有一个8位数据输出锁存器和一个8位数据输入缓冲器，四个数据输出锁存器和端口号P0、P1、P2和P3同名，皆为特殊功能寄存器SFR中的一个。因此，CPU数据从并行I/O端口输出时可以得到锁存，数据输入时可以得到缓冲。 四个并行I/O端口在结构上并不相同，因此它们在功能和用途上的差异较大。P0口和P2口内部均有一个受控制器控制的二选一选择电路，故它们除可以用作通用I/O口外，还具有特殊的功能。例如：P0可以输出片外存储器的低八位地址码和读写数据，P2口可以输出片外存储器的高八位地址码，等等。P1口常作为通用I/O口使用，为CPU传送用户数据；P3口除可以作为通用I/O口使用外，还具有第二功能。在四个并行I/O端口中，只有P0口是真正的双向I/O口，故它具有较大的负载能力，最多可以推动8个LSTTL门，其余3个
I/O口是准双向I/O口，只能推动4个LSTTL门。 四个并行I/O端口作为通用I/O使用时，共有写端口、读端口和读引脚三种操作方式，写端口实际上是输出数据，是把累加器A或其他寄存器中的数据传送到端口锁存器中，然后由端口自动从端口引脚线上输出。读端口不是真正的从外部输入数据，而是把端口锁存器中的输出数据读到CPU的累加器A中。读引脚才是真正的输入外部数据的操作，是从端口引脚线上读入外部的输入数据。端口的上述三种操作书架上是通过指令或程序来实现的。 串行I/O端口 8051有一个全双工的可编程串行I/O端口。这个串行I/O端口既可以在程序控制下把CPU中的8位并行数据编程串行数据逐行从发送数据线TXD发送出去，也可以把RXD线上串行接收到的数据变成8位并行数据送给CPU，而且这种串行发送和串行接收可以单独进行，也可以同时进行。 8051串行发送和串行接收利用了P3口的第二功能，即它利用P3.1引脚作为串行数据的发送线TDX和P3.0引脚作为串行数据的接收线RXD，串行口I/O口的电路结构还包括串行口控制寄存器SCON，电源及波特率选择寄存器PCON和串行数据缓冲器SBUF等，它们都属于SFR(特殊功能寄存器)。其中，PCON和SCON用于设置串行口工作方式和确定数据的发送和接收波特率，SBUF实际上有两个8位寄存器组成，一个工作方式和确定数据的发送和接收比特率，另一个用于存放接收到的数据，起着数据的缓冲作用。
#include
case RAA: if (ch==0xaa) gRecState=RLEN; else if (ch==0x55) gRecState=RAA; else gRecState=R55; break; case RLEN: gRecLen=ch; gRecCount=0; gRecState=RDATA; break; case RDATA: RecBuf[gRecCount]=ch; gRecCount++; if (gRecCount>=gRecLen) { gRecState=RCH; } break; case RCH: temp=0; for(i=0;i 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。 下面，先分析组成P0口的各个部分： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这个三态缓冲器有效，引脚上的数据才会传输到部数据总线上。 D锁存器：在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（部没有ROM）的单片机或者编写的程序超过了单片机部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），V1管截止，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由部数据总线向P0口输出数据的流程图（红色箭头）。 2、地址输出过程 控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。 DANPAINJI 51单片机I/O口使用经验 字体大小: 小中大作者：来源：日期：2006-08-18 点击：364 按常规，在51端口（P1、P2、P3）某位用作输入时，必须先向对应的锁存器写入1，使FET 截止。一般情况是这样，也有例外。所谓IO口内部与电源相连的上拉电阻而非一常规线性电阻，实质上，该电阻是由两个场效应管并联在一起：一个FET为负载管，其阻值固定；另一个FET可工作在导通或截止两种状态（姑且叫可变FET）。使其总电阻值变化近似为0或阻值较大（20千欧--40千欧）两种情况。当和端口锁存器相连的FET由导通至截止时，该阻值近似为0，可将引脚快速上拉至高电平；当和锁存器相连的FET由截止至导通时，该电阻呈现较大阻值，限制了和端口锁存器相连的FET的导通电流。 51I/O口作为输入端和外部信号相连有时必须考虑上述特性，本人在设计LTP1245热敏打印头驱动板时，资料上推介热敏头“抬头”和“纸尽”信号由头中内嵌检测电路提供，MCU IO口采集该信号时需加缓冲（如74HC04）。当时本人认为51IO口上拉电阻为一较大阻值的固定电阻，对输入信号无影响，故未加缓冲电路（为降低成本能省则省）。可到调试PCBA时发现，“抬头”、“纸尽”状态变化时，采集信号只在3.90V--5.10V之间变化,应为低电平时无低电平输出。究其原因，打印头的“抬头”、“缺纸”信号输出为一光敏三极管的集电极输出，集电极和电源间原有一个负载电阻，饱和导通设计工作电流仅为450--1100微安，当该集电极直接和MCU IO口某位相连时，IO口上拉电阻和光敏三极管负载电阻并联，当IO口上拉时，上拉电阻极小致使光敏三极管直流负载线斜率陡然增大，工作状态进入放大区而非希望的饱和区。当时在不改硬件的条件下，我几乎无计可施，甚至想到了准备烧断IO口上拉电阻（前两天我曾发帖求救怎么烧断IO口上拉电阻的方法）后来听网友建议该方法风险较大，所以总想用软件方法解决。 后来我的解决方法是：采样信号前不是先向对应锁存器写1，而是先写入0，再写入1，延时约10毫秒以上，然后再采样（当然此法只适应于采样频率很低的情况）。这样作的目的是：先写入0迫使IO口上拉电阻先为一较大值，此时如果外部光敏三极管本来处于截止状态，当完成上述一系列锁存器的写入过程后光敏管仍为截止态，IO口正确采样到高电平；此时如果外部光敏三极管基极电流足够大有容许三极管饱和导通的条件（即基极吸收到充分光强），虽然采样一开始集电极被人为钳位在低电平，但当下一时隙和IO口相连的锁存器被写入1时，在IO口上拉电阻中的可变FET导通之前，光敏三极管已先进入饱和态而又把引脚钳位在实际输出的低电平，此时MCU IO口的上拉电阻仍为较大阻值，同时和原光敏三极管集电极负载电阻并联（考虑并联后阻值变化，原光敏三极管集电极负载电阻需增大到适当阻值）充当饱和导通后光敏三极管的负载电阻，事实上，IO口上拉电阻中的可变FET未来得及导通又被截止了，由此又保证了信号低电平的正确采样。经过波形测试问题得 51 单片机的串口，是个全双工的串口，发送数据的同时，还可以接收数据。 当串行发送完毕后，将在标志位TI 置1，同样，当收到了数据后，也会在RI 置1。无 论RI 或TI 出现了1，只要串口中断处于开放状态，单片机都会进入串口中断处理程序。在中断程序中，要区分出来究竟是发送引起的中断，还是接收引起的中断，然后分别进行处理。 看到过一些书籍和文章，在串口收、发数据的处理方法上，很多人都有不妥之处。 接收数据时，基本上都是使用“中断方式”，这是正确合理的。 即：每当收到一个新数据，就在中断函数中，把RI 清零，并用一个变量，通知主函数， 收到了新数据。 发送数据时，很多的程序都是使用的“查询方式”，就是执行while(TI ==0); 这样的语句来 等待发送完毕。 这时，处理不好的话，就可能带来问题。 看了一些网友编写的程序，发现有如下几条容易出错： １．有人在发送数据之前，先关闭了串口中断！等待发送完毕后，再打开串口中断。 这样，在发送数据的等待期间内，如果收到了数据，将不能进入中断函数，也就不会保存的这个新收到的数据。 这种处理方法，就会遗漏收到的数据。 ２．有人在发送数据之前，并没有关闭串口中断，当TI = 1 时，是可以进入中断程序的。 但是，却在中断函数中，将TI 清零! 这样，在主函数中的while(TI ==0);，将永远等不到发送结束的标志。 ３．还有人在中断程序中，并没有区分中断的来源，反而让发送引起的中断，执行了接收 中断的程序。 对此，做而论道发表自己常用的方法： 接收数据时，使用“中断方式”，清除RI 后，用一个变量通知主函数，收到新数据。 发送数据时，也用“中断方式”，清除TI 后，用另一个变量通知主函数，数据发送完毕。 这样一来，收、发两者基本一致，编写程序也很规范、易懂。 更重要的是，主函数中，不用在那儿死等发送完毕，可以有更多的时间查看其它的标志。 实例： 求一个PC 与单片机串口通信的程序，要求如下： 1、如果在电脑上发送以$开始的字符串，则将整个字符串原样返回（字符串长度不是固定的）。 、Po端口的结构及工作原理 Po端口8位中的一位结构图见下图: 地址∕ttiκ I i O i XWwfr?? 内部总线 i?引脚 PO 口工作康理图 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成下面，先分析组成P0 口的各个部分： 先看输入缓冲器：在P0 口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这 个三态缓冲器有效，引脚上的数据才会传输到内部数据总线上。 D锁存器：在51单片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0 口可以作为通用的输入输出端口（即I/O）使用，对于8031 （内部没有ROM ）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0 口就作为,地址/数据? 总线使用。这个多路选择开关就是用于选择是做为普通I/O 口使用还是作为，数据/地址?总线使用的选择开关了。当多路开关与下面接通时，P0 口是作为普通的I/O 口使用的，当多路开关是与上面接通时，P0 口是作为,地址/数据？总线使用的。 输出驱动部份：P0 口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 Po 口作为I/O端口使用时，多路开关的控制信号为0 （低电平）,V1管截止, 多路开关是与锁存器的Q非端相接的（即P0 口作为I/O 口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端 P0.X。这时多路开关的控制信号为低电平0, V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。下图就是由内部数据总线向P0 口输出数据的流程图（红色箭头）。 地址/数抵 控制信号（0. 1） PO. XWftKra 内部总线 ht t p://WWW Z Po口由内部致据忌址向31 Wtt出时的5t?≡ 2、地址输出过程 控制信号为1 ,地址信号为“（时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。 一、程序代码 #include TI = 0; } T_counter = 0; } uart_receive(void) interrupt 4 { if(RI) { RI = 0; indata[R_counter] = SBUF; R_counter++; if(R_counter>=4) { R_counter = 0; flag = 1; } } } void system_initial(void) { P1M1 = 0x00; P1M0 = 0xff; P1 = 0xff; //初始化为全部关闭 temp3 = 0x3f;//初始化temp3的值与六路输出的初始值保持一致 temp = 0xf0; R_counter = 0; T_counter = 0; } void initial_comm(void) { SCON = 0x50; //设定串行口工作方式:mode 1 ; 8-bit UART,enable ucvr TMOD = 0x21; //TIMER 1;mode 2 ;8-Bit Reload PCON = 0x80; //波特率不加倍SMOD = 1 TH1 = 0xfa; //baud: 9600；fosc = 11.0596 IE = 0x90; // enable serial interrupt TR1 = 1; // timer 1 RI = 0; TI = 0; ES = 1; EA = 1; } 单片机IO口结构及上拉电阻 MCS-51有4组8位I/O口：P0、P1、P2和P3口，P1、P2和P3为准双向口，P0口则为双向三态输入输出口，下面我们分别介绍这几个口线。 一、P0口和P2口 图1和图2为P0口和P2口其中一位的电路图。由图可见，电路中包含一个数据输出锁存器（D触发器）和两个三态数据输入缓冲器，另外还有一个数据输出的驱动（T1和T2）和控制电路。这两组口线用来作为CPU与外部数据存储器、外部程序存储器和I/O扩展口，而不能象P1、P3直接用作输出口。它们一起可以作为外部地址总线，P0口身兼两职，既可作为地址总线，也可作为数据总线。 图1 单片机P0口内部一位结构图 图2 单片机P0口内部一位结构图 P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口 AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。外部的程序存储器由PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为 2^16=64k，所以MCS-51最大可外接64kB的程序存储器和数据存储器。 二、P1口 图3为P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T2截止，内上拉电阻将电位拉至"1"，此时该口输出为1，当0写入锁存器，Q(非)=1,T2导通，输出则为0。 图3 单片机P2口内部一位结构图 作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。 需要说明的是，作为输入口使用时，有两种情况: 51单片机串口通信，232通信，485通信，程序代码1：232通信 #include while(1) { if(flag==1) { ES=0; for(i=0;i<6;i++) { SBUF=table[i]; while(!TI); TI=0; } SBUF=a; while(!TI); TI=0; ES=1; flag=0; } } } void ser() interrupt 4 { RI=0; a=SBUF; flag=1; } 代码2：485通信 #include } void main() { init_1602(); init(); while(1) { if(flag==1) { display(0,a); } } } void ser() interrupt 4 { RI=0; a=SBUF; flag=1; } 姓名：学号：日期： 实验二单片机I/O口的使用 一、实验名称：单片机I/O口的使用 二、实验目的 1.掌握在Keil环境下建立项目、添加、保存源文件文件、编译源程序的方法； 2.掌握运行、步进、步越、运行到光标处等几种调试程序的方法； 3.掌握在Proteus环境下建立文件原理图的方法； 4.实现Proteus与Keil联调软件仿真。 三、使用仪器设备编号、部件及备件 1.实验室电脑； 2.单片机实验箱。 四、实验过程及数据、现象记录 1.在Proteus环境下建立如下仿真原理图，并保存为文件； 原理图中常用库元件的名称： 无极性电容：CAP 极性电容：CAP-ELEC 单片机：AT89C51 晶体振荡器：CRYSTAL 电阻：RES 按键：BUTTON 发光二极管：红色LED-RED 绿色LED-GREEN 蓝色LED-BLUE 黄色LED-YELLOW 2.在Keil环境下建立源程序并保存为.ASM文件，生成.HEX文件； 参考程序如下： ORG 0000H LJMP MAIN ORG 0100H MAIN: MOV A,# H LOOP: MOV P2,A CALL DELAY SJMP LOOP DELAY: MOV R1,# H DL1: MOV R2,# H DL2: MOV R3,# H DJNZ R3,$ DJNZ R2,DL2 DJNZ R1,DL1 RET END 将以上程序补充完整，流水时间间隔为50ms。 3.将.HEX文件导入仿真图，运行并观察结果； 4.利用Keil软件将程序下载至实验箱，进行硬件仿真，观察实验结果。 五、实验数据分析、误差分析、现象分析 现象：进行软硬件仿真时，观察到8支LED发光二极管流水发光。 六、回答思考题 1.如何让改变流水方向？ 2.若将R3至R10上拉电阻省略，8支LED还能正常发光吗？ 3.如果将LED接到P0口与接到P2口硬件设计时应注意什么问题？ Keil软件建立项目的方法： 1.新建项目 2.新建文件 3.添加文件 4.设置选项 5.重建所有目标文件 6.调试仿真 51单片机I/O引脚IO口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序 51单片机串口通信的原理与应用流程解析 一、原理简介 51 单片机内部有一个全双工串行接口。什么叫全双工串口呢？一般来说，只能接受或只能发送的称为单工串行;既可接收又可发送，但不能同时进行的称为半双工;能同时接收和发送的串行口称为全双工串行口。串行通信是指数据一位一位地按顺序传送的通信方式，其突出优点是只需一根传输线，可大大降低硬件成本，适合远距离通信。其缺点是传输速度较低。 与之前一样，首先我们来了解单片机串口相关的寄存器。 SBUF 寄存器：它是两个在物理上独立的接收、发送缓冲器，可同时发送、接收数据，可通过指令对SBUF 的读写来区别是对接收缓冲器的操作还是对发送缓冲器的操作。从而控制外部两条独立的收发信号线RXD（P3.0）、TXD（P3.1），同时发送、接收数据，实现全双工。 串行口控制寄存器SCON（见表1）。 表1 SCON寄存器 表中各位（从左至右为从高位到低位）含义如下。 SM0 和SM1 ：串行口工作方式控制位，其定义如表2 所示。 表2 串行口工作方式控制位 其中，fOSC 为单片机的时钟频率;波特率指串行口每秒钟发送（或接收）的位数。 SM2 ：多机通信控制位。该仅用于方式2 和方式3 的多机通信。其中发送机SM2 = 1（需要程序控制设置）。接收机的串行口工作于方式2 或3，SM2=1 时，只有当接收到第9 位数据（RB8）为1 时，才把接收到的前8 位数据送入SBUF，且置位RI 发出中断申请引发串行接收中断，否则会将接受到的数据放弃。当SM2=0 时，就不管第位数据是0 还是1，都将数据送入SBUF，并置位RI 发出中断申请。工作于方式0 时，SM2 必须为0。 51单片机IO端口的四种输入输出模式(by wuleisly) 单片机I O口的使用对所有单片机玩家来说都是“家常便饭”，但是你真的了解I O 口吗？你真的能按你的需要配置I O口吗？ 一、准双向口输出 准双向口输出类型可用作输出和输入功能而不需重新配置 口线输出状态。这是因为当口线 输出为1时驱动能力很弱，允许外部装置将其拉低。当引脚输出为低时，它的驱动能力很强， 可吸收相当大的电流。（准双向口有3个上拉晶体管适应不同的需要） 准双向口读外部状态前,要先锁存为…1?,才可读到外部正确的状态. 二、强推挽输出 推挽输出配置的下拉结构与开漏输出以及准双向口的下拉 结构相同，但当锁存器为1时提供持续的强上拉。推挽模式一般用于需要更大驱动电流的情况。 三、仅为输入（高阻） 输入口带有一个施密特触发输入以及一个干扰抑制电路。 四、开漏输出配置(若外加上拉电阻，也可读) 当口线锁存器为0时，开漏输出关闭所有上拉晶体管。当作为一个逻辑输出时，这种配置方式必须有外部上拉，一般通过电阻外接到V c c。如果外部有上拉电阻，开漏的I/O口还可读外部状态，即此时被配置为开漏模式的I/O口还可作为输入I/O口。这种方式的下拉与准双向口相同。 开漏端口带有一个施密特触发输入以及一个干扰抑制电路。 关于I/O口应用注意事项： 1.有些是I/O口由低变高读外部状态时,读不对,实际没有损坏,软件处理一下即可。 因为1T的8051单片机速度太快了,软件执行由低变高指令后立即读外部状态,此时由于实际输出还没有变高,就有可能读不 对,正确的方法是在软件设置由低变高后加1到2个空操作指令延时,再读就对了. 有些实际没有损坏,加上拉电阻就OK了 有些是外围接的是NP N三极管,没有加上拉电阻,其实基极串多 大电阻,I/O口就应该上拉多大的电阻,或者将该I/O口设置为强 推挽输出. 2.驱动L E D发光二极管没有加限流电阻,建议加1K以上的限流电阻,至少也要加470欧姆以上 做行列矩阵按键扫描电路时,实际工作时没有加限流电阻,实际工作时可能出现2个I/O口均输出为低,并且在按键按下时,短接在一起,我们知道一个C MOS电路的2个输出脚不应该直接短接在一起,按键扫描电路中,此时一个口为了读另外一个口的状态,必须先置高才能读另外一个口的状态,而8051单?片机的弱上 拉口在由0变为1时,会有2时 钟的强推挽高输出电流输出到另外一个输出为低的I/O口,就有 可能造成I/O口损坏.建议在其中的一侧加1K限流电阻,或者在 软件处理上,不要出现按键两端的I/O口同时为低. 一种典型三极管控制电路: 如果用弱上拉控制，建议加上拉电阻R1(3.3K～10K)，如果不加上拉电阻R1(3. 3K～10K)， 建议R2的值在15K以上，或用强推挽输出。 典型发光二极管控制电路: 单片机IO端口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 输入缓冲器：在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态。图中有一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。图中另一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。图中的锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为…地址/数据?总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为…数据/地址?总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为…地址/数据?总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 51单片机IO口应用详解 MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照单片机引脚图： 这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。 P0口有三个功能： 1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口） 2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口） 3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。 P1口只做I/O口使用：其内部有上拉电阻。 P2口有两个功能： 1、扩展外部存储器时,当作地址总线使用 2、做一般I/O口使用,其内部有上拉电阻; P3口有两个功能： 除了作为I/O使用外（其内部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。 有内部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的, 即：编程脉冲：30脚（ALE/PROG） 编程电压（25V）：31脚（EA/Vpp） 在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。 ALE 地址锁存控制信号：在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起 一、串口通信原理 串口通讯对单片机而言意义重大，不但可以实现将单片机的数据传输到计算机端，而且也能实现计算机对单片机的控制。由于其所需电缆线少，接线简单，所以在较远距离传输中，得到了广泛的运用。串口通信的工作原理请同学们参看教科书。 以下对串口通信中一些需要同学们注意的地方作一点说明： 1、波特率选择 波特率（Boud Rate）就是在串口通信中每秒能够发送的位数（bits/second）。MSC-51串行端口在四种工作模式下有不同的波特率计算方法。其中，模式0和模式2波特率计算很简单，请同学们参看教科书；模式1和模式3的波特率选择相同，故在此仅以工作模式1为例来说明串口通信波特率的选择。 在串行端口工作于模式1，其波特率将由计时/计数器1来产生，通常设置定时器工作于模式2（自动再加模式）。在此模式下波特率计算公式为：波特率=（1+SMOD）*晶振频率/（384*（256-TH1）） 其中，SMOD——寄存器PCON的第7位，称为波特率倍增位； TH1——定时器的重载值。 在选择波特率的时候需要考虑两点：首先，系统需要的通信速率。这要根据系统的运作特点，确定通信的频率范围。然后考虑通信时钟误差。使用同一晶振频率在选择不同的通信速率时通信时钟误差会有很大差别。为了通信的稳定，我们应该尽量选择时钟误差最小的频率进行通信。 下面举例说明波特率选择过程：假设系统要求的通信频率在20000bit/s以下，晶振频率为12MHz，设置SMOD=1（即波特率倍增）。则TH1=256-62500/波特率 根据波特率取值表，我们知道可以选取的波特率有：1200，2400，4800，9600，19200。列计数器重载值，通信误差如下表： 因此，在通信中，最好选用波特率为1200，2400，4800中的一个。 2、通信协议的使用 通信协议是通信设备在通信前的约定。单片机、计算机有了协议这种约定，通信双方才能明白对方的意图，以进行下一步动作。假定我们需要在PC机与单片机之间进行通信，在双方程式设计过程中，有如下约定：0xA1：单片机读取P0端口数据，并将读取数据返回PC机；0xA2：单片机从PC机接收一段控制数据；0xA3：单片机操作成功信息。 在系统工作过程中，单片机接收到PC机数据信息后，便查找协议，完成相应的操作。当单片机接收到0xA1时，读取P0端口数据，并将读取数据返回PC机；当单片机接收到0xA2时，单片机等待从PC机接收一段控制数据；当PC机接收到0xA3时，就表明单片机操作已经成功。 3、硬件连接 51单片机有一个全双工的串行通讯口，所以单片机和计算机之间可以方便地进行串口通讯。进行串行通讯时要满足一定的条件，比如计算机的串口是RS232电平的，而单片机的串口是TTL电平的，两者之间必须有一个电平转换电路，我们采用了专用芯片MAX232进行转换，虽然也可以用几个三极管进行模拟转换，但是还是用专用芯片更简单可靠。我们采用了三线制连接串口，也就是说和计算机的9针串口只连接其中的3根线：第5脚的GND、第2脚的RXD、第3脚的TXD。这是最简单的连接方法，但是对我们来说已经足够使用了，电路如下图所示，MAX232的第10脚和单片机的11脚连接，第9脚和单片机的10脚连接，第15脚和单片机的20脚连接。 单片机与pc串口通信程序及电路图 单片机与pc串口通信程序及电路图 #include #define BUFFERLEGTH 10 //----------------------------------------------------------------- void UART_init(); //串口初始化函数 void COM_send(void); //串口发送函数 char str[20]; char j; //------------------------------------------------------------------- void main(void) { unsigned char i; UART_init(); j=0; //初始化串口 for(i = 0;i }; while(1); } //------------------------------------------------------------- //-------------------------------------------------------------------------------------------------- // 函数名称：UART_init()串口初始化函数 // 函数功能：在系统时钟为11.059MHZ时，设定串口波特率为9600bit/s // 串口接收中断允许，发送中断禁止 //-------------------------------------------------------------------------------------------------- void UART_init() { //初始化串行口和波特率发生器单片机IO口结构与工作原理
51单片机IO口使用DE 经验
单片机串口通信的发送与接收(可编辑修改word版)
单片机IO口结构及工作原理
单片机串口通信C程序及应用实例
单片机IO口结构及上拉电阻
51单片机串口通信,232通信,485通信,程序
实验二单片机IO口的使用
51单片机IO引脚IO口工作原理
51单片机串口通信的原理与应用流程解析
51单片机IO端口的四种输入输出模式
单片机IO功能介绍
51单片机IO口应用详解
51单片机串口通信
单片机与pc串口通信程序及电路图
相关主题
文本预览