原文出处：Madden S,Frankin M,Hellerstein J,et al.TinyDB:an acquisitional query processing system for sensor networks.
中央处理器设计
摘要
CPU(中央处理单元)是数字计算机的重要组成部分,其目的是对从内存中接收的指令进行译码，同时对存储于内部寄存器、存储器或输入输出接口单元的数据执行传输、算术运算、逻辑运算以及控制操作。在外部，CPU为转换指令数据和控制信息提供一个或多个总线并从组件连接到它。在通用计算机开始的第一章，CPU作为处理器的一部分被屏蔽了。但是CPU有可能出现在很多电脑之间，小，相对简单的所谓微控制器的计算机被用在电脑和其他数字化系统中，以执行限制或专门任务。例如，一个微控制器出现在普通电脑的键盘和检测器中，但是这些组件也被屏蔽。在这种微控制器中，与我们在这一章中所讨论的CPU可能十分不同。字长也许更短，（或者说4或8个字节），编制数量少，指令集有限。相对而言，性能差，但对完成任务来说足够了。最重要的是它的微控制器的成本很低，符合成本效益。
在接下去的几页里，我考虑的是两个计算机的CPU，一个是一个复杂指令集计算机（ CISC），另一个是精简指令集计算机（RISC）。在详细的设计检查之后，我们比较了两个CPU的性能，并提交了用来提高性能的一些方法的简要概述。最后，我们讨论了关于一般数字系统设计的设计思路。
1．双CPU的设计
正如我们前一章提到的，一个典型的CPU通常被分成两部分：数据路径和控制单元。该数据路径由一个功能单元、登记册和内部总线组成，为在功能单元、存储器以及其他计算机组件之间提供转移信息的途径。这个数据途径有可能是流水线，也有可能不是。控制单元由一个程序计数器，一个指令寄存器，控制逻辑，和可能有其他硬或微程序组成。如果数据途径是流水线那么控制单元也有可能是流水线。电脑的CPU是一个部分，要么是复杂指令集计算机（ CISC），要么是精简指令集计算机（RISC），有自己的指令
集架构。
本章的目的是提交两个CPU的设计，用来说明指令集，数据路径，和控制单元的构造特征的合并。该设计将自上而下，但随着先前组件设计的重新使用，来说明指令集构架在数据路径和控制单元上的影响，数据路径上的单元的影响力。这些材料广泛使用了表格和图表。
虽然我们重用和改变部分来自其他国家的设计，其他章节的背景信息，此处不再重复。但是，参考资料可以在这本书的前几节里找到详细的信息。
这两个CPU是为了一个带有微程序控制单元的使用非流水线数据路径的复杂指令集计算机（ CISC）和一个带有硬控制单元的使用流水线数据路径的精简指令集计算机（RISC）而提出的。这些是两个截然不同指令集架构，数据路径和控制单元的组合。
2．复杂指令集计算机
我们提交的第一个设计就是为一个带有非流水线数据路径和微程序的控制单元的复杂指令集计算机而设计的。我们以介绍指令集构架为开端，它包括CPU的注册设置，教学形式，和处理方式。复杂指令集计算机（ CISC）的指令集构架的性质是通过它的内存到内存进行数据存取操作指示8个处理模式，两长指令格式和指令集，来为它们的执行获得重要的运行序列。
我们为实施复杂指令集计算机（ CISC）构架而设计一个数据路径。这个数据路径是基于最初描述的7-9节里，并纳入了8-10节里的CPU中。对登记档案，功能单元以及总线进行修改来支持现有的指令集构架。
一旦数据路径被明确，被设计的一个控制单元就去完成指令集构架的执行。控制单元的设计必须涉及硬件组织和微程序组织的一个协调的定义。特别是把微程序分成微线路，然而同时也设计了它们相互影响的音序器，这是设计的关键部分。即使是指令集领域和有联系的同代码的这种协调一致的努力。以下是硬件和微代码组织的定义，我们详细描述的是为运行代表的微型代码个微型线路的基本部分。
2.1指令集构架
图1显示了程序员获得的一套复杂指令集计算机（ CISC）的寄存器。所有的注册有16位。这个注册文件有8个寄存器，从R0到R7。R0是一个寄存器，当它被作为目的来使用，作为来源和抛弃的结果来使用时她总是提供零价值。
除了注册文件，还有一个程序计数器pc和堆栈指针SP。堆栈指针的出现的情况表明内存堆栈是构架的一部分。最后登记的是处理器状态寄存器PSR，它包括最右边的五个位的信息；剩下的都被假定包含0.该处理器状态寄存器包含四个存储状态位值Z,N,C,和V，他们分别位于0-3之间。另外，一个存储中断使得EI处在4的位置上。
图1包含了42个通过指令集进行的操作。每个操作都一个记忆和精心挑选的同位代码。根据一些明确的操作和是否分开操作，将这些操作分成4组。另外，这些状态位受到被列开的操作的影响。
图1
图2给出了CPU的指令格式。通用指令格式的有五个领域。首先，OPCODE是指定的操作。接下去的两个是MODE 和 S，是被用来确定运算的地址。最后两个领域是SRC和DST，分别是3位的来源登记和目的地登记领域。此外，还有一个可选的第二个字母W，随着一些作为一个操作或一个地址的指示而出现的，而不是随着其他出现的。
图2
OPCODE的前两位，IR（15：14），确定了一些明确的操作和格式领域的如何使用。当这些位是00时，要么是没有被要求的操作要么是被OPCODE隐含的操作的位置。正如图2(b)显示的，只有OPCODE领域的是需要的。右边的4个OPCODE位可以指定多达16个
操作或带有暗示的操作地址。
如果IR是（15：14）是01，指令有一个操作，且是数据传输或数据操作指令。因为有了一个操作，MODE领域就会为获得它而指定处理方式。单处理可能会涉及DST格式里的注册地址，所以DST领域也会被引出。S领域和SRC领域涉及到两个运算的同时出现，因此不被用于典型的单一的操作指示。但是，切换指令要求有一个切换数额来只是到底切换多少位。为获得最大的灵活性，这个切换数额是只针对像来源运算一样的的运算。因此，SAH领域和S领域是一个完整的16位运算，但它们的值只有0-15是有意义的。对带有单一运算的16位指令来说有足够的OPCODE位。
图2给出了指定通过MODE领域的处理方式。MODE的前两位指定了4中不同的处理类型：注册、立即、索引以及相关的程序计数器PC。MODE的第三位明确是否地址是通过这些被用作间接处理的模式而形成。一个例外就是直接处理，它是通过运用间接立即类型而获得的。否则，如果第三位等于0的，间接处理就不适用，而如果等于1 ，间接处理就适用。对指令的注册类型来说，MONE(2:1)=00和这个W字母是不需要的。因为运算或处理是来自注册。表格的第三栏提供了注册转换为针对一个操作指令的每个处理模式的声明。
如果IR(15:14) 等于10，然后有两个地址被用来正确的指令。通用指令的所有领域，其中包括S和SRC，被用于为所有指令的案件。其中一个地址，无论是来源或目的地，都使用处理模式。如果S等于0，那么来源使用被MODE指定的处理模式，且来源是注册的。如果S等于1那么目的地使用处理方式，且来源是注册的。注册转换为处理结果的描述在在表2第四次和第五次栏已给出了。此外，根据MODE领域的内容，第二个指令字母W是一个地址或立即操作，有可能存在，也有可能不存在。
带有IR(15:14)=11的指令是分流的。对切换来说除了S领域和SHA领域，它的格式和IR(15:14)=01一样的。对于这个类型的所有指令，目的地的地址（而不是操作）成为新的地址放置程序计数器PC里。因此，注册模式对分支指令是无效的。
在进行下一步之前，明确数据路径来支持指令集构架，我们将简要的说明构架的特征来界定是复杂指令集计算机（ CISC）或是精简指令集计算机（RISC）。在第9章里给出的大部分操作都被包括在指令集里。一些不会显示的操作是多余的。同样的动作可以通过使用带有显示指令的适当的处理模式来实现。例如，LD, ST, IN, 和 OUT都可以通过使用在内存映射结构里的MOVE指令来实现。通过查看指令的格式，我们发现大部分指令可以从来自内存的操作上进行直接操作。有8个处理模式和两种不同长度的指令格式。此外，有些的指示执行复杂的行动可被视为很可能会超过一个时钟周期执行的步骤的行动。这些特征明确指出这是一个复杂指令集计算机（ CISC）的架构。
2.2数据路径组织
不是从头开始，我们将重新使用非流水线数据路径被雇用在第8-10节里的微程序控制器，并进行修改。该数据路径显示在第8-10节，和新的数据路径，是给出的图10-6
的基础上进行修改的。我们对待每个反复修改的数据路径，都是以注册文件为开端的。
在第8-10节里，注册R8是被作为临时的存储位置。在新的微程序的架构，有复杂的指示要跨越许多时钟周期和执行复杂的动作。因此，更多的临时存储需要通过微程序来使用。为了满足这个需要，我们扩展了注册文件从9登记到16.前8个登记，R0-R7，对计算机程序员来说是可见的。接下去的8个登记，R8-R15，是被用来作为微程序的临时存储，并从程序员那就被隐藏。图3提供了一个带有临时登记屏蔽的扩展注册文件的地图。如前所述，编程R0提供的是一个常数0.编程R1到R7可提供给程序员使用，编程R8到R15提供通用的临时存储被微程序使用，最后4个编程，R12到R15具有特殊的用途：保持简单的微型代码，标准的位置对存储的操作和被为大多数指令而执行的微代码所使用的地址来说是必不可少的。因此，R12是源地址SA，R13是源数据SD,R14是目的地地址DA，R15是目的地数据DD。
我们不能进入8个基于在指令集内可用3位登记地址的临时登记册。为了解决这个问题，首先，我们提供了来自微指令的4位注册地址，其次，选择来自这些地址和微指令集的指令之间的微指令位。此外，允许注册地址的灵活性通过DST成为来源和通过SRC 成为目的地，他们是需要操作结果的允可来直接存放在内存中。为了完成这个目标，我们通过增加图4所示的逻辑来修改登记档案。该指令集架构使用两个地址，一个
图3
是来源操作，一个是像目的地一样的其他来源。该登记册档案使用B地址的来源，以及A和D处理的文件连接在一起，从而使其他来源和目的地使用同一个地址。虽然在微指令水平上的地址从3个减少到2个是没必要的，但对在微指令中的注册地址和指令格式中的匹配使用的登记领域的位的数量的减少还是必要的。
一个四倍的2比1的多路复用器附属在两个地址一个一个的输入到注册文件中，在来自微指令的地址和指令的地址之间进行选择。在微指令中有5位的空间是用来合并目的地和来源地址的DSA，再增加5位空间给B地址SB。每个领域的第一个位是在微指令
（0）中的登记地址和指令（0）中的登记地址之间进行选择的。如果一个指令地址被选定了，不管它是被增加的4倍2比1多功能器确定的DST还是 SRC。这个多路复用器是被第二位的DST或是 SRC控制的，取决于它们之间的一个在任何一个微指令中的第一位一个1，从而确保正确的第二位是用来确定注册地址的。0被附加到DST 和 SRC的这个三位领域的左边致使它们能狗处理RO到R7.加上其中选择来源地址的第一位，是来自包括四个位的的微指令的地址以致所有的17个编程都能被达到。对注册文档最后的改变就是取代在带有在线上他们输入的开放的集成电路和带有在线上他们输出的不变的0值的文件中的存储元素R0。登记档案结果的一个特征显示在图10-4( b)中。
在8个被提供的切换指令的基础上，我们发现来自第8-10节的切换器我们需要进行修改。这个修改涉及到切换逻辑的最终的位。对于合乎逻辑的切换，0要向前面一样被插入。对于右边的算术转变，她写的位是即将来的位，对于左边算术的转变，0是即将来的位。旋转切换要求来自与被给定的切换器的终端相反的位。最后，随着执行要的旋转是作为切换器的两端的一个输入而提供执行触发器的输出。
这些输入是由两个4比1多路复用器提供的，它们是MUX R 和MUX L，添加到一个基本的16位切换器中，所有这些都显示在图5(a)。同时，来自输入操作的适当的这些输入是由两个4比1多路复用器提供的，它们是MUX R 和MUX L，添加到一个基本的16位切换器中，所有这些都显示在图5(a)。同时，来自输入操作的适当的结束位必须送交执行触发器。一个2比1多路复用器MUX SO选择的结束位来传递到执行触发器。新的切换器的特征是在第8-10部分上代替了原来的切换器，看在图5(b)。
对最初的数据路径的所有修改都显示在图5上。作为设计过程的一个部分，新的数据路径需要进行检查，以确保它具有执行指令集和处理方式的所有必要的能力。当然，一些已经做出的决定就不需要再进行讨论了。例如，没有专门的乘法和部分硬件，这些操作必须被微程序执行从而控制数据路径。
2.3微程序控制组织
微程序控制单元伴随着图4和图5的数据路径。这个控制由四个主要部分组成。其中之一是控制单元登记：指令登记IR，程序计数器PC和堆栈指针度SP。在一些设计PC和SP是逻辑的，它们包含在注册文件中，因此是数据路径的一部分。这里，因为它们被注册文件分开了，被并最初的程序控制使用，我们已用控制来包含他们。在控制范围内的次序是由微型程序装置提供的，它包括两个登记：控制处理登记CAR和副程式分支机构登记SBR。微程序的程序计数器，控制处理登记CAR按顺序的到达下一个地址或者平行登录。随着平行登录，地址可以被设置成任何值和下一个地址，她来自包括在微
图4
指令里的下一地址领域的三个来源。
微线路有子线路，就像程序。为了区分它们，我们把微线路叫做微程序微子线路。SBR被用来存储关于CAR的下一代地址，同时一个微子线路是在微路线的要求下为了使微程序执行转向下一个微指令。控制单元的最后一部分是指令解码器，它由组合逻辑组成，它也是CAR的下一个地址的来源。
2.4微程序结构
我们对微程序进行了自上而下的设计。最高一层由一个像ASM的图组成，给出了一个流动的微线路。这些线路有跟在第8-10部分中流水线CPU阶段相似的标签。但是，在这种情况下，不是表现单一的带有组合逻辑的计数器，路线要求在多个周期上使用相同的硬件。在某种程度上，流动之间和路线范围内跟指令和他们的解码器是密切相关的。由于测绘光盘可用来分流的同时带有一种格式一个数据传输和操作动作，它可以通过使用测绘光盘方便的控制整个微线路之间的流动。这个流动显示在图10-8中，这个图表并不是严格的ASM图，因为每个矩形框对应的微线路代表了不同的国家而不是一个单一的国家以及对应的是多计时周期而不是单一的周期。
每个指令的执行都以指令获取微指令为开端的。PC提供了地址以及已经更新的下一个地址。获取的指令被放置在IR中。指令解码过程是以使用MUX M和测绘光盘为开始
的。当MM等于0时，只有前三个OPCODE的位被使用，其余的位都设置为0。此外，除非前两个等于01，否则从左边起的第三位被忽视。一个五条分支的结果。这个分支被图中的五个二进制决策框代替。由于OPCODE的位是被用来指指令正在被解码的运算，在三种情况下，这个分支的目的是微线路去获取运算。在另一种情况下，程序分支地址被获取。在最后的情况下，图中的分支直接去执行。有三条途径去解除障碍取决于决策框制定的决策。这些途径维护来自在指令获取中的操作码（OPCODE）的三个位的解码，以获得转化数额参数。在两个操作撷取的最后有一个额外的决策要求。
在我五个决策中的四个，一个获取操作路线是要进行的。根据操作码（OPCODE）的前三个位，要么一个单一的操作，两个操作（或者一个操作加一个参数），要么一个分支地址，这二者选其一。一个操作地址和参数值被放在登记的R12到R15 (SA, SD, DA, and DD)中的为它们保留的位置。这四个执行路线表明操作在这些标准的注册位置里，以及在大多情况下，利用它们产生一个留在标准位置DD的结果。反馈路线也是使用这个标准登记位置来发现结果和它的地址。
继其执行，在目的地中，大部分操作去存放结果是必要的。这个是被反馈微线路完成的。但是，一些操作没有结果写入程序中。这些操作的存在明显领先于直接引导的路径，这些路径从零操作执行，程序分支和两个操作执行到中断处理。在每个执行微线路之后，在获取下一个指令之前该程序进入了中断。
3.综述
在这篇文章中，我们检查了两个CPU的设计：复杂指令集计算机（ CISC）或是精简指令集计算机（RISC）。
复杂指令集计算机（ CISC）控制单元包括一个堆栈指针除了程序计数器。控制微程序位于光盘ROM中，以及一个多路复用器的组合和一个光盘ROM提供快速的指令解码。控制单元还具有广泛的跳跃和有条件的分支能力，包括微型子路线的一个层次。关于控制的微程序被模块化以致在执行关于指令的微程序中共享许多微型子路线。
精简指令集计算机（RISC）控制单元是流水线的，以及已添加专门的硬件去处理分支。流水线的CPU都有数据和控制风险问题能力。我们研究任何形式的风险，像软件和硬件一页提出每个解决方案。
在讨论了复杂指令集计算机（ CISC）或是精简指令集计算机（RISC）的性能之后，我们谈到了一些先进的概念，包括并行执行单位，带有流水线的微程序控制器组合，超流水线处理器，超标量处理器，以及高性能的预测和投机技术。最后，我们把本文中的设计技术和广泛的数字系统设计联系起来。
图5
参考文献
[1]．DIETMEYER，D．L．，Logic Design ofDigital Systems,3rd ed．Boston，MA：
Allvn．Bacon，1988．
[2]．MANO，M．M．Computer Engineering：Hardware Design．Englewood Cliffs,NJ：
Prentice Hall，1988．
[3]．HAMACHER，V C．，VRANESIC，Z．G，AND ZAKY’S．G．Computer Organization,
3rd ed．New York，Ny．-McGraw—Hill，1990．
[4]．HENNESSY-工L．，AND PATTERSON，D．A．Computer Architecture：A
Quantitative Approach,2nd ed．San Francisco，CA：Morgan Kaufmann，1996．
[5]．KANE．G．．AND HEINRICH，1．MIPS RISc Architecture．Englewood Cliffs,NJ：
Prentice Hall，1992．
[6]．SPARC INTERNATIONAL．INC．The SP4尺C Architecture Manual：Version＆
Englewood Clifts,NJ：Prentice Hall．1992．
[7]．MANO．M．M．Computer System Architecture,3rd ed．Englewood Cliffs,NJ：
Prentice Hall．1993．
CENTRAL PROCESSING
UNIT DESIGNS
ABSTRACT
The CPU is the key component of a digital computer. Its purpose is to decode instruction receied from memory and perform transfers, arithmetic, logic, and control operations with data stored in internal registers, memory, or I/O interface units. Externally, the CPU provides one or more buses for transferring instructions, data, and control information to and from components connected to it. In the generic computer at the beginning of chapter 1, the CPU is a part of the processor and is heavily shaded. CPUs, however, may also appear in computers. Small, relatively simple computers called microcontrollers are used in computers and in other digital systems to perform limited or specialized tasks. For example, a microcontroller is present in the keyboard and in the monitor in the generic computer; thus, these components are also shaded. In such microcontrollers, the CPU may be quite different from those discussed in this chapter. The word lengths may be short (say, four or eight bits),the number of registers small, and the instruction sets limited. Performance, relatively speaking, is poor, but adequate for the task. Most important, the cost of these microcontrollers is very low, making their use cost effective.
In the following pages, we consider two computer CPUs, one for a complex instruction set computer (CISC) and the other for a reduced instruction set computer (RISC). After a detailed examination of the designs, we compare the performance of the two CPUs and present a brief
overview of some methods used to enhance that performance. Finally, we relate the design ideas discussed to general digital system design.
1、T wo CPU designs
As mentioned in previous chapters, atypical CPU is usually divided into two parts: the datapath and the control unit. The datapath consists of a function unit, registers, and internal buses that provide pathways for the transfer of information between the registers, the function unit, and other computer components. The datapath may or may not be pipelined. The control unit consists of a program counter, an instruction register, and control logic, and may be other hardwired or microprogrammed. If the datapath is pipelined, the control unit may be also be a pipeline. The computer of which the CPU is a part is either a CISC or a RISC, with its own instruction set architecture.
The purposes of this chapter is to present two CPU designs that illustrate combinations of architectural characteristics of the instruction set, the datapath, and the control unit. The designs will be top down, but with the reuse of prior component designs, illustrating the influence of the instruction set architecture on the datapath and control units, and the influence of the datapath on the unit. The material makes extensive use of tables and diagrams. Although we reuse and modify component designs from others , background information from these chapters is not repeated here.
References, however, are given to earlier sections of the book, where detailed information can be found.
The two CPUs presented are for a CISC using a non-pipelined datapath with a microprogrammed control unit and a RICS using a pipelined datapath with a hardwired pipelined control unit. These represent two quite distinct combinations of instruction set architecture, datapath, and control unit.
2、T he complex instruction set computer
The first design we present is for a complex instruction set computer with a non-pipelined datapath and microprogrammed control unit. We begin by describing the instruction set architecture, including the CPU register set, instruction formats, and addressing modes. The CISC nature of the instruction set architecture is demonstrated by its memory-to-memory access for data manipulation instructions, eight addressing modes, two instruction format lengths, and instructions that require significant sequences of operations for their execution.
We design a datapath for implementing the CISC architecture. The datapath is based on the one initially described in Section 7-9 and incorporated into a CPU in section 8-10. modifications are made to the register file, the function unit, and the buses to support the
present instruction set architecture.
Once the datapath has been specified, a control unit is designed to complete the implementation of the instruction set architecture. The design of the control unit must involve a coordinated definition of both the hardware organization and the microprogram organization. In particular , dividing the microprogram into microroutines, while at the same time designing the sequencer with which they interact, is a key part of the design. Even the instruction fields and opcodes are tied to this coordinated effort. Following the definition of the hardware and microcode organizations, we detail essential parts of the microcode and the microroutines for representative operations.
Instruction set architecture
Figure 10-1 shows the CISC register set accessible to the programmer. All registers have 16 bits. The register file has eight registers, R0though R7.R0is a special register that always supplies the value zero when it is used as a source and discards the result when it is used as a destination.
In additional to the register file, there is a program counter PC and stack pointer SP. The presence of a stack pointer indicates that a memory stack is a part of the architecture . the final register is the processor status register PSR, which contains information only in its rightmost the five bits; the remainder of the register is assumed to contain zero. The PSR contains the four stored status bit values Z,N,C,and V in positions 3 through 0, respectively. In additional, a stored interrupt enable bit EI appears in position 4.
Table 10-1 contains the 42 operations performed by the instructions. Each operation has a mnemonic and a carefully selected opcode. The operations are divided into four groups based on the number of explicit operands and whether the operation is branch. In addition, the status bits affected by the operation are listed.
Figure 10-2 gives the instruction formats for the CPU. The generic instruction format has five fields. The first, OPCODE, specifies of the operation. The next two, MODE and S , are used to determine the addresses of the operands. The last two fields, SRC and DST, are the 3-bit source register and destination register address fields, respectively. In addition, there is an optional second word W that appears with some instructions as an operand or an address, but not with others.
The first two bits of OPCODE, IR(15:14), determine the number of explicit operands and how the fields of the format are used. When these bits are 00,either no operand is required or the location of the operand is implied by OPCODE. Only the OPCODE field is needed, as shown in figure 2(b).the four rightmost OPCODE bits can specify up to 16 operands or with implied operand addresses.
If IR(15:14) is 01, the instruction has one operand and is a data transfer or data manipulation instruction. Since there is an operand, the MODE field specifies the addressing mode for obtaining it. The single address may involve the DST register address in its formation, so the DST field is also present. The S field and SRC field relate to the presence of two operands and so are not used for the typical single operand instructions. but, the shift instructions require a shift amount to indicate how many bits to shift. For maximum flexibility, this shift amount is treated just like a source operand. As a consequence, the SHA and S fields is a full 16-bit operand, but only values 0 through 15 are meaningful. There are sufficient OPCODE bits for 16 instructions with a single operand.
Table 10-2 gives the addressing modes specified by the MODE field. The first two bits of MODE specify four different types of addressing: register, immediate, indexed, and relative to the PC. The third bit of MODE specifies whether the address generated by these modes is
used as an indirect address. The one exception to this is direct addressing, which is obtained by applying indirection to the immediate type. Otherwise, if the third bit equals 0, indirect addressing does not apply whereas, if it equals 1, indirect addressing does apply. For the register type of instruction, MONE(2:1)=00 and the W word is not needed. Since the operand or address comes from a register. The third column of the table provides register transfer statements for each of the addressing modes for the one-operand instructions.
If IR(15:14) is equal to 10, then the instruction has two addresses used for true operands. All fields of the generic instruction, including S and SRC, are used for this case for all instructions. one of addresses, either the source or the destination, uses the addressing modes. If S=0, then the source uses the addressing mode specified by MODE, and the source is a register. If S=1, then the destination uses the addressing mode, and the source is a register. Register transfer descriptions of the resulting addresses are given in the fourth and fifth columns of Table 2. Again, depending on the contents of the MODE field, the second instruction word W, which is an address or an immediate operand, may or may not be present.
Instructions with IR(15:14)=11 are branches. Aside form the S field and the SHA field for shifts, the format is the same as for IR(15:14)=01. For all instructions of this type, the destination address (not the operand) becomes the new address placed in the program counter PC. As a consequence, the register mode is invalid for branch instructions.
Before proceeding to the next step, which defines the datapath to support the instruction set architecture, we will briefly note the characteristics of the architecture that define it as CISC or RISC. Most of the operations given in Chapter 9 are included in the instructio n set. A number of operations that do not appear are redundant. The same actions can be achieved by using proper addressing modes with instructions that do appear. For example, LD, ST, IN, and OUT can all be achieved by using MOVE instructions in a memory-mapped structure. By looking at the formats for the instructions, we find that most of the instructions can operate directly on operate directly on operands from memory. There are eight addressing modes and two different lengths of instruction formats. In addition, some of the instructions perform complex operations which can be viewed as operations that are likely to take more than one clo ck cycle for the execution step. These characteristics clearly identify this as a CISC architecture. Datapath organization
Rather than beginning from scratch, we will reuse the non-pipelined datapath employed with the microprogrammed control in section 8-10, with modifications. That datapath was shown in section 8-10, and the new, modified datapath based on it is given in Figure 10-6. we treat each modification in turn, beginning with the register file.
In section 8-10, register R8 was used as a temporary storage location. In the new
microprogrammed architecture, there are complex instructions spanning many clock cycles and performing complicated operations. Thus, more temporary storage is needed for use by the microprograms. To meet this need, we expand the register file from 9 registers to 16. the first 8 registers, R0 through R7, are visible to the computer programmer. The second 8 registers, R8 though R15 , are used as temporary storage for the microprogram operands and are hidden from the programmer. Figure 10-3 provides a map of the expanded register file with the temporary registers shaded. As indicated previously, register R0 supplies the constant 0. registers R1 through R7 are available to the programmer for use, and registers R8 through R15 provide general temporary storage for use by microprograms, the last four registers, R12 though R15, have special uses: to keep the microcode simple, standard locations are essential for storing the operands and addresses used by execution microcode for most instructions. thus ,R12 is the location for the source address(SA), R13 for the source data (SD), R14 for the destination address(DA), and R15 for the destination data(DD).
We cannot access the eight temporary registers based on the 3-bit register address available in the instruction. To deal with this problem, we provide, first, 4-bit register address from the microinstruction, and second, a microinstruction bit to choose between these addresses and those from the instruction. In addition, the flexibility to allow the register addressed by DST to be a source and by SRC to be a destination is needed to permit results of operations to be placed directly in memory. To accomplish these goals, we modify the register file by adding the logic shown in Figure 10-4(a). the instruction set architecture uses two addresses, one for a source a operand and the other for the other source as well as the destination. The register file uses the B address for a source, and the A and D addresses on the file are connected together, giving the same address for the other source and the destination. Although this reduction from three to two addresses is not essential at the mincroinstruction
level, it decrease the number of bits needed for register addresses in the microinstruction and matches the use of the register fields in the instruction formats.
A quad 2-to-1 multiplexer is attached to each of the two address inputs to the register file, to select between an address from the microinstruction and an address from the instruction. There is a 5-bit field in the microinstruction for the combined destination and source address DSA, in addition to a 5-bit field for the
B address SB. The first bit of each of the these fields selects between the register file address in the microinstruction(0) and the register file address in the instruction(1). If an instruction address is selected, whether it is DST or SR
C is determined by an additional quad 2-to-1 multiplexer. This multiplexer is controlled by the second bit of the DSA or SB fields, depending on which of them has 1 in the first bit in any microinstruction, thereby ensuring that the proper second bit is used to determine the register address. A 0 is appended to the left of the 3-bit fields DST and SRC to cause them to address R0 through R7. the addition to the first bit, which selects the address source, the addresses from the microinstruction contain four bits so that all 16 registers can be reached. The final change to the register file is to replace the storage elements for R0 in the file with open circuits on the lines that were their inputs and with constant zero valves on the lines that were their outputs. A symbol for the resulting register file is show in Figure 10-4(b).
We find that, based on the eight shift instructions provided, the shifter from section 8-10, needs to be modified. The modifications involve the end bits of the shift logic. For logical shifts, a 0 is inserted, as before. For the right arithmetic shift, she sign bit is the incoming bit, and for the left arithmetic shift, 0 is the incoming bit. Rotates require that the bit from the opposite end of the shifter be fed around. Finally, rotates with carry require that the carry flip-flop output be provide as an input on both ends of the shifter.
The inputs are furnished by two 4-t0-1 multiplexers, MUX R and MUX L, added to a basic 16-bit shifter, all shown in Figure 10-5(a). also, the appropriate end bits from the input operand must be sent to the carry flip-flop. A 2-to-1 multiplexer MUX SO selects the end bit to pass to the carry flip-flop C. the symbol for the new shifter, which replaces the basic shifter from section 8-10, appears in Figure 10-5(b), FS3, FS2, FS1, and FS0 from the FS field drive the control inputs S3, S2, S1 and S0, respectively.
All modifications to the original datapath are represented in Figure 10-6. As a part of the design process, the new datapath needs to be checked to make sure that it has all of the capabilities necessary for implementing the instruction set and addressing modes .Certainly ,some decisions have been made that have not been discussed. For example, there is no dedicated multiplication or division hardware, so these operations must be implemented by microprograms controlling the datapath.
Microprogrammed Control Organization
The microgrammed control unit accompanies the datapath of Figure 10-6 in Figure 10-7. The control consists of four principal parts. One is the control unit registers : the instruction register IR, the program counter PC, and the stack pointer SP. In some designs the PC and SP are logically included in the register file and thus are a part of the datapath .Here, since they are separate from the register file and are used primarily for program control ,we haveincluded them with the control . Sequencing within the control unit is provides by the microsequencer , which contains two registers: the control address register CAR and the subroutine branch register SBR. The program counter for the microprogram , the CAR simply counts up to the next address in sequence or loads in parallel . With a parallel load , the
address can be set to any value and the next-address comes from three source including the next-address field in the current microinstruction.
Microroutines have subroutines, just as programs do. To distinguish them, we call subroutines for microprograms microsubroutines. The SBR is used to store the next address for the CAR at the time a microsubroutine in order to return microprogram execution to the
next microinstruction in the calling microroutine. The final part of the control unit is the instruction decode, which consists of combinational logic and is also a next address source for the CAR.
Microprogram structure
We approach the microprogram design top down. The top level consists of an ASM-like chart giving a flow of microroutines. These routines have labels similar to the stages in the pipelined CPU in section 8-11. in this case, however, rather than being performed in a single clock with combinational logic, the routines require the use of the same hardware over multiple cycles. The flow between and, to same extent, within the routines is intimately tied to the instructions and their decoding. Since the mapping ROM can be used for branching simultaneously with a format A data transfer or manipulation operation, it is convenient to control the flow between microroutines entirely by using the mapping ROM. This flow is shown in Figure 10-8; the chart is not strictly an ASM chart, since each rectangular box corresponds to microroutines representing multiple states rather than a single state and to multiple clock cycles rather than single one.
The execution of each instruction begins with the instruction Fetch microroutine. The PC provides the address and is updated to the next address. The instruction fetched is placed in the IR. The the instruction-decoding process begins, using MUX M and the mapping ROM. For MM equal to 00, only the first three bits of OPCODE are used, with the remaining bit set to 0.In addition, the third bit from the left ignored except when the first two equal to 01. A five-way branch results. This branch is represented by the five binary decision boxes in the figure. Since the bits of OPCODE that are used denote the number of opera nds for the instruction being decoded, the destinations of the branches are, in three cases, microroutines to fetch the operands. In another case, program branch addresses are fetched. In the final case, the branch in the chart goes directly to execution. There are three paths to execution blocks that are dependent upon the decision made by the decision boxes. These paths preserve information from the decoding of the three bits of OPCODE in the Instruction Fetch to obtain the shift amount parameter, there is an additional decision required at the end of the two-operand fetch.
In four of the five decisions, an operand fetch routine is performed. Depending upon the first three bits of OPCODE, either a single operand, two operands (or one operand plus a parameter), or a branch address is fetched. The operand address, and parameter values are placed in locations reserved for them in registers R12 through R15 (SA, SD, DA, and DD). The four execution routines find the operands and addresses in these standard register locations and, in most cases, use them to produce a result that is left in standard location DD.
The Write Back routine also uses the standard register locations to find the result and its address.
Following their execution, it is necessary for most operations to place the result in its destination. This is accomplished by the Write-Back microroutine. Some of the operations, however, do not have a result to be written in that routine. The existence of these operations is apparent from the paths leading directly from Zero-operand Execution, Program Branch and Two-operand Execution to Interrupt Handling. After each execution microroutine, the program enters the Interrupt before fetching the next instruction.
3.Summary
In this paper．we examined two CPU designs: the CISC and RISC.
The CISC control unit includes a stack pointer in addition to the program counter．Control microprograms reside in ROM．and a combination of a multi．plexer and a ROM provides fast instruction decoding．The control unit also has extensive{ump and conditional branching capabilities，including one level of microsubroutines．The microprogram for the control is modularized to permit many microsubroutines to be shared in implementing the microprogram for the instructions．
The RISC control unit is pipelined and has special hardware added to deal with branches. Pipelined CPUs have both data and control hazard problems．We examined one of each type of hazard，as well as software and hardware solutions for each．
After discussing CISC and RISC performance，we touched on some advanced concepts, including parallel execution units, a combination of microprogrammed control with a pipeline，superpipelined CPUs, superscalar CPUs，and predictive and speculative techniques for high-performance．Finally, we related the design techniques in this paper to more general digital system design．
REFERENCES
[1]．DIETMEYER，D．L．，Logic Design ofDigital Systems,3rd ed．Boston，MA：
Allvn．Bacon，1988．
[2]．MANO，M．M．Computer Engineering：Hardware Design．Englewood Cliffs,NJ：
Prentice Hall，1988．
[3]．HAMACHER，V C．，VRANESIC，Z．G，AND ZAKY’S．G．Computer Organization,
3rd ed．New Y ork，Ny．-McGraw—Hill，1990．
[4]．HENNESSY-工L．，AND PA TTERSON，D．A．Computer Architecture：A
Quantitative Approach,2nd ed．San Francisco，CA：Morgan Kaufmann，1996．
[5]．KANE．G．．AND HEINRICH，1．MIPS RISc Architecture．Englewood Cliffs,NJ：
Prentice Hall，1992．
[6]．SPARC INTERNA TIONAL．INC．The SP4尺C Architecture Manual：V ersion＆
Englewood Clifts,NJ：Prentice Hall．1992．
[7]．MANO．M．M．Computer System Architecture,3rd ed．Englewood Cliffs,NJ：
Prentice Hall．1993．
外文出处： 《Exploiting Software How to Break Code》By Greg Hoglund, Gary McGraw Publisher : Addison Wesley Pub Date : February 17, 2004 ISBN : 0-201-78695-8 译文标题： JDBC接口技术 译文： JDBC是一种可用于执行SQL语句的JavaAPI（ApplicationProgrammingInterface应用程序设计接口）。它由一些Java语言编写的类和界面组成。JDBC为数据库应用开发人员、数据库前台工具开发人员提供了一种标准的应用程序设计接口，使开发人员可以用纯Java语言编写完整的数据库应用程序。 一、ODBC到JDBC的发展历程 说到JDBC，很容易让人联想到另一个十分熟悉的字眼“ODBC”。它们之间有没有联系呢？如果有，那么它们之间又是怎样的关系呢？ ODBC是OpenDatabaseConnectivity的英文简写。它是一种用来在相关或不相关的数据库管理系统（DBMS）中存取数据的，用C语言实现的，标准应用程序数据接口。通过ODBCAPI，应用程序可以存取保存在多种不同数据库管理系统（DBMS）中的数据，而不论每个DBMS使用了何种数据存储格式和编程接口。 1．ODBC的结构模型 ODBC的结构包括四个主要部分：应用程序接口、驱动器管理器、数据库驱动器和数据源。应用程序接口：屏蔽不同的ODBC数据库驱动器之间函数调用的差别，为用户提供统一的SQL编程接口。 驱动器管理器：为应用程序装载数据库驱动器。 数据库驱动器：实现ODBC的函数调用，提供对特定数据源的SQL请求。如果需要，数据库驱动器将修改应用程序的请求，使得请求符合相关的DBMS所支持的文法。 数据源：由用户想要存取的数据以及与它相关的操作系统、DBMS和用于访问DBMS的网络平台组成。 虽然ODBC驱动器管理器的主要目的是加载数据库驱动器，以便ODBC函数调用，但是数据库驱动器本身也执行ODBC函数调用，并与数据库相互配合。因此当应用系统发出调用与数据源进行连接时，数据库驱动器能管理通信协议。当建立起与数据源的连接时，数据库驱动器便能处理应用系统向DBMS发出的请求，对分析或发自数据源的设计进行必要的翻译，并将结果返回给应用系统。 2．JDBC的诞生 自从Java语言于1995年5月正式公布以来，Java风靡全球。出现大量的用java语言编写的程序，其中也包括数据库应用程序。由于没有一个Java语言的API，编程人员不得不在Java程序中加入C语言的ODBC函数调用。这就使很多Java的优秀特性无法充分发挥，比如平台无关性、面向对象特性等。随着越来越多的编程人员对Java语言的日益喜爱，越来越多的公司在Java程序开发上投入的精力日益增加，对java语言接口的访问数据库的API 的要求越来越强烈。也由于ODBC的有其不足之处，比如它并不容易使用，没有面向对象的特性等等，SUN公司决定开发一Java语言为接口的数据库应用程序开发接口。在JDK1．x 版本中，JDBC只是一个可选部件，到了JDK1．1公布时，SQL类包（也就是JDBCAPI）
前言 在目前激烈的市场竞争中，产品投入市场的迟早往往是成败的关键。模具是高质量、高效率的产品生产工具，模具开发周期占整个产品开发周期的主要部分。因此客户对模具开发周期要求越来越短，不少客户把模具的交货期放在第一位置，然后才是质量和价格。因此，如何在保证质量、控制成本的前提下加工模具是值得认真考虑的问题。模具加工工艺是一项先进的制造工艺，已成为重要发展方向，在航空航天、汽车、机械等各行业得到越来越广泛的应用。模具加工技术，可以提高制造业的综合效益和竞争力。研究和建立模具工艺数据库，为生产企业提供迫切需要的高速切削加工数据，对推广高速切削加工技术具有非常重要的意义。本文的主要目标就是构建一个冲压模具工艺过程，将模具制造企业在实际生产中结合刀具、工件、机床与企业自身的实际情况积累得高速切削加工实例、工艺参数和经验等数据有选择地存储到高速切削数据库中，不但可以节省大量的人力、物力、财力，而且可以指导高速加工生产实践，达到提高加工效率，降低刀具费用，获得更高的经济效益。 1.冲压的概念、特点及应用 冲压是利用安装在冲压设备（主要是压力机）上的模具对材料施加压力，使其产生分离或塑性变形，从而获得所需零件（俗称冲压或冲压件）的一种压力加工方法。冲压通常是在常温下对材料进行冷变形加工，且主要采用板料来加工成所需零件，所以也叫冷冲压或板料冲压。冲压是材料压力加工或塑性加工的主要方法之一，隶属于材料成型工程术。 冲压所使用的模具称为冲压模具，简称冲模。冲模是将材料（金属或非金属）批量加工成所需冲件的专用工具。冲模在冲压中至关重要，没有符合要求的冲模，批量冲压生产就难以进行；没有先进的冲模，先进的冲压工艺就无法实现。冲压工艺与模具、冲压设备和冲压材料构成冲压加工的三要素，只有它们相互结合才能得出冲压件。 与机械加工及塑性加工的其它方法相比，冲压加工无论在技术方面还是经济方面都具有许多独特的优点，主要表现如下； (1) 冲压加工的生产效率高，且操作方便，易于实现机械化与自动化。这是
文献综述城市规划 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
浅谈城镇建设存在的问题与未来 姓名：李里 摘要：在阅读多篇文章以后，总结出中国目前新城镇建设存在的普遍问题，由于追求快速城镇化，造成城市建设与城市空间都存在问题，同时建设时并没有考虑保护环境这一方面。目前，生态城市成为最新的城市改造建设模式，取代了传统的城市建设模式。 关键词：城镇建设，生态城市，海绵城市，低碳城市 一、城镇建设存在的问题 目前，新城建设中突出的问题是：新城求洋求新，导致千城一面的城市，形象特色危机；大拆大建导致的生态环境破坏和历史文脉隔断；部分新城人气不足，活力缺少，建设成效与期望差距甚远；过于关注形象和规模，新城认为不足，配套缺失；不够重视经济测算，造成一定的财政负担，前期投入多，后期收效不大。 不少城市的领导为了追求任期业绩，既不尊重投入产出规律，也不考虑经济效果和创新，更不考虑资金的回收问题。对老城区部分青红皂白一律推到重建，这是一种最原始、最不科学、最粗野的城市更新方式，造成一些有保留价值的建筑、设施、古木、风貌等的破坏，是城市的有形和无形资产严重受损，甚至完全消失。城市文脉是一座城市在长期建设中形成的历史的、文化的、特有的、地域的、景观的氛围和环境，是一种历史和文化的积淀。目前，城市中普遍存在着低水平的、低层次的简单城市更新，不注重保护和延续城市的文脉，是城市的文脉收到认为的破坏和割裂。城市正在走向雷同，特有风貌消失。随着世界经济一体化进程的加快和信息、文化、科技各个领域交流的扩大，城市更新改造中大量地运用了新技术、新工艺、新材料、新的设计理念大大促进了城市更新的进程和步伐。但是由于各地“追风”现象十分严重，效仿和追大潮成为时尚，是城市更新中出现了雷同，城市正在被克隆，正在失去领域的、文化的、传统的、多样化的特色，建筑正在失去个性和灵魂。在城市更新改造中，将保护建筑视为获得眼前利益的捷径，千方百计的肆意
控制系统基础论文中英文资料外文翻译文献 文献翻译 原文： Numerical Control One of the most fundamental concepts in the area of advanced manufacturing technologies is numerical control (NC).Prior to the advent of NC, all machine tools were manual operated and controlled. Among the many limitations associated with manual control machine tools, perhaps none is more prominent than the limitation of operator skills. With manual control, the quality of the product is directly related to and limited to the skills of the operator . Numerical control represents the first major step away from human control of machine tools. Numerical control means the control of machine tools and other manufacturing systems though the use of prerecorded, written symbolic instructions. Rather than operating a machine tool, an NC technician writes a program that issues operational instructions to the machine tool, For a machine tool to be numerically controlled , it must be interfaced with a device for accepting and decoding the p2ogrammed instructions, known as a reader. Numerical control was developed to overcome the limitation of human operator , and it has done so . Numerical control machines are more accurate than manually operated machines , they can produce parts more uniformly , they are faster, and the long-run tooling costs are lower . The development of NC led to the development of several other innovations in manufacturing technology: 1.Electrical discharge machining. https://www.doczj.com/doc/af15095416.html,ser cutting. 3.Electron beam welding.
毕业设计（论文）外文文献翻译 文献、资料中文题目：软件开发概念和设计方法文献、资料英文题目： 文献、资料来源： 文献、资料发表（出版）日期： 院（部）： 专业： 班级： 姓名： 学号： 指导教师： 翻译日期： 2017.02.14
外文资料原文 Software Development Concepts and Design Methodologies During the 1960s, ma inframes and higher level programming languages were applied to man y problems including human resource s yste ms,reservation s yste ms, and manufacturing s yste ms. Computers and software were seen as the cure all for man y bu siness issues were some times applied blindly. S yste ms sometimes failed to solve the problem for which the y were designed for man y reasons including: ?Inability to sufficiently understand complex problems ?Not sufficiently taking into account end-u ser needs, the organizational environ ment, and performance tradeoffs ?Inability to accurately estimate development time and operational costs ?Lack of framework for consistent and regular customer communications At this time, the concept of structured programming, top-down design, stepwise refinement，and modularity e merged. Structured programming is still the most dominant approach to software engineering and is still evo lving. These failures led to the concept of "software engineering" based upon the idea that an engineering-like discipl ine could be applied to software design and develop ment. Software design is a process where the software designer applies techniques and principles to produce a conceptual model that de scribes and defines a solution to a problem. In the beginning, this des ign process has not been well structured and the model does not alwa ys accurately represent the problem of software development. However,design methodologies have been evolving to accommo date changes in technolog y coupled with our increased understanding of development processes. Whereas early desig n methods addressed specific aspects of the
机械设计理论 机械设计是一门通过设计新产品或者改进老产品来满足人类需求的应用技术科学。它涉及工程技术的各个领域，主要研究产品的尺寸、形状和详细结构的基本构思，还要研究产品在制造、销售和使用等方面的问题。 进行各种机械设计工作的人员通常被称为设计人员或者机械设计工程师。机械设计是一项创造性的工作。设计工程师不仅在工作上要有创造性，还必须在机械制图、运动学、工程材料、材料力学和机械制造工艺学等方面具有深厚的基础知识。如前所诉，机械设计的目的是生产能够满足人类需求的产品。发明、发现和科技知识本身并不一定能给人类带来好处，只有当它们被应用在产品上才能产生效益。因而，应该认识到在一个特定的产品进行设计之前，必须先确定人们是否需要这种产品。 应当把机械设计看成是机械设计人员运用创造性的才能进行产品设计、系统分析和制定产品的制造工艺学的一个良机。掌握工程基础知识要比熟记一些数据和公式更为重要。仅仅使用数据和公式是不足以在一个好的设计中做出所需的全部决定的。另一方面，应该认真精确的进行所有运算。例如，即使将一个小数点的位置放错，也会使正确的设计变成错误的。 一个好的设计人员应该勇于提出新的想法，而且愿意承担一定的风险，当新的方法不适用时，就使用原来的方法。因此，设计人员必须要有耐心，因为所花费的时间和努力并不能保证带来成功。一个全新的设计，要求屏弃许多陈旧的，为人们所熟知的方法。由于许多人墨守成规，这样做并不是一件容易的事。一位机械设计师应该不断地探索改进现有的产品的方法，在此过程中应该认真选择原有的、经过验证的设计原理，将其与未经过验证的新观念结合起来。 新设计本身会有许多缺陷和未能预料的问题发生，只有当这些缺陷和问题被解决之后，才能体现出新产品的优越性。因此，一个性能优越的产品诞生的同时，也伴随着较高的风险。应该强调的是，如果设计本身不要求采用全新的方法，就没有必要仅仅为了变革的目的而采用新方法。 在设计的初始阶段，应该允许设计人员充分发挥创造性，不受各种约束。即使产生了许多不切实际的想法，也会在设计的早期，即绘制图纸之前被改正掉。只有这样，才不致于堵塞创新的思路。通常，要提出几套设计方案，然后加以比较。很有可能在最后选定的方案中，采用了某些未被接受的方案中的一些想法。
文献信息 文献标题：Exploring Environmental Colour Design in Urban Contexts （城市环境色彩设计初探） 文献作者：Galyna McLellan, Mirko Guaralda 文献出处：《The Journal of Public Space》,2018,3(1):93-102 字数统计：英文3636单词，20879字符；中文7078汉字 外文文献 Exploring Environmental Colour Design in Urban Contexts Abstract The increasing complexity of urban colour and growing recognition of its psychological effects prompts rethinking of the current conceptual and methodological approaches to environmental colour design. Contemporary designers are challenged to understand how evolving colour knowledge can be integrated with the fundamentals of colour design. This paper aims to elaborate on the concept of environmental colour composition (ECC) and outlines an alternative approach to colour design in urban environments. A better understanding of the dynamic relationships between the tangible and perceptual elements of an ECC can bring new meaning to the consideration of colour as an integral component of city design. The proposed concepts of environmental colour events and scenarios provide a foundation for both further theoretical inquiry and practical application of synthesised colour knowledge in the design of urban environments. Keywords:environmental colour composition, environmental colour design, colour event, colour scenario ‘What is the colour of your favourite public place?’ Surprisingly, this simple question often causes confusion among many interviewees. Indeed, the complexity and ambiguity of visual information presented to viewers in a contemporary urban space make it difficult to determine what the prevailing spatial colour is. However,
外文翻译 专业机械设计制造及其自动化学生姓名刘链柱 班级机制111 学号1110101102 指导教师葛友华
外文资料名称： Design and performance evaluation of vacuum cleaners using cyclone technology 外文资料出处：Korean J. Chem. Eng., 23(6), (用外文写) 925-930 (2006) 附件： 1.外文资料翻译译文 2.外文原文
应用旋风技术真空吸尘器的设计和性能介绍 吉尔泰金，洪城铱昌，宰瑾李， 刘链柱译 摘要：旋风型分离器技术用于真空吸尘器 - 轴向进流旋风和切向进气道流旋风有效地收集粉尘和降低压力降已被实验研究。优化设计等因素作为集尘效率，压降，并切成尺寸被粒度对应于分级收集的50％的效率进行了研究。颗粒切成大小降低入口面积，体直径，减小涡取景器直径的旋风。切向入口的双流量气旋具有良好的性能考虑的350毫米汞柱的低压降和为1.5μm的质量中位直径在1米3的流量的截止尺寸。一使用切向入口的双流量旋风吸尘器示出了势是一种有效的方法，用于收集在家庭中产生的粉尘。 摘要及关键词：吸尘器; 粉尘; 旋风分离器 引言 我们这个时代的很大一部分都花在了房子，工作场所，或其他建筑，因此，室内空间应该是既舒适情绪和卫生。但室内空气中含有超过室外空气因气密性的二次污染物，毒物，食品气味。这是通过使用产生在建筑中的新材料和设备。真空吸尘器为代表的家电去除有害物质从地板到地毯所用的商用真空吸尘器房子由纸过滤，预过滤器和排气过滤器通过洁净的空气排放到大气中。虽然真空吸尘器是方便在使用中，吸入压力下降说唱空转成比例地清洗的时间，以及纸过滤器也应定期更换，由于压力下降，气味和细菌通过纸过滤器内的残留粉尘。 图1示出了大气气溶胶的粒度分布通常是双峰形，在粗颗粒（>2.0微米）模式为主要的外部来源，如风吹尘，海盐喷雾，火山，从工厂直接排放和车辆废气排放，以及那些在细颗粒模式包括燃烧或光化学反应。表1显示模式，典型的大气航空的直径和质量浓度溶胶被许多研究者测量。精细模式在0.18?0.36 在5.7到25微米尺寸范围微米尺寸范围。质量浓度为2?205微克，可直接在大气气溶胶和 3.85至36.3μg/m3柴油气溶胶。
毕业设计(论文)外文资料翻译 学院：机械工程学院 专业：机械设计制造及其自动化 姓名： 学号：XXXXXXXXXX 外文出处：《Computational Intelligence and (用外文写)Design》 附件： 1.外文资料翻译译文；2.外文原文。 注：请将该封面与附件装订成册。
附件1：外文资料翻译译文 基于微型计算机的步进电机控制系统设计 孟天星余兰兰 山东理工大学电子与电气工程学院 山东省淄博市 摘要 本文详细地介绍了一种以AT89C51为核心的步进电机控制系统。该系统设计包括硬件设计、软件设计和电路设计。电路设计模块包括键盘输入模块、LED显示模块、发光二极管状态显示和报警模块。按键可以输入设定步进电机的启停、转速、转向,改变转速、转向等的状态参数。通过键盘输入的状态参数来控制步进电机的步进位置和步进速度进而驱动负载执行预订的工作。运用显示电路来显示步进电机的输入数据和运行状态。AT89C51单片机通过指令系统和编译程序来执行软件部分。通过反馈检测模块，该系统可以很好地完成上述功能。 关键词：步进电机，AT89C51单片机，驱动器，速度控制 1概述 步进电机因为具有较高的精度而被广泛地应用于运动控制系统，例如机器人、打印机、软盘驱动机、绘图仪、机械式阀体等等。过去传统的步进电机控制电路和驱动电路设计方法通常都极为复杂，由成本很高而且实用性很差的电器元件组成。结合微型计算机技术和软件编程技术的设计方法成功地避免了设计大量复杂的电路，降低了使用元件的成本，使步进电机的应用更广泛更灵活。本文步进电机控制系统是基于AT89C51单片机进行设计的，它具有电路简单、结构紧凑的特点，能进行加减速，转向和角度控制。它仅仅需要修改控制程序就可以对各种不同型号的步进电机进行控制而不需要改变硬件电路，所以它具有很广泛的应用领域。 2设计方案 该系统以AT89C51单片机为核心来控制步进电机。电路设计包括键盘输入电路、LED显示电路、发光二极管显示电路和报警电路，系统原理框图如图1所示。 At89c51单片机的P2口输出控制步进电机速度的时钟脉冲信号和控制步进电机运转方向的高低电平。通过定时程序和延时程序可以控制步进电机的速度和在某一
I / 11 本科毕业设计外文翻译 <2018届） 论文题目基于WEB 的J2EE 的信息系统的方法研究 作者姓名[单击此处输入姓名] 指导教师[单击此处输入姓名] 学科(专业 > 所在学院计算机科学与技术学院 提交日期[时间 ]
基于WEB的J2EE的信息系统的方法研究 摘要：本文介绍基于工程的Java开发框架背后的概念，并介绍它如何用于IT 工程开发。因为有许多相同设计和开发工作在不同的方式下重复，而且并不总是符合最佳实践，所以许多开发框架建立了。我们已经定义了共同关注的问题和应用模式，代表有效解决办法的工具。开发框架提供：<1）从用户界面到数据集成的应用程序开发堆栈；<2）一个架构，基本环境及他们的相关技术，这些技术用来使用其他一些框架。架构定义了一个开发方法，其目的是协助客户开发工程。 关键词：J2EE 框架WEB开发 一、引言 软件工具包用来进行复杂的空间动态系统的非线性分析越来越多地使用基于Web的网络平台，以实现他们的用户界面，科学分析，分布仿真结果和科学家之间的信息交流。对于许多应用系统基于Web访问的非线性分析模拟软件成为一个重要组成部分。网络硬件和软件方面的密集技术变革[1]提供了比过去更多的自由选择机会[2]。因此，WEB平台的合理选择和发展对整个地区的非线性分析及其众多的应用程序具有越来越重要的意义。现阶段的WEB发展的特点是出现了大量的开源框架。框架将Web开发提到一个更高的水平，使基本功能的重复使用成为可能和从而提高了开发的生产力。 在某些情况下，开源框架没有提供常见问题的一个解决方案。出于这个原因，开发在开源框架的基础上建立自己的工程发展框架。本文旨在描述是一个基于Java的框架，该框架利用了开源框架并有助于开发基于Web的应用。通过分析现有的开源框架，本文提出了新的架构，基本环境及他们用来提高和利用其他一些框架的相关技术。架构定义了自己开发方法，其目的是协助客户开发和事例工程。 应用程序设计应该关注在工程中的重复利用。即使有独特的功能要求，也
机械类外文翻译 塑料注塑模具浇口优化 摘要:用单注塑模具浇口位置的优化方法，本文论述。该闸门优化设计的目的是最大限度地减少注塑件翘曲变形，翘曲，是因为对大多数注塑成型质量问题的关键，而这是受了很大的部分浇口位置。特征翘曲定义为最大位移的功能表面到表面的特征描述零件翘曲预测长度比。结合的优化与数值模拟技术，以找出最佳浇口位置，其中模拟armealing算法用于搜索最优。最后，通过实例讨论的文件，它可以得出结论，该方法是有效的。 注塑模具、浇口位臵、优化、特征翘曲变形关键词: 简介 塑料注射成型是一种广泛使用的，但非常复杂的生产的塑料产品，尤其是具有高生产的要求，严密性，以及大量的各种复杂形状的有效方法。质量ofinjection 成型零件是塑料材料，零件几何形状，模具结构和工艺条件的函数。注塑模具的一个最重要的部分主要是以下三个组件集:蛀牙，盖茨和亚军，和冷却系统。拉米夫定、Seow(2000)、金和拉米夫定(2002) 通过改变部分的尼斯达到平衡的腔壁厚度。在平衡型腔充填过程提供了一种均匀分布压力和透射电镜,可以极大地减少高温的翘曲变形的部分～但仅仅是腔平衡的一个重要影响因素的一部分。cially Espe,部分有其功能上的要求,其厚度通常不应该变化。 pointview注塑模具设计的重点是一门的大小和位臵,以及流道系统的大小和布局。大门的大小和转轮布局通常被认定为常量。相对而言,浇口位臵与水口大小布局也更加灵活,可以根据不同的零件的质量。 李和吉姆(姚开屏,1996a)称利用优化流道和尺寸来平衡多流道系统为multiple 注射系统。转轮平衡被形容为入口压力的差异为一多型腔模具用相同的蛀牙,也存
毕业设计（论文） 外文翻译 题目西安市水源工程中的 水电站设计 专业水利水电工程 班级 学生 指导教师 2016年
研究钢弧形闸门的动态稳定性 牛志国 河海大学水利水电工程学院，中国南京，邮编210098 nzg_197901@https://www.doczj.com/doc/af15095416.html,，niuzhiguo@https://www.doczj.com/doc/af15095416.html, 李同春 河海大学水利水电工程学院，中国南京，邮编210098 ltchhu@https://www.doczj.com/doc/af15095416.html, 摘要 由于钢弧形闸门的结构特征和弹力，调查对参数共振的弧形闸门的臂一直是研究领域的热点话题弧形弧形闸门的动力稳定性。在这个论文中，简化空间框架作为分析模型，根据弹性体薄壁结构的扰动方程和梁单元模型和薄壁结构的梁单元模型，动态不稳定区域的弧形闸门可以通过有限元的方法，应用有限元的方法计算动态不稳定性的主要区域的弧形弧形闸门工作。此外，结合物理和数值模型，对识别新方法的参数共振钢弧形闸门提出了调查，本文不仅是重要的改进弧形闸门的参数振动的计算方法，但也为进一步研究弧形弧形闸门结构的动态稳定性打下了坚实的基础。 简介 低举升力，没有门槽，好流型，和操作方便等优点，使钢弧形闸门已经广泛应用于水工建筑物。弧形闸门的结构特点是液压完全作用于弧形闸门，通过门叶和主大梁，所以弧形闸门臂是主要的组件确保弧形闸门安全操作。如果周期性轴向载荷作用于手臂，手臂的不稳定是在一定条件下可能发生。调查指出:在弧形闸门的20次事故中，除了极特殊的破坏情况下，弧形闸门的破坏的原因是弧形闸门臂的不稳定;此外，明显的动态作用下发生破坏。例如:张山闸，位于中国的江苏省，包括36个弧形闸门。当一个弧形闸门打开放水时，门被破坏了，而其他弧形闸门则关闭，受到静态静水压力仍然是一样的，很明显，一个动态的加载是造成的弧形闸门破坏一个主要因素。因此弧形闸门臂的动态不稳定是造成弧形闸门(特别是低水头的弧形闸门)破坏的主要原是毫无疑问。
译文 流体传动及控制技术已经成为工业自动化的重要技术，是机电一体化技术的核心组成之一。而电液比例控制是该门技术中最具生命力的一个分支。比例元件对介质清洁度要求不高，价廉，所提供的静、动态响应能够满足大部分工业领域的使用要求，在某些方面已经毫不逊色于伺服阀。比例控制技术具有广阔的工业应用前景。但目前在实际工程应用中使用电液比例阀构建闭环控制系统的还不多，其设计理论不够完善，有待进一步的探索，因此，对这种比例闭环控制系统的研究有重要的理论价值和实践意义。本论文以铜电解自动生产线中的主要设备——铣耳机作为研究对象，在分析铣耳机组各构成部件的基础上，首先重点分析了铣耳机的关键零件——铣刀的几何参数、结构及切削性能，并进行了实验。用电液比例方向节流阀、减压阀、直流直线测速传感器等元件设计了电液比例闭环速度控制系统，对铣耳机纵向进给装置的速度进行控制。论文对多个液压阀的复合作用作了理论上的深入分析，着重建立了带压差补偿型的电液比例闭环速度控制系统的数学模型，利用计算机工程软件，研究分析了系统及各个组成环节的静、动态性能，设计了合理的校正器，使设计系统性能更好地满足实际生产需要 水池拖车是做船舶性能试验的基本设备,其作用是拖曳船模或其他模型在试验水池中作匀速运动,以测量速度稳定后的船舶性能相关参数,达到预报和验证船型设计优劣的目的。由于拖车稳速精度直接影响到模型运动速度和试验结果的精度,因而必须配有高精度和抗扰性能良好的车速控制系统,以保证拖车运动的稳速精度。本文完成了对试验水池拖车全数字直流调速控制系统的设计和实现。本文对试验水池拖车工作原理进行了详细的介绍和分析,结合该控制系统性能指标要求,确定采用四台直流电机作为四台车轮的驱动电机。设计了电流环、转速环双闭环的直流调速控制方案,并且采用转矩主从控制模式有效的解决了拖车上四台直流驱动电机理论上的速度同步和负载平衡等问题。由于拖车要经常在轨道上做反复运动,拖动系统必须要采用可逆调速系统,论文中重点研究了逻辑无环流可逆调速系统。大型直流电机调速系统一般采用晶闸管整流技术来实现,本文给出了晶闸管整流装置和直流电机的数学模型,根据此模型分别完成了电流坏和转速环的设计和分析验证。针对该系统中的非线性、时变性和外界扰动等因素,本文将模糊控制和PI控制相结合,设计了模糊自整定PI控制器,并给出了模糊控制的查询表。本文在系统基本构成及工程实现中,介绍了西门子公司生产的SIMOREGDC Master 6RA70全数字直流调速装置,并设计了该调速装置的启动操作步骤及参数设置。完成了该系统的远程监控功能设计,大大方便和简化了对试验水池拖车的控制。对全数字直流调速控制系统进行了EMC设计,提高了系统的抗干扰能力。本文最后通过数字仿真得到了该系统在常规PI控制器和模糊自整定PI控制器下的控制效果,并给出了系统在现场调试运行时的试验结果波形。经过一段时间的试运行工作证明该系统工作良好,达到了预期的设计目的。 提升装置在工业中应用极为普遍,其动力机构多采用电液比例阀或电液伺服阀控制液压马达或液压缸,以阀控马达或阀控缸来实现上升、下降以及速度控制。电液比例控制和电液伺服控制投资成本较高,维护要求高,且提升过程中存在速度误差及抖动现象,影响了正常生产。为满足生产要求,提高生产效率,需要研究一种新的控制方法来解决这些不足。随着科学技术的飞速发展,计算机技术在液压领域中的应用促进了电液数字控制技术的产生和发展,也使液压元件的数字化成为液压技术发展的必然趋势。本文以铅电解残阳极洗涤生产线中的提升装置为研究
Section 3 Design philosophy, design method and earth pressures 3.1 Design philosophy 3.1.1 General The design of earth retaining structures requires consideration of the interaction between the ground and the structure. It requires the performance of two sets of calculations: 1）a set of equilibrium calculations to determine the overall proportions and the geometry of the structure necessary to achieve equilibrium under the relevant earth pressures and forces; 2）structural design calculations to determine the size and properties of thestructural sections necessary to resist the bending moments and shear forces determined from the equilibrium calculations. Both sets of calculations are carried out for specific design situations (see 3.2.2) in accordance with the principles of limit state design. The selected design situations should be sufficiently Severe and varied so as to encompass all reasonable conditions which can be foreseen during the period of construction and the life of the retaining wall. 3.1.2 Limit state design This code of practice adopts the philosophy of limit state design. This philosophy does not impose upon the designer any special requirements as to the manner in which the safety and stability of the retaining wall may be achieved, whether by overall factors of safety, or partial factors of safety, or by other measures. Limit states (see 1.3.13) are classified into: a) ultimate limit states (see 3.1.3); b) serviceability limit states (see 3.1.4). Typical ultimate limit states are depicted in figure 3. Rupture states which are reached before collapse occurs are, for simplicity, also classified and
近几年，我厂和英国、西班牙的几个公司有业务往来，外商传真发来的图纸都是英文标注，平时阅看有一定的困难。下面把我们积累的几点看英文图纸的经验与同行们交流。 1标题栏 英文工程图纸的右下边是标题栏（相当于我们的标题栏和部分技术要求），其中有图纸名称（TILE）、设计者（DRAWN）、审查者（CHECKED）、材料（MATERIAL）、日期（DATE）、比例（SCALE）、热处理（HEAT TREATMENT）和其它一些要求，如： 1)TOLERANCES UNLESS OTHERWISE SPECIFIAL 未注公差。 2)DIMS IN mm UNLESS STATED 如不做特殊要求以毫米为单位。 3)ANGULAR TOLERANCE±1°角度公差±1°。 4)DIMS TOLERANCE±0.1未注尺寸公差±0.1。 5)SURFACE FINISH 3.2 UNLESS STATED未注粗糙度3.2。 2常见尺寸的标注及要求 2.1孔（HOLE）如： （1）毛坯孔：3"DIAO+1CORE 芯子3"0+1; （2）加工孔：1"DIA1"; （3）锪孔：锪孔(注C＇BORE=COUNTER BORE锪底面孔); （4）铰孔：1"/4 DIA REAM铰孔1"/4; （5）螺纹孔的标注一般要表示出螺纹的直径，每英寸牙数（螺矩）、螺纹种类、精度等级、钻深、攻深，方向等。如： 例1.6 HOLES EQUI-SPACED ON 5"DIA (6孔均布在5圆周上（EQUI-SPACED=EQUALLY SPACED均布） DRILL 1"DIATHRO＇ 钻1"通孔（THRO＇=THROUGH通） C/SINK22×6DEEP 沉孔22×6 例2.TAP7"/8-14UNF-3BTHRO＇ 攻统一标准细牙螺纹，每英寸14牙，精度等级3B级 （注UNF=UNIFIED FINE THREAD美国标准细牙螺纹） 1"DRILL 1"/4-20 UNC-3 THD7"/8 DEEP 4HOLES NOT BREAK THRO钻 1"孔，攻1"/4美国粗牙螺纹，每英寸20牙，攻深7"/8,4孔不准钻通（UNC=UCIFIED COARSE THREAD 美国标准粗牙螺纹）
Riverfront Landscape Design for London 2012 Olympic Park Client: Olympic Delivery Authority Location: London, UK Project Credit: Atkins Text: Mike McNicholas, Project Director, Atkins How do you plant along a river's edge, knowing that millions of people could be passing through thesite in the near future? How do you design, create and maintain the surrounding wetlands, knowing that man-made wet woodland is very rare and transitionalby nature? How do you ensurethat the habitat being created remains viable and sustainable in the long-term? Atkins’engineers of the wetlands and river edges on the London 2012 Olympic Park were tasked with fi nding answers to all of these questions. Covering more than 246 hectares of formerly derelict industrial land, London’s new Olympic Park for the London 2012 Olympic and Paralympic Games is one of Europe’s biggest-ever urban greening projects. Rivers and wetlands are at the heart of the vision for the new park, which lies in east London’s Lower Lee Valley. Th e landscape that’s now emerging will provide a backdrop for the main action of