时钟发生器芯片的功能及识别
时钟发生器芯片能够给整个主板的各个芯片提供不同频率的时钟信号，从而使第个芯片都能正常地运行、工作，一旦时钟发生器芯片发生损坏，将导致主板无法工作。
时钟发生器芯片是通过与石英晶体相配合，产生整个主板上所需要的时钟信号，该信号分别送给芯片组和CPU。在CPU 中设有倍频电路，可能系统时钟的频率提高几倍或者是更高的倍数，以满足CPU倍频工作或超频工作的需要。将倍频后的信号送到CPU的核心电路。由CPU再经过芯片组的内存相连，对内存的数据进行存取控制，图3－40所示为时钟发生器的控制关系。
图3－40 时钟电路及倍频
- - -. 目录 1 、课程设计目的 (2) 2 、课程设计和要求 (2) 2.1、设计内容 (2) 2.2、设计要求 (2) 3 、设计方案 (2) 3.1、设计思路 (2) 3.2、工作原理及硬件框图 (2) 3.3、硬件电路原理图 (8) 3.4、PCB版图设计 (8) 4 、课程设计总结 (9) 5 、参考文献 (11)
一、课程设计目的 （1）掌握电子电路的一般设计方法和设计流程； （2）学习简单电路系统设计，掌握Protel99的使用方法； （3）掌握8051单片机、实时时钟/日历芯片MC146818的应用； （4）学习掌握硬件电路设计的全过程。 二·课程设计内容和要求 2.1、设计内容：设计一个基于单片机实时时钟/日历 2.2、设计要求: （1）学习掌握8051单片机的工作原理及应用； （2）学习掌握实时时钟/日历芯片MC146818的工作原理及应用； （3）设计MC146818与8051的接口电路原理图及PCB版图； （4）整理设计内容，编写设计说明书。 三·设计方案 3.1、设计思路 数字时钟系统的组成： 硬件电路设计主要围绕时钟日历芯片MC146818的使用进行的，主要由8051单片机·MC146818时钟日历芯片·液晶显示屏·键盘组成。 3.2、工作原理及硬件框图 工作原理：
图（1）数字时钟系统框图 （3）电路设计 8051单片机： 单片机的40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。 ⒈电源: ⑴ VCC - 芯片电源，接+5V； ⑵ VSS - 接地端；
⒉时钟: XTAL1、XTAL2 - 晶体振荡电路反相输入端和输出端。 ⒊控制线: 控制线共有4根， ⑴ ALE/PROG:地址锁存允许/片内EPROM编程脉冲 ① ALE功能：用来锁存P0口送出的低8位地址 ② PROG功能：片内有EPROM的芯片，在EPROM编程期间，此引脚输入编程脉冲。 ⑵ PSEN:外ROM读选通信号。 ⑶ RST/VPD:复位/备用电源。 ① RST（Reset）功能：复位信号输入端。 ② VPD功能：在Vcc掉电情况下，接备用电源。 ⑷ EA/Vpp:内外ROM选择/片内EPROM编程电源。 ① EA功能：内外ROM选择端。 ②Vpp功能：片内有EPROM的芯片，在EPROM编程期间，施加编程电源Vpp。 ⒋ I/O线 8051共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。P3口还 具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。 (2)时钟日历芯片MC146818: MC146818是MOTOROLA公司生产的CMOS实时时钟/日历芯片，该芯片可
（用数码管显示实时日历时钟的应用设计）
摘要 本课题通过MCS-51单片机来设计电子时钟，采用汇编语言进行编程，可以实现以下一些功能：小时，分，秒和年，月，日的显示。本次设计的电子时钟系统由时钟电路，LED显示电路三部分组成。51单片机通过软件编程，在LED数码管上实现小时，分，秒和年，月，日的显示；利用时钟芯片DS1302来实现计时。本文详细介绍了DS1302 芯片的基本工作原理及其软件设计过程，运用PROTEUS软件进行电路连接和仿真，同时还介绍了74LS164，通过它来实现I|O口的扩展。 关键词：时钟芯片，仿真软件，74LS164 目录 前言 0．1设计思路 (8) 0．2研究意义 (8)
一、时钟芯片 1．1 了解时钟芯片……………………………………………….8-9 1．2 掌握时钟芯片的工作原理………………………………….10-11二、74LS164 2．1 了解74LS164........................................................11-12 2．2 掌握的74LS164工作原理. (12) 三、数码管 3．1 熟悉常用的LED数码管...........................................12-13 3．2 了解动态显示与静态显示. (13) 四、程序设计 4．0 程序流程图 (14) 4．1 DS1392的驱动.......................................................15-16 4．2 PROTUES实现电路连接. (17) 4．3 数码管的显示:小时；分；秒 (18) 4．4 数码管显示：年；月；日 (19) 五、总结…………………………………………………………………..20-21 六、附页程序………………………………………………………………22-31前言
数字时钟设计 姓名 学号 专业电子信息技术 指导教师 成绩 日期
基于555的数字时钟显示 摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，通过555定时器改装的多谐震荡器发出的脉冲频率具有一定的准确性。在这次设计中对分频器、计数器、、译码器和显示器进行研究编译，并完成了各种器件的编译工作，实现数字钟的功能。有准确计时，以数字形式显示时、分、秒的时间和校时功能。秒和校时功能都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示。 1引言 随着科技的快速发展，数字电子钟在实际生活中的应用越来越广泛，小到普通的电子表，大到航天器等高科技电子产品中的计时设备。数字钟是一个将“时”，“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有整点报时附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、报时电路和振荡器组成。作为电子技术的一名学生掌握并能够独立自主设计一个数字电子钟是必要和必须的，既可以加深对课本上理论知识的理解又能锻炼自己的思考和解决问题的能力。于是，经过查阅许多相关书籍和浏览许多网络未找到目录项。资源，我做了这款简单数字电子钟的设计。 2 方案论证 2.1 原理设计和功能描述 2.1.1 数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，12进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 2.1.2 数字电子钟总体框架图
￥ 摘要 本设计针对数字钟PCB板设计较为复杂的问题，利用国内知名度较高、应用最广泛的电路辅助设计软件protel99se进行了电路板的设计。本设计介绍了各部分电路的构成及准确完成了数字钟PCB电路板的设计。本设计数字钟原理图分析入手，说明了在平台中完成原理图设计，电气检测，网络表生成，PCB设计的基本操作程序。数字钟的主要电路是由电源电路、显示电路、校时电路、晶体振荡电路组成。PCB是电子元器件的支撑体，是电子元器件电气连接的提供者。PCB的设计是以电路原理图为根据，实现电路设计者所需要的功能。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。 关键词：数字钟；PCB；原理图；芯片 — 【
目录 前言 (1) 第一章@ 第二章绪论 (2) 数字钟的研究背景和意义 (2) 数字钟的发展和趋势 (2) 第二章系统电路的绘制 (3) 电路组成方框图 (3) 电路原理图制作 (3) 原理图环境设置 (4) 绘制原理图 (5) $ 电气规则检查及网络表输出 (7) 原理图分析 (10) 晶体振荡器 (10) 分频器 (11) 计数器电路 (12) 显示和译码电路 (12) 电源电路 (13) 第三章电路板PCB设计 (14) , PCB设计规范 (14) PCB设计流程 (17) 输出光绘文件 (21) PCB制件作 (23)
心得体会 (25) 参考文献 (26) 附图 (27) 附表 (28) "
前言 PCB（Printed Circuit Board），中文名称为印制线路板，简称印制板，是电子工业的重要部件之一。几乎每种电子设备，小到电子手表、计算器，大到计算机，通讯电子设备，军用武器系统，只要有集成电路等电子元器件，为了它们之间的电气互连，都要使用印制板。在较大型的电子产品研究过程中，最基本的成功因素是该产品的印制板的设计、文件编制和制造。印制板的设计和制造质量直接影响到整个产品的质量和成本，甚至导致商业竞争的成败。 Protel系列电子设计软件是在EDA行业中，特别是在PCB设计领域具有多年发展历史的设计界软件，由于其功能强大，操作简单实用，近年来成为国内发展最快。 Protel 99已不是单纯的PCB（印制电路板）设计工具，而是由多个模块组成的系统工具，分别是SCH（原理图）设计、SCH（原理图）仿真、PCB（印制电路板）设计、Auto Router（自动布线器）和FPGA设计等，覆盖了以PCB为核心的整个物理设计。该软件将项目管理方式、原理图和PCB图的双向同步技术、多通道设计、拓朴自动布线以及电路仿真等技术结合在一起，为电路设计提供了强大的支持。 随着计算机事业的发展，在信息化时代，电路设计中的很多工作都可以用计算机来完成。这样就大大减轻了设计人员的体力劳动强度，并且保证了设计的规范性准确性。而Protel99SE技术已越来越为人们所关注,人们利用protel99SE绘制各种原理图，进而制作出各种各样的科技产品已经成为当今世界的一个不可或缺的组成部分，所以说Protel99SE技术已越来越显得重要。
目录 1题目设计的要求 (1) 2 系统硬件设计 (1) 2.1设计原理 (1) 2.2器件的功能与作用 (1) 2.2.1 MCS51单片机AT89C51 (1) 2.2.2 串行时钟日历片DS1302 (2) 2.2.3 液晶显示LCD1602 (3) 3 系统软件设计 (4) 3.1程序流程 (4) 3.2程序代码 (5) 4 系统仿真调试 (12) 4.1仿真原理图设计 (12) 4.2仿真运行过程 (12) 4.3仿真运行结果 (13) 5 总结 (13) 6 参考文献 (13)
1题目设计的要求 通过串行日历时钟芯片DS1302生成当前日期和是时间，通过IO口传输到AT89c52芯片中，然后再将AT89c52接收到的数据输出到LCD上。要求LCD上显示的日期和时间与当前系统时间保持一致。 2 系统硬件设计 2.1 设计原理 图3.1 电路原理图 2.2 器件的功能与作用 2.2.1 MCS51单片机AT89C51 XX AT89C51是一种带4K字节FLASH存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件
采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。 由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器。 AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 2.2.2 串行时钟日历片DS1302 系统的组成与工作原理: 系统由单片机AT89C52，串行日历时钟片DS1302,液晶显示模组LCD1602。 DS1302的CLOCK与AT89C52的P1.6相连，RST与P1.5相连，IO与P1.7相连。 LCD1602的D0~D7与AT89C51的P0.0~P.7相连，并接上拉电阻，RS与P2.0相连，RW与P2.1相连，E与P2.2相连。 DS1302是DALLAS公司拖出的涓流充电时钟芯片，内含有一个实时时钟/日历和31个季节静态RAM，通过简单地串行接口与单片机进行通信，实时时钟/日历电路提供秒、分、时、日、日期、月、年的信息，每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM指示决定采用24小时或12小时格式，DS1302与单片机之间能简单地采用同步串行方式进行通信，仅需用到RES复位、I/O 数据线、SCLK串行时钟3个口线。对时钟、RAM的读/写，可以改用单字节方式或多达31个字节的字符组方式。DS1302工作时功耗很低，保持数据和时钟信息是功率小于1mW。DS1302广泛应用于电话传真、便携式仪器及电池供电的仪器仪表等产品领域中。 RT-1602 字符型液晶模块是以两行16个子的5*7点阵吐信来显示字符的液晶显示器。 DS1302有8个引脚： X1、X2：32.768kHz晶振介入引脚。 GND：地。 RST：复位引脚，低电平有效。 I/O：数据输入/输出引脚，具有三态功能。 SCLK：串行时钟输入引脚。 Vcc1：工作电源引脚。 Vcc2：备用电源引脚。 DS1302有一个控制寄存器，12个日历，时钟寄存器和31个RAM。 控制寄存器 控制寄存器用于存放DS1302的控制命令字，DS1302的RST引脚回到高电平后写入的第一个字就为控制命令。它用于对DS1302读写过程进行控制，它的格式如下：
实时时钟芯片DS1302的结构,工作原理及应用(含源程序) 1.ds1302实时时钟简介 现在流行的串行时钟电路很多，如DS1302、DS1307、PCF8485等。这些电路的接口简单、价格低廉、使用方便，被广泛地采用。本文介绍的实时时钟电路DS1302是DALLAS公司的一种具有涓细电流充电能力的电路，主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768kHz晶振。 2 DS1302的结构及工作原理 DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。 2.1 引脚功能及结构 图1示出DS1302的引脚排列,其中Vcc1为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1＋0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或多字节数据的传送手段。当RST 为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST 置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在Vcc≥2.5V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端(双向)，后面有详细说明。SCLK始终是输入端。 2.2 DS1302的控制字节
闽南师范大学物理与信息工程院 课程设计报告课题:简易数字计时电路设计 姓名： 学号： 系别： 专业： 年级： 指导教师： 2013年11 月3 日
摘要：本课设是以并联谐振方式经过二分频产生一个秒脉冲，依次通过十分频、六分频、十分频三个电路产生一个时间能达到九分五十九秒的时钟。具有报警、清零、启动计时、暂停计时及继续计时等功能。在电源上也是采用简单实用的稳压电源。该电路节省成本，电路原理清晰，稍作修改可以用来当做闹钟、计时等。 关键词：计时报警 74LS161 CD4060 CD4011 74LS48
目录 1.设计任务 (4) 1.1 设计目的 (4) 1.2 设计要求 (4) 2.设计方案 (5) 2.1 设计总框图 (5) 2.1.1 设计思路 (5) 2.2 直流稳压电源 (5) 2.3 秒脉冲信号发生器电路 (6) 2.4 分频电路 (7) 2.5 显示及其驱动电路 (8) 2.6 即时时间设置电路 (8) 2.7 报警选频电路 (10) 2.8 蜂鸣器驱动电路 (10) 3.系统测试 (11) 3.1 电路的检查 (11) 3.2 电路板的调试及其问题 (11) 3.3 数据测量 (12) 4.结论 (14) 5.参考资料 (14) 6.附录 (14) 6.1 元器件清单 (14) 6.2 仪器设备清单 (15) 6.3 原理图 (15) 6.4 PCB图 (16) 6.5 实物图 (17)
1.设计任务 1.1设计目的 1.熟悉中、小规模数字集成电路的使用方法。 2.熟悉常用分频、计数、译码、显示等电路。 3.掌握数字电路设计、组装、调试方法。 1.2设计要求 1.具有“分”“秒”显示的计时电路（9分59秒）。 2.具有随时计时清零的功能。 3.秒信号产生、系统电源设计。 4.具有调整“分”“秒”的功能。 5.计时将满时具有声音提示功能： 9分51秒、53秒、55秒、57秒、59秒输出前4响低音，后1响高音鸣叫。步长为1秒，最后1响结束时正好为整点。（低音500Hz左右，高音1000Hz左右）。 7.用中小规模集成电路实现，画出系统框图、各单元逻辑电路图。 6.铺铜板板的大小(10cm * 10cm)。 2. 设计方案 2.1 设计总框图 图2.1简易数字计时电路设计总框图
目录 1.题目设计要求 (1) 2.开发平台简介 (1) 3.系统硬件设计 (2) 3.1设计原理 (2) 3.2器件的功能与作用 (2) 3.2.1 MCS51单片机AT89C51 (2) 3.2.2复位电路 (3) 3.2.3晶振电路 (4) 3.2.4 DS1302时钟模块 (4) 3.2.5 引脚功能及结构 (4) 3.2.6 DS1302的控制字节 (5) 3.2.7 数据输入输出(I/O) (5) 3.2.8 DS1302的寄存器 (6) 3.2.9 液晶显示LCD1602 (6) 3.2.10 串行时钟日历片DS1302 (8) 4.系统软件设计 (10) 4.1程序流程 (10) 4.2程序代码 (10) 5.系统仿真调试 (20) 5.1仿真原理图设计 (20) 5.2仿真运行过程 (21) 5.3仿真运行结果 (21) 6.总结 (21) 7.参考文献 (22)
1.题目设计要求 通过串行日历时钟芯片DS1302生成当前日期和是时间，通过IO口传输到AT89c52芯片中，然后再将AT89c52接收到的数据输出到LCD上。要求LCD上显示的日期和时间与当前系统时间保持一致。 2.开发平台简介 2.1系统仿真平台Proteus Proteus软件是由英国Labcenter Electronics公司开发的EDA工具软件，已有近20年的历史，在全球得到了广泛应用。Proteus软件的功能强大，它集电路设计、制版及仿真等多种功能于一身，不仅能够对电工、电子技术学科涉及的电路进行设计，还能够对微处理器进行设计和仿真，并且功能齐全，界面多彩。和我们手头其他的电路设计仿真软件，他最大的不同即它的功能不是单一的。另外，它独特的单片机仿真功能是任何其他仿真软件都不具备的。 2.2软件开发平台Keil C Keil C51是美国Keil Software公司出品的51系列兼容单片机C语言软件开发系统，与汇编相比，C语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。Keil提供了包括C编译器、宏汇编、连接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案，通过一个集成开发环境（uVision）将这些部分组合在一起。Keil C51生成的目标代码效率之高，多数语句生成的汇编代码很紧凑，容易理解。在开发大型软件时更能体现高级语言的优势。
多功能数字计时器设计 姓名：杨会章 学号: 1004220242 专业：通信工程 学院：电光学院 指导教师： 2021-9-15
目录 一、设计内容简介 (3) 二、电路功能设计要求 (3) 三、电路原理简介 (3) 四、各单元电路原理 1、脉冲发生电路 (3) 2、计时电路 (4) 3、译码显示电路 (4) 5、校分电路 (5) 4、清零电路 (6) 6、报时电路 (7) 7、基本电路原理图 (8) 8、动态显示原理 (9) 9、动态显示原理图 (10) 10、波形图 (11) 五、实验中问题及解决办法 (11) 六、附录 (12) 1、元件清单 (12) 2、芯片引脚图和功能表 (12) 3、参考文献 (15)
一、设计内容简介 实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和附加电路控制电路几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。附加电路采用动态显示。 二、电路功能设计要求 1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下： 1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）； 2）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能； 3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。 4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒） 5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）； 6）系统级联。将以上电路进行级联完成计时器的所有功能。 7）可以增加数字计时器附加功能：定时、动态显示等。 三、电路原理简介 32678Hz石英晶体振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器、D触发器输出标准秒脉冲。秒计数器记满60后向分计数器进位。计数器的输出经译码器送显示器。记时出现误差时可以用校时电路进行校分，校秒。利用74153四选一数据选择器和128Hz、64Hz时钟信号控制选择秒位、秒十位、分位输出到译码器，并选通相应的数码管，实现动态显示。 四、各单元电路原理 1、秒脉冲发生电路 采用32678Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CD4060的分频，从Q14端输出的2Hz的脉冲信号经D触发器组成的二分频电路得到1Hz 的秒脉冲信号。原理图如下：
PCF8563 实时时钟日历芯片选型指南 1. 概述 PCF8563是低功耗的CMOS实时时钟日历芯片。它提供一个可编程时钟输出一个中断输出和掉电检测器所有的地址和数据，通过I2C总线接口串行传递最大总线速度为400Kbits/s，每次读写数据后内嵌的字地址寄存器会自动产生增量。 2. 特性 低工作电流典型值：0.25 A，VDD=3.0V Tamb=25 时; 世纪标志; 大工作电压范围：1.0V--5.5V; 低休眠电流典型值为：0.25 A(VDD=3.0V,Tamb=25 ); 400KHz 的I2C 总线接口：VDD=1.8 5.5V 时; 可编程时钟输出频率为：32.768KHz、1024Hz、32Hz、1Hz; 报警和定时器; 内部集成的振荡器电容片内电源复位功能掉电检测器; I2C 总线从地址:读0A3H 写0A2H; 开漏中断引脚。 3. 应用 复费率电度表IC、卡水表IC、卡煤气表 便携仪器 传真机移动电话 电池电源产品 4.简明参考数据
8.功能描述 PCF8563内有16个8位的地址递增寄存器，一个32.768 kHz片上集成电容振荡器，一个实时时钟源（RTC）的分频器，可编程的时钟输出，一个定时器，报警器，一个低压检测器和400KHz的I2C接口。 所有16个寄存器被设计成可寻址的8位并行寄存器，虽然不是所有的位都有效。前两个寄存器（内存地址00H和01H），用于控制与/或状态寄存器。内存地址02H至08H是时钟功能的计数器，用于（秒、分、时、日、月、年计数器）。内存地址09H至0CH包含定义报警的条件的报警寄存器。内存地址0DH控制CLKOUT的输出频率。0EH和0FH分别是定时控制器和定时器。 秒、分钟、小时、天、月、年、以及每分钟报警、小时报警、日报警寄存器都以BCD 格式编码。平日和星期报警寄存器不以BCD格式编码。 当一个RTC寄存器被读取，所有的寄存器的内容被冻结。因此可以避免在读指令跳转期间，读取时钟/日历时发生错误。 8.1 报警功能模式 通过清除一个或多个报警寄存器最高有效位(位AE=报警启用），相应的报警条件将被激活。这种方式可以产生从每分钟至每周一次的报警。报警条件设置报警标志，AF（控制/状态寄存器2的第3位）,AF可用于产生一个中断（INT）,AF只能通过软件清零。 8.2 定时器模式 8位减数计时器（地址0FH）由定时控制寄存器（地址0EH，参见表25）控制。定时控制寄存器可以选择定时器的时钟源频率（4096，64，1，或1/60Hz）和启用/禁用计时器。从软件加载的8位二进制值的倒计时，在每个倒计时结束时，定时器设置的定时器标志TF(见表7)。定时器标志位TF只能由软件清零。根据定时器标志位TF可以产生一个中断（INT）。每个倒计时阶段都可能会产生中断脉冲信号，作为一个永久的积极信号，如TF条件下。TI/ TP（见表7）用于控制这种模式的选择。当读取定时器，当前的倒计时数值作为返回值。 8.3 CLKOUT输出 CLKOUT引脚有可编程方波。由CLKOUT频率寄存器（地址0DH;见表23）控制操作。时钟频率32.768KHz（默认），1024，32和1Hz的频率可以作为系统时钟，单片机的时钟，输入到电荷泵，或校准振荡器。CLKOUT开漏输出，上电时启用。如果禁用它变为高阻抗。8.4 复位低电压检测器和时钟监视器 PCF8563的包括内部复位电路，振荡器停止时，复位电路激活。在复位状态下，I2C总线初始化，所有寄存器和地址指针被清零，VL、TD1、TD0、TESTC和AE被设置为逻辑1。8.5 低电压检测器和时钟监视器 PCF8563芯片的低电压探测器。当VDD低于Vlow，VL位（秒寄存器第7位）设置表明可靠的时钟/日历信息将不再保证。VL标志只能由软件清零。 位VL用于检测在电池供电情况下，VDD慢慢降低到Vlow的情况。在VDD低于Vlow之前应该把VDD从新拉高。这种情况下，时间可能被损坏。 8.6 寄存器结构
摘要 数字钟就是一种用数字电路技术实现日、时、分、秒计时的装置,与传统的机械式时钟相比,具有更高的准确性与直观性,且无机械传动装置,具有更更长的使用寿命,因此得到了广泛的使用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。 本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用555芯片连接成输出1000秒的多谐振荡器,然后经过74LS90构成的分频器输出1HZ的秒脉冲,用74LS160(10进制计数器)连接成60与24进制的计数器,再通过七段数码管显示,外加上校时电路,整点报时电路即构成了简单数字钟。扩展电路可实现定点报时功能。 关键字:多谐振荡器;分频器;计时电路;闹钟电路;校时电路;整点报时电路 目录 1 设计内容及要求 0 1、1设计目的 0 1、2设计内容与要求 0 1、3创新部分 0 2 系统总体设计方案 0 2、1 数字时钟的组成 0 2、2原理分析 0 2、3基本逻辑功能框图 (1) 3 器件选择 (1) 3、1 555集成定时器 (1) 3、2 74LS160 (2) 3、3 LED显示屏 (3)
3、4 4位十进制同步可逆计数器74LS90 (4) 3、5 4位数值比较器74LS85 (5) 4 数字时钟的电路设计 (7) 4、1 时钟振荡电路 (7) 4、1、1 555多谐振荡器产生1KHz (7) 4、1、2 时钟信号发生电路 (7) 4、1、3 时钟振荡电路的Multisim仿真 (8) 4、2 分频器电路 (9) 4、3秒脉冲发生器电路 (10) 4、4 分脉冲发生器电路 (11) 4、5 时脉冲发生器电路 (12) 4、6 校时电路 (12) 4、7 整点报时电路 (13) 4、8闹钟功能电路 (15) 4、9 数字时钟总仿真电路图 (16) 5 心得体会 (17) 5、1 关于数字时钟的心得体会 (17) 5、2 关于收音机的焊接与调试心得体会 (18) 参考文献 (19)
电子技术课程设计 数字电子时钟的设计 摘要： 设计一个周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能的电子钟。本系统的设计电路由时钟译码显示电路模块、脉冲逻辑电路模块、时钟脉冲模块、整电报时模块、校时模
块等部分组成。计数器采用异步双十进制计数器74LS90，发生器使用石英振荡器，分频器4060CD及双D触发器74LS74D，整电报时电路用门电路及扬声器构成。 一、设计的任务与要求 电子技术课程设计的主要任务是通过解决一，两个实际问题，巩固和加深在“模拟电子技术基础”和“数字电子技术基础”课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为以后从事生产和科研工作打下一定的基础。电子技术课程设计的主要内容包括理论设计、仿真实验、安装与调试及写出设计总结报告。衡量课程设计完成好坏的标准是：理论设计正确无误；产品工作稳定可靠，能达到所需要的性能指标。 本次课程设计的题目是“多功能数字电子钟电路设计”。要求学生运用数字电路，模拟电路等课程所学知识完成一个实际电子器件设计。 二、设计目的 1、让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统 的设计、安装、测试方法； 2、进一步巩固所学的理论知识，提高运用所学知识分析和解决实 际问题的能力； 3、提高电路布局﹑布线及检查和排除故障的能力； 4、培养书写综合实验报告的能力。
三、原理方框图如下 1、图中晶体振荡电路由石英32.768KHZ及集成芯。 2、图中分频器4060BD芯片及D触发器构成分频器。 3、计数器由二——五——十73LS90芯片构成。 4、图中DCD_HEX显示器用七段数码显示器且本身带有译码器。 5、图中校时电路和报时电路用门电路构成。 四、单元电路的设计和元器件的选择 1、十进制计数电路的设计 74LS90集成芯片是二—五—十进制计数器，所以将INB与QA 相连；R0（1）、R0（2）、R9(1)、R9（2）接地（低电平）；INA
数字钟设计 一、设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。 二、设计要求 1．设计指标 时间以24小时为一个周期； 显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 3．制作要求自行装配和调试，并能发现问题和解决问题。 4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、设计原理及其框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图3-1所示为数字钟的一般构成框图。 图3-1 数字钟的组成框图
⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。 方案设计与论证 1．数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz 的方波，作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显示部分。 2．总体结构框图如下： 图14 总体框图 单元电路设计与参数计算 3．脉冲产生电路 图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。图16是由555定时器构成的1HZ 的自激振荡器，其原理是： 第一暂态2、6端电位为Vcc 3 1 ，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。当上升至大于 Vcc 3 2 时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至 Vcc 3 1 时，输出高电平，以此循环。根据公式C R R f )2(43.121+≈得，此时频率为0.991。 图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图 4．时间计数电路 图19 74LS161引脚图 74LS161功能表 O
多功能数字钟电路设计 一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图 附录B:元器件清单
一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、数字电子钟方案框图 图1 数字电子钟方案框图
三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计 现要设计一个6进制的计数器，采用一片中规模集成电路74LS90N芯片，先接成十进制，再转换成6进制，利用“反馈清零”的方法即可实现6进制计数，如图2所示。 图2
2. 10进制电路设计 图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制，它由一级十进制计数器和一级六进制计数器连接而成，如图4所示，采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。
RTC实时时钟芯片 RTC实时时钟芯片是一种计时器，可以由硬件集成电路来完成，也可以由单片机加程序来完成。实时时钟可以对秒、分、时、星期、日、月和年进行准确计时，具有闰年补偿功能，能够计时到2100年。
消费类电子（机顶盒、VCR），手持式装置（GPS、POS终端），医疗设备，办公设备，电信（路由器、交换机、服务器），电器设备，汽车，消费类电子，嵌入式时标，工业，电表。 DS3231集成了温度补偿晶体振荡器(TCXO)和晶体，电池备份输入用于支持连续计时，可编程方波输出，低电平有效复位输出。关键参数： 工作温度商业级：0°C至+70°C，具有2ppm精度； 工业级：40°C至+85°C，具有3.5pmm精度。 DS3231M是业内首款内置MEMS、带温度补偿的RTC，允许器件用于强烈震动的场合，不会由于晶体失效而导致产品故障。 DS3232相比较于DS3231将32kHz输出驱动器更改为推挽输出，省去一个外部上拉电阻，节省空间，够加快时钟的边沿速度，降低器件功耗。电池切换时，可通过32kHz位选择使能/禁止32kHz输出。DS3232的32kHz输出在关闭状态下驱动至低电平，DS3231的32kHz输出在关闭状态下为高阻输出。DS3232内部可通过2个CRATE位控制温度转换速率，这些位用于控制器件的采样率。采样率决定了对温度传感器进行数字转换的频率，以及补偿振荡器的时间间隔。降低采样率则降低了温度传感器的工作频率，从而降低整体功耗。此外，DS3232具有236字节的SRAM。
压检测功能和振荡停止检测功能，内置定时器可以产生周期性的定时中断信号，警报器用于定时报警，可设定天、日期、小时、分钟。工作电压范围：1.70V-5.5V。计时保持电压：1.15V-5.5V。此外，采用IIC接口，支持低功耗模式。 RX6110 频率输出功能：能选择输出频率，有32.768kHz, 1024Hz, 1Hz。 接口类型：IIC总线接口和SPI总线接口。 自动电源切换功能：当VDD低于1.6V失效时，内部电源自动切换到VBAT. 内置128位的RAM。 定时器功能：当事件出现时，定时器可以自动记录到TF-bit，并能通过/IRQ1 或/IRQ2引脚输出。 报警功能：当事件出现时，定时器可以自动记录到AF-bit，并能通过/IRQ1引脚输出。 工作电压范围：1.6V-5.5V。 计时保持电压：1.1V-5.5V。
数字时钟显示电路图 发布: | 作者: | 来源: liuxianping | 查看:3663次 | 用户关注： 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x?X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。 工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。 电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分 别为xl【、xt￡、 m x? X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到 4个6选1的选择器上，选择器输出共4位接到译码器的输入端(y 、y 、y 、Y )上。数码管及与之对应要显示的计数器，由Q]、、的编码(BCD码)进行循环选择例如，当Q 、 1
、均为?0 时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同 时，六选一选择器对应的输出分别为Y y— y Xs—x X —x 。这时译码器的输 出a，b，??，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点 亮，显示第一个计数器的状态(x 、x 。、xX )。同理，当Q 、Q Q 为001”时，第二 个数码管点亮，显示第二个计数器的状态。依此类推，到第六个数码管断电后，接着第一个又开始点亮。如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时 加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。由于数码管电流很大，一 般小型管各段全亮时，大约要150mA～200mA 采用静电显示，此例中就要大于1A的 电流。这对长期工作的时钟很不经济，对于大型数码管会更加严重。此外，采用动态显示，数 码管的寿命与静态相比也相应延长Ⅳ 倍(本例为6倍)。
《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图
系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。
5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。