18B20温度传感器应用解析
温度传感器的种类众多，在应用与高精度、高可靠性的场合时DALLAS（达拉斯）公司生产的DS18B20温度传感器当仁不让。超小的体积，超低的硬件开消，抗干扰能力强，精度高，附加功能强，使得DS18B20更受欢迎。对于我们普通的电子爱好者来说，DS18B20的优势更是我们学习单片机技术和开发温度相关的小产品的不二选择。了解其工作原理和应用可以拓宽您对单片机开发的思路。
DS18B20的主要特征：
?? 全数字温度转换及输出。
?? 先进的单总线数据通信。
?? 最高12位分辨率，精度可达土0.5摄氏度。
?? 12位分辨率时的最大工作周期为750毫秒。
?? 可选择寄生工作方式。
?? 检测温度范围为–55°C ~+125°C (–67°F ~+257°F)
?? 内置EEPROM，限温报警功能。
?? 64位光刻ROM，内置产品序列号，方便多机挂接。
?? 多样封装形式，适应不同硬件系统。
DS18B20芯片封装结构：
DS18B20引脚功能：
·GND 电压地·DQ 单数据总线·VDD 电源电压·NC 空引脚
DS18B20工作原理及应用：
DS18B20的温度检测与数字数据输出全集成于一个芯片之上，从而抗干扰力更强。其一个工作周期可分为两个部分，即温度检测和数据处理。在讲解其工作流程之前我们有必要了解18B20的内部存储器资源。18B20共有三种形态的存储器资源，它们分别是：
ROM 只读存储器，用于存放DS18B20ID编码，其前8位是单线系列编码（DS18B 20的编码是19H），后面48位是芯片唯一的序列号，最后8位是以上56的位的CRC码（冗余校验）。数据在出产时设置不由用户更改。DS18B20共64位ROM。RAM 数据暂存器，用于内部计算和数据存取，数据在掉电后丢失，DS18B20共9
个字节RAM，每个字节为8位。第1、2个字节是温度转换后的数据值信息，第3、4个字节是用户EEPROM（常用于温度报警值储存）的镜像。在上电复位时其值将被刷新。第5个字节则是用户第3个EEPROM的镜像。第6、7、8个字节为计数寄存器，是为了让用户得到更高的温度分辨率而设计的，同样也是内部温度转换、计算的暂存单元。第9个字节为前8个字节的CRC码。EEPROM 非易失性记忆体，用于存放长期需要保存的数据，上下限温度报警值和校验数据，DS18B20共3位EEPROM，并在RAM都存在镜像，以方便用户操作。
RAM及EEPROM结构图：
图2
我们在每一次读温度之前都必须进行复杂的且精准时序的处理，因为DS18B20
的硬件简单结果就会导致软件的巨大开消，也是尽力减少有形资产转化为无形资产的投入，是一种较好的节约之道。
控制器对18B20操作流程：
1，复位：首先我们必须对DS18B20芯片进行复位，复位就是由控制器（单片机）给DS18B20单总线至少480uS的低电平信号。当18B20接到此复位信号后则会在15~60uS后回发一个芯片的存在脉冲。
2，存在脉冲：在复位电平结束之后，控制器应该将数据单总线拉高，以便于在15~60uS后接收存在脉冲，存在脉冲为一个60~240uS的低电平信号。至此，通信双方已经达成了基本的协议，接下来将会是控制器与18B20间的数据通信。如果复位低电平的时间不足或是单总线的电路断路都不会接到存在脉冲，在设计时要注意意外情况的处理。
3，控制器发送ROM指令：双方打完了招呼之后最要将进行交流了，ROM指令共有5条，每一个工作周期只能发一条，ROM指令分别是读ROM数据、指定匹配芯片、跳跃ROM、芯片搜索、报警芯片搜索。ROM指令为8位长度，功能是对片内的64位光刻ROM进行操作。其主要目的是为了分辨一条总线上挂接的多个器件并作处理。诚然，单总线上可以同时挂接多个器件，并通过每个器件上所独有的ID号来区别，一般只挂接单个18B20芯片时可以跳过ROM指令（注意：此处指的跳过ROM指令并非不发送ROM指令，而是用特有的一条“跳过指令”）。ROM 指令在下文有详细的介绍。
4，控制器发送存储器操作指令：在ROM指令发送给18B20之后，紧接着（不间断）就是发送存储器操作指令了。操作指令同样为8位，共6条，存储器操作指令分别是写RAM数据、读RAM数据、将RAM数据复制到EEPROM、温度转换、将E EPROM中的报警值复制到RAM、工作方式切换。存储器操作指令的功能是命令18 B20作什么样的工作，是芯片控制的关键。
5，执行或数据读写：一个存储器操作指令结束后则将进行指令执行或数据的读写，这个操作要视存储器操作指令而定。如执行温度转换指令则控制器（单片机）必须等待18B20执行其指令，一般转换时间为500uS。如执行数据读写指令则需要严格遵循18B20的读写时序来操作。数据的读写方法将有下文有详细介绍。若要读出当前的温度数据我们需要执行两次工作周期，第一个周期为复位、跳过ROM指令、执行温度转换存储器操作指令、等待500uS温度转换时间。紧接着执行第二个周期为复位、跳过ROM指令、执行读RAM的存储器操作指令、读数据（最多为9个字节，中途可停止，只读简单温度值则读前2个字节即可）。其它的操作流程也大同小异，在此不多介绍。
DS18B20芯片与单片机的接口：
图3
图4
如图所示，DS18B20只需要接到控制器（单片机）的一个I/O口上，由于单总线为开漏所以需要外接一个4.7K的上拉电阻。如要采用寄生工作方式，只要将VD D电源引脚与单总线并联即可。但在程序设计中，寄生工作方式将会对总线的状态有一些特殊的要求。
图5
DS28B20芯片ROM指令表：
Read ROM（读ROM）[33H] （方括号中的为16进制的命令字）
这个命令允许总线控制器读到DS18B20的64位ROM。只有当总线上只存在一个D S18B20的时候才可以使用此指令，如果挂接不只一个，当通信时将会发生数据冲突。
Match ROM（指定匹配芯片）[55H]
这个指令后面紧跟着由控制器发出了64位序列号，当总线上有多只DS18B20时，
只有与控制发出的序列号相同的芯片才可以做出反应，其它芯片将等待下一次复位。这条指令适应单芯片和多芯片挂接。
Skip ROM（跳跃ROM指令）[CCH]
这条指令使芯片不对ROM编码做出反应，在单总线的情况之下，为了节省时间则可以选用此指令。如果在多芯片挂接时使用此指令将会出现数据冲突，导致错误出现。
Search ROM（搜索芯片）[F0H]
在芯片初始化后，搜索指令允许总线上挂接多芯片时用排除法识别所有器件的6 4位ROM。
Alarm Search（报警芯片搜索）[ECH]
在多芯片挂接的情况下，报警芯片搜索指令只对附合温度高于TH或小于TL报警条件的芯片做出反应。只要芯片不掉电，报警状态将被保持，直到再一次测得温度什达不到报警条件为止。
DS28B20芯片存储器操作指令表：
Write Scratchpad （向RAM中写数据）[4EH]
这是向RAM中写入数据的指令，随后写入的两个字节的数据将会被存到地址2（报警RAM之TH）和地址3（报警RAM之TL）。写入过程中可以用复位信号中止写入。
Read Scratchpad （从RAM中读数据）[BEH]
此指令将从RAM中读数据，读地址从地址0开始，一直可以读到地址9，完成整个RAM数据的读出。芯片允许在读过程中用复位信号中止读取，即可以不读后面不需要的字节以减少读取时间。
Copy Scratchpad （将RAM数据复制到EEPROM中）[48H]
此指令将RAM中的数据存入EEPROM中，以使数据掉电不丢失。此后由于芯片忙于EEPROM储存处理，当控制器发一个读时间隙时，总线上输出“0”，当储存工作完成时，总线将输出“1”。在寄生工作方式时必须在发出此指令后立刻超用强上拉并至少保持10MS，来维持芯片工作。
Convert T（温度转换）[44H]
收到此指令后芯片将进行一次温度转换，将转换的温度值放入RAM的第1、2地
址。此后由于芯片忙于温度转换处理，当控制器发一个读时间隙时，总线上输出“0”，当储存工作完成时，总线将输出“1”。在寄生工作方式时必须在发出此指令后立刻超用强上拉并至少保持500MS，来维持芯片工作。
Recall EEPROM（将EEPROM中的报警值复制到RAM）[B8H]
此指令将EEPROM中的报警值复制到RAM中的第3、4个字节里。由于芯片忙于复制处理，当控制器发一个读时间隙时，总线上输出“0”，当储存工作完成时，总线将输出“1”。另外，此指令将在芯片上电复位时将被自动执行。这样RAM 中的两个报警字节位将始终为EEPROM中数据的镜像。
Read Power Supply（工作方式切换）[B4H]
此指令发出后发出读时间隙，芯片会返回它的电源状态字，“0”为寄生电源状态，“1”为外部电源状态。
DS18B20复位及应答关系示意图：
图6
每一次通信之前必须进行复位，复位的时间、等待时间、回应时间应严格按时序编程。
DS18B20读写时间隙：
DS18B20的数据读写是通过时间隙处理位和命令字来确认信息交换的。
写时间隙：
图7
写时间隙分为写“0”和写“1”，时序如图7。在写数据时间隙的前15uS总线需要是被控制器拉置低电平，而后则将是芯片对总线数据的采样时间，采样时间在15~60uS，采样时间内如果控制器将总线拉高则表示写“1”，如果控制器将总线拉低则表示写“0”。每一位的发送都应该有一个至少15uS的低电平起始位，随后的数据“0”或“1”应该在45uS内完成。整个位的发送时间应该保持在60 ~120uS，否则不能保证通信的正常。
读时间隙：
图8
读时间隙时控制时的采样时间应该更加的精确才行，读时间隙时也是必须先由主机产生至少1uS的低电平，表示读时间的起始。随后在总线被释放后的15uS中
DS18B20会发送内部数据位，这时控制如果发现总线为高电平表示读出“1”，如果总线为低电平则表示读出数据“0”。每一位的读取之前都由控制器加一个起始信号。注意：如图8所示，必须在读间隙开始的15uS内读取数据位才可以保证通信的正确。
在通信时是以8位“0”或“1”为一个字节，字节的读或写是从高位开始的，即A7到A0.字节的读写顺序也是如图2自上而下的。
//实验目的：熟悉DS18B20的使用
//六位数码管显示温度结果，其中整数部分2位，小数部分4位
//每次按下RB0键后进行一次温度转换。
//硬件要求：把DS18B20插在18B20插座上
// 拨码开关S10第1位置ON，其他位置OFF
// 拨码开关S5、S6全部置ON，其他拨码开关全部置OFF
＃i nclude
//__CONFIG(0x1832);
//芯片配置字，看门狗关，上电延时开，掉电检测关，低压编程关，加密，4M 晶体HS振荡
#define uch unsigned char //给unsigned char起别名 uch
# define DQ RA0 //定义18B20数据端口# define DQ_DIR TRISA0 //定义18B20D口方向寄存器
# define DQ_HIGH() DQ_DIR =1 //设置数据口为输入
# define DQ_LOW() DQ = 0; DQ_DIR = 0 //设置数据口为输出unsigned char TLV=0 ; //采集到的温度高8位unsigned char THV=0; //采集到的温度低8位unsigned char TZ=0; //转换后的温度值整数部分
unsigned char TX=0; //转换后的温度值小数部分
unsigned int wd; //转换后的温度值BCD码形式
unsigned char shi; //整数十位
unsigned char ge; //整数个位
unsigned char shifen; //十分位
unsigned char baifen; //百分位
unsigned char qianfen; //千分位
unsigned char wanfen; //万分位
unsigned char table[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0 x90};
//0-9的显示代码
//------------------------------------------------
//延时函数
void delay(char x,char y)
{
char z;
do{
z=y;
do{;}while(--z);
}while(--x);
}
//其指令时间为：7+（3*（Y-1）+7）*（X-1）如果再加上函数调用的call 指令、页面设定、传递参数花掉的7 个指令。
//则是：14+（3*（Y-1）+7）*（X-1）。
//--------------------------------------------------
//结果显示函数
void display()
{
TRISA=0X00;
delay(5,100); //设置A口全为输出
PORTD=table[shi]; //显示整数十位
PORTA=0x3e;
delay(10,100);
PORTD=table[ge]&0X7F; //显示整数个位，并点亮小数点PORTA=0x3d;
delay(10,100);
PORTD=table[shifen]; //显示小数十分位
PORTA=0x3b;
delay(10,100);
PORTD=table[baifen]; //显示小数百分位
PORTA=0x37;
delay(10,100);
PORTD=table[qianfen]; //显示小数千分位
PORTA=0x2f;
delay(10,100);
PORTD=table[wanfen]; //显示小数万分位
PORTA=0x1f;
delay(10,100);
}
//------------------------------------------------
//系统初始化函数
void init()
{
ADCON1=0X07; //设置A口为普通数字口TRISA=0X00; //设置A口方向为输出TRISD=0X00; //设置D口方向为输出
}
//-----------------------------------------------
//复位DS18B20函数
reset(void)
{
char presence=1;
while(presence)
{
DQ_LOW() ; //主机拉至低电平
delay(2,70); //延时503us
DQ_HIGH(); //释放总线等电阻拉高总线,并保持15~60us
delay(2,8); //延时70us
if(DQ==1) presence=1; //没有接收到应答信号，继续复位
else presence=0; //接收到应答信号
delay(2,60); //延时430us
}
}
//-----------------------------------------------
//写18b20写字节函数
void write_byte(uch val)
{
uch i;
uch temp;
for(i=8;i>0;i--)
{
temp=val&0x01; //最低位移出
DQ_LOW();
NOP();
NOP();
NOP();
NOP();
NOP(); //从高拉至低电平,产生写时间隙
if(temp==1) DQ_HIGH(); //如果写1,拉高电平
delay(2,7); //延时63us
DQ_HIGH();
NOP();
NOP();
val=val>>1; //右移一位
}
}
//------------------------------------------------
//18b20读字节函数
uch read_byte(void)
{
uch i;
uch value=0; //读出温度
static bit j;
for(i=8;i>0;i--)
{
value>>=1;
DQ_LOW();
NOP();
NOP();
NOP();
NOP();
NOP();
NOP(); //6us
DQ_HIGH(); //拉至高电平
NOP();
NOP();
NOP();
NOP();
NOP(); //4us
j=DQ;
if(j) value|=0x80;
delay(2,7); //63us
}
return(value);
}
//-------------------------------------------------
//启动温度转换函数
void get_temp()
{
int i;
DQ_HIGH();
reset(); //复位等待从机应答
write_byte(0XCC); //忽略ROM匹配
write_byte(0X44); //发送温度转化命令
for(i=50;i>0;i--)
{
display(); //调用多次显示函数，确保温度转换完成所需要的时间
}
reset(); //再次复位，等待从机应答
write_byte(0XCC); //忽略ROM匹配
write_byte(0XBE); //发送读温度命令
TLV=read_byte(); //读出温度低8
THV=read_byte(); //读出温度高8位
DQ_HIGH(); //释放总线
TZ=(TLV>>4)|(THV<<4)&0X3f; //温度整数部分
TX=TLV<<4; //温度小数部分
if(TZ>100) TZ/100; //不显示百位
ge=TZ%10;//个位 //整数部分个位
shi=TZ/10;//十位 //整数十位
wd=0;
if (TX & 0x80) wd=wd+5000;
if (TX & 0x40) wd=wd+2500;
if (TX & 0x20) wd=wd+1250;
if (TX & 0x10) wd=wd+625; //以上4条指令把小数部分转换为BCD码形式
shifen=wd/1000; //十分位
baifen=(wd%1000)/100; //百分位
qianfen=(wd%100)/10; //千分位
wanfen=wd%10; //万分位
NOP();
NOP();
}
//--------------------------------------------------
//主函数
void main()
{
init(); //调用系统初始化函数
while(1)
{
get_temp(); //调用温度转换函数
// delay(5,50);
display(); //调用结果显示函数 }
}
74LS373 引脚图、内部结构、参数、典型应用电路 【功能简介】 74LS373是一款常用的地址锁存器芯片，由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。本文将介绍74LS373的工作原理，内容涵盖引脚图、内部结构、主要参数以及在单片机扩展系统中的典型应用电路。 【内部逻辑结构图】 74LS373地址锁存器的内部逻辑结构如图一所示。 图1
【74LS373的真值表(功能表)】 G—与8031/8051的ALE相连，控制八个D型锁存器的导通与截止：高电平时，八个D型锁存器正常运行（导通），即锁存器的输出端 与输入端D的反相信号始终同步；低电平时锁存器截止，D锁存器输出 端的状态保持不变。 OE（Output Enable = Output Control）—使能端，接地时锁存 【74LS373引脚排列图】
【74LS373电气参数】 拖动图片放大！ 74ls373推荐工作条件 【74LS373在单片机扩展系统中的典型应用电路】 当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端G为高电平时，输出Q0-Q7的状态与输入端D1-D7状态相同；当G发生负的跳变时，输入端D0-D7 数据锁入Q0-Q7。51单片机的ALE信号可以直接与74LS373的G 连接。在MCS-51单片机系统中，其连接方法如下图所示。其中输入端1D-8D接
至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允 许信号ALE。输出允许端OE接地，表示三态输出门一直导通，可以送出地址信 号。 1D-8D为8个输入端。 1Q-8Q为8个输出端。 【说明】基础比较好的同学请直接忽略。 G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。 OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。 (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
8255A的内部结构，由三部分电路组成：与CPU的接口电路、内部控制逻辑电路和与外设连接的输入/输出接口电路。 D7～D0（data bus）：三态、双向数据线，与CPU数据总线连接，用来传送数据。 （chip select）：片选信号线，低电平有效时，芯片被选中。 A1, A0（port address）：地址线，用来选择内部端口。 （read）：读出信号线，低电平有效时，允许数据读出。 （write）：写入信号线，低电平有效时，允许数据写入。 RESET（reset)：复位信号线，高电平有效时，将所有内部寄存器（包括控制寄存器）清0。 PA7～PA0（port A）：A口输入/输出信号线。
PB7～PB0（port B）：B口输入/输出信号线。 PC7～PC0（port C）：C口输入/输出信号线。 VCC：＋5V电源。GND：电源地线。 8255A的工作方式 方式0：基本输入输出方式 适用于无条件传送和查询方式的接口电路 方式1：选通输入输出方式 适用于查询和中断方式的接口电路 方式2：双向选通传送方式 适用于与双向传送数据的外设 适用于查询和中断方式的接口电路 8255A初始化编程 8255A的A，B，C三个端口的工作方式是在初始化编程时，通过向8255A的控制端口写入控制字来设定的。 8255A由编程写入的控制字有两个：方式控制字和置位/复位控制字。方式控制字用于设置端口A, B, C的工作方式和数据传送方向；置位/复位控制字用于设置C口的PC7～PC0中某一条口线PC i（i＝0～7）的电平。两个控制字公用一个端口地址，由控制字的最高位作为区分这两个控制字的标志位。 （1）方式控制字的格式 8255A工作方式控制字的格式如图7.11所示。 D0：设置PC3～PC0的数据传送方向。D0＝1为输入；D0＝0为输出。 D1：设置B口的数据传送方向。D1＝1为输入；D1＝0为输出． D2：设置B口的工作方式。D2＝1为方式1；D2＝0为方式0。 D3：设置PC7～PC4的数据传送方向。D3＝1为输入；D3＝0为输出。 D4：设置A口的数据传送方向。D4＝1为输入；D4＝0为输出。 D6D5：设置A口的工作方式。D6D5＝00为方式0，D6D5＝01为方式1，D6D5＝10或11为方式2。 D7：方式控制字的标志位，恒为1。 例如，将8255A的A口设定为工作方式0输入，B口设定为工作方式1输出，C口没有定义，
74系列芯片引脚图资料大全 作者:佚名来源:本站原创点击数:57276 更新时间：2007年07月26日【字体：大中小】 为了方便大家我收集了下列74系列芯片的引脚图资料，如还有需要请上电子论坛https://www.doczj.com/doc/aa440403.html,/b bs/ 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373
反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND
.v .. .. 常用芯片引脚 74LS00数据手册 74LS01数据手册 74LS02数据手册 74LS03数据手册 74LS04数据手册 74LS05数据手册 74LS06数据手册 74LS07数据手册 74LS08数据手册 74LS09数据手册 74LS10数据手册 74LS11数据手册
第2页 共8页 74LS12数据手册 74LS13数据手册 74LS14数据手册 74LS15数据手册 74LS16数据手册 74LS17数据手册 74LS19数据手册 74LS20数据手册 74LS21数据手册 74LS22数据手册 74LS23数据手册 74LS26数据手册 74LS27数据手册 74LS28数据手册
.v .. .. 74LS30数据手册 74LS32数据手册 74LS33数据手册 74LS37数据手册 74LS38数据手册 74LS40数据手册 74LS42数据手册 [1].要求0—15时，灭灯输入（BI ）必须开路或保持高电平，如果不要灭十进制数零，则动态灭灯输入（RBI ）必须开路或为高电平。 [2].将一低电平直接输入BI 端，则不管其他输入为何电平，所有的输出端均输出为低电平。 [3].当动态灭灯输入（RBI ）和A,B,C,D 输入为低电平而试灯输入为高电平时，所有输出端都为低电平并且动态灭灯输入（RBO ）处于第电平（响应条件）。 [4].]当灭灯输入/动态灭灯输出（BI/RBO ）开朗路或保持高电平而试 灯输入为低电平时，所有各段输出均为高电平。 表中1=高电平，0=低电平。BI/RBO 是线与逻辑，作灭灯输入（BI ）或动态灭灯（RBO ）之用，或者兼为二者之用。
【转】单片机IO口设置推挽和开漏的区别（转自网易博客冷水泡茶的日志）2010-09-28 13:43 单片机IO口设置推挽和开漏的区别 一般情况下我们在电路设计编程过程中设置单片机，大多是按照固有的模式去做的，做了几年这一行了，也没碰到过什么问题。昨天就遇到了这样一个问题，电路结构如图一，在这种情况下STC单片机与410单片机通讯是没问题的 但是与PC就无法通讯了，STC收不到PC的命令，以前410的位置是用的STC的片子一直没问题，我想也许是驱动能力不够，在410TX端加了上拉，不过没起作用。 用示波器监视串口得到面的波形 这说明sp3232下拉得不够，于是加了下拉，还是没起作用。又把410端口内部的上拉去掉，结果还是一样。 最后请教老师，在410程序里将TX的工作方式由推挽式改为开漏式，一切ok~！
从网上查了推挽和开漏的区别，放在这里免得以后再到处找了，给自己保存了 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。 对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。 另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电
8051单片机I/O引脚工作原理 (2012-11-09 20:56:54) 转载▼ 标签： 杂谈 8051单片机I/O引脚工作原理 [转载] 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓
冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。 前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电
74系列芯片引脚图、功能、名称、资料大全（含74LS、74HC等），特别推荐为了方便大家，我收集了下列74系列芯片的引脚图资料。 说明：本资料分3部分：（一）、TXT文档，（二）、图片，（三）、功能、名称、资料。 （一）、TXT文档 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373
反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘
1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND
河北大学工商学院计算机接口课程结课作业 题目：可编程并行接口芯片8255A的功能及应用 姓名学号：XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 自动化X班 XXXXXX 2011XXXXXX 通信工程X班 组别：第XXX组 指导教师：王竹毅 20XX年 XX月XX日
摘要：8255A是Intel公司为其80系列微处理器生产的通用可编程并行输入输出接口芯片，也可以与其他系列的微处理器配套使用。由于其通用性强，与微机接口连接方便，且可通过程序指定完成各种输入输出操作，因此在中小系统中有着广泛的应用。本文主要介绍了可编程并行接口芯片8255A的主要特点及其在工业控制中的应用。 关键词：微机系统；并行接口；8255A；工作方式； 并行输入/输出就是把若干个二进制位信息同时进行传送的数据传输方式，它具有传输速度快、效率高的优点。并行数据传输需用的信号线较多，不适合长距离传输，所以并行数据传输适用于数据传输率要求较高，且传输距离相对较短的场合。所谓可编程实际就是具有可选择性，并且是用编程的方法进行选择。选择端口与CPU之间采用哪种方式传送数据等，均可由用户在程序中写入方式字或控制字进行指定。Intel 8255A是一个通用的可编程的并行接口芯片，它有三个并行I/O口，又可通过编程设置多种工作方式，价格低廉、使用方便，可以直接与Intel系列的芯片连接使用，其具有广泛的适应性及很高的灵活性，在微机系统中的应用十分广泛。 一、8255A的基本特性 1.1 三个数据端口A，B，C 这三个端口均可看作是I/O口，但它们的结构和功能也稍有不同。 ·A口：是一个独立的8位I/O口，内部有对数据输入输出的锁存功能。 ·B口：也是一个独立的8位I/O口，仅有对输出数据的锁存功能。 ·C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立的4位I/O口，仅有对输出数据的锁存功能。 1.2 A组和B组的控制电路 这是两组根据CPU命令控制8255A工作方式的电路，这些控制电路内部设有控制寄存器，可以根据CPU送来的编程命令来控制8255A的工作方式，也可以根据编程命令来对C口的指定位进行置位/复位的操作。 A组控制电路用来控制A口及C口的高4位（PC4-PC7）； B组控制电路用来控制B口及C口的低4位（PC0-PC3）；
单片机IO端口工作原理（P0端口,漏极开路,推挽,上拉电阻,准双向口） 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 输入缓冲器：在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态。图中有一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。图中另一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。图中的锁存器，D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q 非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 还有与门、与非门。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），图中与门输出的也是一个0（低电平），V1管就截止，且多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态）的工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。由于当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。
单片机的引脚，可以用程序来控制，输出高、低电平，这些可算是单片机的输出电压。 但是，程序控制不了单片机的输出电流。单片机的输出电流，很大程度上是取决于引脚上的外接器件。 单片机输出低电平时，将允许外部器件，向单片机引脚内灌入电流，这个电流，称为“灌电流”，外部电路称为“灌电流负载”； 单片机输出高电平时，则允许外部器件，从单片机的引脚，拉出电流，这个电流，称为“拉电流”，外部电路称为“拉电流负载”。 这些电流一般是多少？最大限度是多少？这就是常见的单片机输出驱动能力的问题。 早期的51系列单片机的带负载能力，是很小的，仅仅用“能带动多少个TTL输入端”来说明的。 P1、P2和P3口，每个引脚可以都带动3个TTL输入端，只有P0口的能力强，它可以带动8个！ 分析一下TTL的输入特性，就可以发现，51单片机基本上就没有什么驱动能力。TTL输入基极的电流很小（一般为微安级的10uA-100uA）。 它的引脚，甚至不能带动当时的LED进行正常发光。（其工作电流一般为几个毫安到十几个毫安）。 记得是在AT89C51单片机流行起来之后，做而论道才发现：单片机引脚的能力大为增强，可以直接带动LED发光了。 看看下图，图中的D1、D2就可以不经其它驱动器件，直接由单片机的引脚控制发光显示。
虽然引脚已经可以直接驱动LED发光，但是且慢，先别太高兴，还是看看AT89C51单片机引脚的输出能力吧。 从AT89C51单片机的PDF手册文件中可以看到，稳态输出时，“灌电流”的上限为： Maximum IOL per port pin:10mA; Maximum IOL per8-bit port:Port0:26mA,Ports1,2,3:15mA; Maximum total I for all output pins:71mA. 这里是说： 每个单个的引脚，输出低电平的时候，允许外部电路，向引脚灌入的最大电流为10mA； 每个8位的接口（P1、P2以及P3），允许向引脚灌入的总电流最大为15mA，而P0的能力强一些，允许向引脚灌入的最大总电流为26mA； 全部的四个接口所允许的灌电流之和，最大为71mA。 而当这些引脚“输出高电平”的时候，单片机的“拉电流”能力呢？可以说是太差
74ls373引脚图管脚功能表 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片， (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。74ls373与单片机接口：
1D~8D为8个输入端。1Q~8Q为8个输出端。 G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。 OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。 在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地，表示输出三态门一直打开
您的数字ID 是：463099 您的密码是：1.8667 附录三 常用芯片引脚图 一、单片机类 1、MCS-51 芯片介绍：MCS-51系列单片机是美国Intel 公司开发的8位单片机，又可以分为多个子系列。 MCS-51系列单片机共有40条引脚，包括32 条I/O 接口引脚、4条控制引脚、2条电源引脚、2条时钟引脚。引脚说明： P0.0～P0.7：P0口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时的地址/数据复用口。P1.0～P1.7：P1口8位口线，通用I/O 接口无第二功能。P2.0～P2.7：P2口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时传送高8位地址。 P3.0～P3.7：P3口8位口线，第一功能作为通用I/O 接口，第二功能作为为单片机的控制信号。 ALE/PROG ：地址锁存允许/编程脉冲输入信号线（输出信号） PSEN ：片外程序存储器开发信号引脚（输出信号） EA/Vpp ：片外程序存储器使用信号引脚/编程电源输入引脚 RST/VPD ：复位/备用电源引脚 2、MCS-96 芯片介绍：MCS-96系列单片机是美国Intel 公司继MCS-51系列单片机之后推出的16位单 片机系列。它含有比较丰富的软、硬件 资源，适用于要求较高的实时控制场合。 它分为48引脚和68引脚两种，以48引 脚居多。 引脚说明： RXD/P2.1TXD/P2.0：串行数据传出分发 送和接受引脚，同时也作为P2口的两条 口线 HS1.0～HS1.3：高速输入器的输入端 HS0.0～HS0.5：高速输出器的输出端（有 两个和HS1共用） Vcc ：主电源引脚（＋5V ） Vss ：数字电路地引脚（0V ） Vpd ：内部RAM 备用电源引脚（＋5V ） V REF ：A/D 转换器基准电源引脚（＋5V ） AGND ：A/D 转换器参考地引脚 XTAL1、XTAL2：内部振荡器反相器输 P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST RXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1V SS
一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。 下面，先分析组成P0口的各个部分： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这个三态缓冲器有效，引脚上的数据才会传输到部数据总线上。 D锁存器：在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（部没有ROM）的单片机或者编写的程序超过了单片机部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），V1管截止，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下图就是由部数据总线向P0口输出数据的流程图（红色箭头）。 2、地址输出过程 控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。
反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS24 5 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373 反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│
Y =A+C ）│四总线三态门74LS125 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND 页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器 正逻辑与门,与非门: Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与门74LS08 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与非门74LS00 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND Vcc 1C 1Y 3C 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ ___ │14 13 12 11 10 9 8│ Y = ABC ）│ 3输入三正与非门74LS10 │1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 2A 2B 2C 2Y GND
8255芯片 8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。其各口功能可由软件选择，使用灵活，通用性强。8255可作为单片机与多种外设连接时的中间接口电路。 8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。同时必须具有与外设连接的接口A、B、C口。由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：与CPU连接部分、与外设连接部分、控制部分。 8255管脚 编辑本段特性 (1)一个并行输入/输出的LSI芯片,多功能的I/O器件,可作为CPU总线与外围的接口. (2)具有24个可编程设置的I/O口,即3组8位的I/O口为PA口,PB口和PC口.它们又可分为两组12位的I/O口,A组包括A口及C口(高4位,PC4~PC7),B组包括B口及C口(低4位,PC0~PC3).A组可设置为基本的I/O口,闪控(STROBE)的I/O闪控式,双向I/O3种模式;B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决
定. 编辑本段引脚功能 RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。 CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输. RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。 WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。 D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。 PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。 PB0～PB7:端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。 PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。' A1,A0:地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器. 当A1=0,A0=0时,PA口被选择; 当A1=0,A0=1时,PB口被选择; 当A1=1,A0=0时,PC口被选择; 当A1=1.A0=1时,控制寄存器被选择. 编辑本段编程模型
AT89C51引脚图及功能 电子元件知识2010-03-04 23:12:41 阅读1759 评论1 字号：大中小订阅
89C51外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便）; ┏━┓┏━┓ ; P1.0 ┫1 ┗┛40┣Vcc
; P1.1 ┫2 39┣P0.0 ; P1.2 ┫3 38┣P0.1 ; P1.3 ┫4 37┣P0.2 ; P1.4 ┫5 36┣P0.3 ; P1.5 ┫6 35┣P0.4 ; P1.6 ┫7 34┣P0.5 ; P1.7 ┫8 33┣P0.6 ; RST/Vpd ┫9 32┣P0.7 ; RXD P3.0 ┫10 31┣-EA/Vpp（内1/外0 程序地址选择） ; TXD P3.1 ┫11 30┣ALE/-P （地址锁存输出） ; -INT0 P3.2 ┫12 29┣-PSEN （外部程序读选通输出） ; -INT1 P3.3 ┫13 28┣P2.7 ; T0 P3.4 ┫14 27┣P2.6 ; T1 P3.5 ┫15 26┣P2.5 ; -WR P3.6 ┫16 25┣P2.4 ; -RD P3.7 ┫17 24┣P2.3 ; X2 ┫18 23┣P2.2 ; X1 ┫19 22┣P2.1 ; GND ┫20 21┣P2.0 ; ┗━━━━┛ 引脚说明： ①电源引脚 Vcc（40脚）：典型值＋5V。 Vss（20脚）：接低电平。 ②外部晶振 X1、X2分别与晶体两端相连接。当采用外部时钟信号时，X2接振荡信号，X1接地。 ③输入输出口引脚： P0口：I/O双向口。作输入口时，应先软件置“ 1”。 P1口：I/O双向口。作输入口时，应先软件置“ 1”。 P2口：I/O双向口。作输入口时，应先软件置“ 1”。 P3口：I/O双向口。作输入口时，应先软件置“ 1”。 ④控制引脚： RST/Vpd、ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。 RST/Vpd（9脚）：复位信号输入端（高电平有效）。
、Po端口的结构及工作原理 Po端口8位中的一位结构图见下图: 地址∕ttiκ I i O i XWwfr?? 内部总线 i?引脚 PO 口工作康理图 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成下面，先分析组成P0 口的各个部分： 先看输入缓冲器：在P0 口中，有两个三态的缓冲器，在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），上面一个是读锁存器的缓冲器，下面一个是读引脚的缓冲器，读取P0.X引脚上的数据，要使这 个三态缓冲器有效，引脚上的数据才会传输到内部数据总线上。 D锁存器：在51单片机的32根I/O 口线中都是用一个D触发器来构成锁存器的。D 端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。 多路开关：在51单片机中，不需要外扩展存储器时，P0 口可以作为通用的输入输出端口（即I/O）使用，对于8031 （内部没有ROM ）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0 口就作为,地址/数据? 总线使用。这个多路选择开关就是用于选择是做为普通I/O 口使用还是作为，数据/地址?总线使用的选择开关了。当多路开关与下面接通时，P0 口是作为普通的I/O 口使用的，当多路开关是与上面接通时，P0 口是作为,地址/数据？总线使用的。 输出驱动部份：P0 口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
Po 口作为I/O端口使用时，多路开关的控制信号为0 （低电平）,V1管截止, 多路开关是与锁存器的Q非端相接的（即P0 口作为I/O 口线使用）。作为地址/数据线使用时，多路开关的控制信号为1，V1管由地址/数据线决定，多路开关与地址/数据线连接。 输出过程： 1、I/O输出工作过程：当写锁存器信号CP有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端 P0.X。这时多路开关的控制信号为低电平0, V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。下图就是由内部数据总线向P0 口输出数据的流程图（红色箭头）。 地址/数抵 控制信号（0. 1） PO. XWftKra 内部总线 ht t p://WWW Z Po口由内部致据忌址向31 Wtt出时的5t?≡ 2、地址输出过程 控制信号为1 ,地址信号为“（时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。