译码器及数据选择器的应用
一、实验目的
1．掌握译码器（74LS138）的逻辑功能和使用方法。 2．掌握数据选择器（74LS151）的逻辑功能和使用方法。
二、实验原理
译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法。 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便。 1.译码器
一个n 变量的译码器的输出包含了n 变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器 (74LS138) ，有三个选通端1S 、2S 和3S ，只有当1S =1、2S +3S =0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平。利用选片作用也可以将多片连接起来以扩展译码器的功能。8个输出包含3个变量的全部最小项的译码。表5.1.4-1是3线／8线译码器的功能表。用n 变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n 的组合逻辑电路。
图1 74LS138（3线/8线译码器）
2.数据选择器
一个n 个地址端的数据选择器，具有对2 n 个数据选择的功能。例如，八选一数据选择器（74LS151），如图2所示，n ＝3，可完成八选一的功能，见表2。由真值表可写出：
7
0126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=
数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上。
图2 74LS151（八选一数据选择器）
表5.1.4-2 74LS151功能表
三、实验仪器及器材
数字实验箱一台，集成芯片74LS00、74LS20、74LS138、74LS151各一块，导线若干。
四、实验内容
1. 三输入变量译码器(74LS138)
１）功能测试：地址输入端Ａ2Ａ1Ａ0是一组三位二进制代码，其中Ａ２权最高，Ａ0权最低。按实验电路图3接线，将实现结果填入功能表3中。
图3 电路图
２）用译码器（74LS138）和与非门（74LS20）实现多输出逻辑函数。
)C B (A C B A F 1++= AC F 2=
首先进行功能设计并确定实验步骤：
（1） 将函数Ｆ1和Ｆ2化为最小项表达式，并进行变换，即：
C B A BC A C B A C B A )C B (A C B A F 1+++=++= = m 1 + m 2 + m 3 + m 5 =5321m m m m 75752m m m m ABC C B A AC F =+=+==
由3线／８线译码器功能表可知，每一个输出信号只对应一个最小项，即：
7
766554433221100m Y ,m Y m Y ,m Y ,m Y ,m Y ,m Y ,m Y ========
则： 53211Y Y Y Y F =
752Y Y F =
（2）将输入变量Ａ、Ｂ、Ｃ分别加到译码器的地址输入端Ａ2Ａ1Ａ0，用与非门作为 Ｆ1、Ｆ2 的输出门，就可以得到译码器实现Ｆ1、Ｆ2 函数的逻辑电路。 （3）设计完成电路图4，将测试结果填入真值表4中
1
F 2
图 4 电路图
表4
2．八选一数据选择器（74LS151）
1）功能测试：测试电路如图5所示，S 是片选端，S ＝0时数据选择器工作，否则被禁止。
2）验证Ａ2Ａ1Ａ0为000，D 0路选通，D 0数
据由Ｙ输出：将D 0接逻辑电平，当D 0的数据输
入为0时，Ｙ应输出0；当D 0的数据输入为１时，
Ｙ应输出1，这表明Ｙ输出为D 0，其他验证于此
类同。
图 5 电路图
表5
3）用八选一数据选择器（74LS151）设计一个三路表决器。该电路有A 、B 、C 三个输入端，分别表示三个人的表决情况，“同意”为1态，“不同意”为0态，当多数同意时，输出为1态，否则为0态。
（1） 根据题意列出真值表，写出最小项逻辑表达式：
F = 设计完成实验电路图（见图6），并将测试结果填入表6中。
表6
A B C 图6 电路图
五、实验报告分析提示
阅读本实验内容，完成实验内容的电路设计。
六、思考题
1．分析74LS138的a s 、b s 、c s 端和74LS151的s 端的作用。 2．总结用译码器和多路选择器设计组合电路的方法。
《集成电路设计实践》报告 题目：8选1数据选择器 院系：自动化学院电子工程系 专业班级：微电121班 学生学号：3120433003 学生姓名：王瑜 指导教师姓名：王凤娟职称：讲师起止时间：2015-12-21---2016-1-9 成绩：
一、设计任务 1) 依据8选1数据选择器的真值表，给出八选一MUX电路图，完成由电路图到晶体管级的转化（需提出至少2种方案）； 2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性），给出电路最大延时时间； 3) 遵循设计规则完成晶体管级电路图的版图，流程如下：版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）； 4) 版图检查与验证（DRC检查）； 5) 针对自己画的版图，给出实现该电路的工艺流程图。 二、电路设计方案的确定 数据选择器是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关，其示意图如下所示 数据选择器除了可以实现一些组合逻辑功能以外，还可以做分时多路传输电路，函数发生器及数码比较器
等，常见的数据比较器有2选1，4选1，8选1，16选1电路。 示意图 在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器。
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 本次设计的是8选1数据选择器。选择控制端（地址端）为K2，K1，K0，按二进制译码，从8个输入数据D0-D7中，选择一个需要的数据送到输出端Y。 根据多路开关的开关状态（地址码）K2,K1,K0的状态选择D0-D7中某一个通道的数据输送到输出端Y。 如：K2K1K0＝000，则选择D0数据到输出端，即Y＝D0。 如：K2K1K0＝001，则选择D1数据到输出端，即Y＝D1，其余类推。 8选1 MUX功能表如下： K2 K1 K0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7
实验三数据选择器及其应用 一、实验目的 1.掌握数据选择器的逻辑功能和使用方法。 2.学习用数据选择器构成组合逻辑电路的方法。 二、实验原理 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下： 图9-1 4选1数据选择器示意图 图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。 1.八选一数据选择器74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择I0~I78个数据源，具有两个互补输入端，同相输出端Z和反相输出端Z。其引脚图和功能表分别如下： 2.双四选一数据选择器74LS153
所谓双四选一数据选择器就是在一块集成芯片上有两个完全独立的4选1数据选择器，每个数据选择器有4个数据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一 个输出端Z，它们的功能表如表9-2，引脚逻辑图如图9-3所示。 图9-3 74LS153引脚逻辑图表9-2 74LS153的真值表 其中，EA、EB（1、15脚）分别为A路和B路的选通信号，I0、I1、I2、I3为四个 数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。S0（14脚）、S1（2脚）为地址信号，8脚为GND，16脚为VCC。 3.用74LS151组成16选1数据选择器 用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。 图9-4用74LS151组成16选1数据选择器
实验四译码器及其应用 一、实验目的 1.掌握中规模集成译码器的逻辑功能和使用方法 2.熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器可分为通用译码器和显示译码器两类。前者又分为变量译码器和代码变换译码器。 1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其 逻辑图及引脚排列。其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S 为使能端。 (a) (b) 图4－1 3－8线译码器74LS138逻辑图及引脚排列 表4－1为74LS138功能表 当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其 它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。 表4－1
二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。 二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC 图4－2 作数据分配器 图4－3 实现逻辑函数
数据选择器及其应用
物联网工程 郭港国 26 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法 二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择 器的功能类似一个多掷开关，有四路数据D 0～D 3 ，通过选择控制信号 A 1 、A （地 址码）从四路数据中选中某一路数据送至输出端Q。 1、双四选一数据选择器 74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图4－1，功能如表4－1。 表4－1
图4－1 74LS153引脚功能 S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～ 2D 3分别为两个4选1数据选择器的数据输入端；Q 1 、Q 2 为两个输出端。 1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。 2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A 1、A 的状态， 将相应的数据D 0～D 3 送到输出端Q。 如：A 1A ＝00 则选择D O 数据到输出端，即Q＝D 。 A 1A ＝01 则选择D 1 数据到输出端，即Q＝D 1 ，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。 2、数据选择器的应用—实现逻辑函数 例：用4选1数据选择器74LS153实现函数：ABC C AB C B A BC A F+ + + = 函数F的功能如表（4－2）所示 表4－2 表4－3
译码器和数据选择器 12级电子信息工程20121060192 朱加熊 实验目的 1、熟悉集成译码器和数据选择器。 2、掌握集成译码器和数据选择器的应用。 3、学习组合逻辑电路的设计。 实验仪器及材料 1、双踪示波器 2、器件： 74LS00 二输入端四“与非”门1片 74LS20 四输入端双“与非”门1片 74LS139 双2-4先译码器1片 74LS153 双4选1数据选择器1片 实验内容 1、译码器逻辑功能测试 将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。
仿真结果Y0 Y1
Y2 Y3
2、译码器转换 将双2-4线译码器转换为3-8译码器。 （1）、画出转换电路图。 （2）、在试验箱上接线并验证设计是否正确。 （3）、设计并填写该3-8线译码器逻辑功能表，画出输入、输出波形。 电路图
逻辑功能表 注：表中Y=Yi 表示Yi=0，其余输 出值为1 3、数据选择器的测试及应 用 （1）、将双4选1数据选择器74LS153参照图3.2接线，测试其逻辑功能并填写功能表3.2. A B C Y 0 0 0 Y0 0 1 Y1 0 1 0 Y 2 0 1 1 Y 3 1 0 0 Y 4 1 0 1 Y 5 1 1 0 Y 6 1 1 1 Y7
（2）、将试验箱上4个不同频率的脉冲信号接到数据选择器4个输入端，将选择端置位，使输入端分别观察到4种不同频率的脉冲信号。 （3）、分析上述实验结果并总结数据选择器的作用。 逻辑功能表 输出控制选择端数据输入端输出 E A1 A2 D3 D2 D1 D0Y H X X X X X X L L L L X X X L L L L L X X X H H L L H X X L X L L L H X X H X H L H L X L X X L L H L X H X X H
实验二数据选择器及其应用 一、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4－1所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 图4－1 4选1数据选择器示意图图4－2 74LS151引脚排列 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
二、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法； 2、学习用数据选择器构成组合逻辑电路的方法。 三、实验设备与器件 1、+5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、74LS151(或CC4512) 74LS153(或CC4539) 四、实验内容 1、测试数据选择器74LS151的逻辑功能。 接图4－7接线，地址端A2、A1、A0、数据端D0～D7、使能端S接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，记录测试结果。 图4－7 74LS151逻辑功能测试
2、测试74LS153的逻辑功能。 测试方法及步骤同上，记录之。 逻辑功能见下表： 3、用8选1数据选择器74LS151设计三输入多数表决电路。 1）写出设计过程 有三个人进行表决，当其中任意两个人赞同时，输出为真，否则输出为假。真值表如下:
实验三译码器及其应用、数据选择器及其应用 一、实验目的 1 ?掌握采用中规模集成器件进行组合逻辑电路设计、电路连接及测试的方法. 2 ?用实验验证所设计电路的逻辑功能. 二、实验设备与器件 1.电子学实验装置 2.集成块74LS20、74LS00、74LS138、74LS151、74LS153。 三、实验原理 中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，采用这些功能器件实现组合逻辑函数，基本 方法是采用逻辑函数对比法. 中规模集成器件多数都带有控制端（片选端），例如译码器74LS138有三个附加控制端S B、S C和S A,当S A=1、 S B= S C =0时，译码器才被选通工作，否则，译码器被禁止，所有的输出端被封锁在高电平?利用片选可将多片连接 起来以扩展译码器的功能. 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，使用数据选择器实现单输出逻辑函数较方便，当逻辑函数输出为输入变量相加时，则采用全加器实现较为方便. 1 ?译码器 一个n变量的译码器的输出包含了n变量的所有最小项.例如3线/8线译码器（74LS138）的8个输出包含了3个变 量的全部最小项的译码?参见模拟电子技术基础教材中3线/8线译码器功能表. 用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路. 2 ?数据选择器 一个n个地址端的数据选择器, 具有2n个数据选择的功能.例如，数据选择器74LS151, n=3，可完成八选一的功能?参见附录中八选一数据选择器（74LS151）的真值表.由真值表可写出： 丫A2AA0D0 A2AA0D1A 2 Al A o D 2 A? A1A0D 3 A2A A0D 4 A2A A0D 5 A2 A A) A2AA0D7 数据选择器又称多路开关，其功能是把多路并行传输数据选通一路送到输出线上. 四、实验内容 1 ?三输入变量译码器功能测试 地址输入端AA1A0是一组三位二进制代码，其中A权最高，A o权最低，按实验电路图3-1接线，将实验结果填入
实验五数据选择器及其应用 [实验目的] 1、掌握中规模集成数据选择器的逻辑功能及使用方法。 2、学习用数据选择器构成组合逻辑电路的方法。 [实验原理] 数据选择器又叫“多路开关”。数据选择器在地址码(或叫选择控制)电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4-5-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0(地址码)从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 图4-5-1 4选1数据选择器示意图图4-5-2 74LS151引脚排列 表4-5-1 1、8选1数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-5-2，功能如表4-5-1。 选择控制端(地址端)为A2~A0，按二进制译码，从8个输入数据D0~D7中，选择1个需要的数据送到输出端Q，S为使能端，低电平有效。 (1)使能端S——=1时，不论A2~A0状态如何，均无输出(Q=0，Q——=1)，多路开关被禁止。 (2)使能端S——=0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0~D7中
某一个通道的数据输送到输出端Q 。 如：A 2A 1A 0=000，则选择D 0数据到输出端，即Q=0。 如：A 2A 1A 0=001，则选择D 1数据到输出端，即Q=D 1，其余类推。 2、双四选一数据选择器74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。74LS153的引脚排列如图4-5-3，功能如表4-5-2。 表4-5-2 图4-5-3 74LS153引脚功能 1S —— 、2S —— 为两个独立的使能端，A 1、A 0为公用的地址输入端；1D 0~1D 3和2D 0~2D 3 分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。 (1)当使能端1S —— (2S —— )=1时，多路开关被禁止，无输出，Q=0. (2)当使能端1S —— (2S —— )=0时，多路开关正常工作，根据地址码A 1、A 0的状态，将相应的数据D 0~D 3送到输出端Q 。 如：A 1A 0=00，则选择D 0数据到输出端，即Q=D 0。 A 1A 0=01，则选择D 1数据到输出端，即Q=D 1，其余类推。 数据选择器的用途很多，例如多通道传输、数码比较、并行码变串行码以及实现逻辑函数等。 3、数据选择器的应用-实现逻辑函数 例1：用8选1数据选择器74LS151实现函数F=AB — +A — B (1)列出函数F 的功能表如表4-5-4所示。 (2)将A 、B 加到地址端A 1、A 0，而A 2接地，由表4-5-3可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4~D 7都接地，则8选1数据选择器的输出Q ，便实现了函数 F=AB — +A — B 接线图如图4-5-4所示。 表4-5-3 图4-5-4 8选1数据选择器实现F=AB — +A — B 的接线图 显然，当函数输入变量数小于数据选择器的地址端(A)时，应将不用的地址端及不用的数据输入端(D)都接地。 例2：用双4选1数据选择器74LS153实现函数F= A — BC + AB — C +ABC — +ABC 函数F 的功能如表4-5-4所示。
实验三 译码器及其应用、数据选择器及其应用 一、实验目的 1．掌握采用中规模集成器件进行组合逻辑电路设计、电路连接及测试的方法． 2．用实验验证所设计电路的逻辑功能． 二、实验设备与器件 1.电子学实验装置 2.集成块74LS20、74LS00、74LS138、74LS151、74LS153。 三、实验原理 中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，采用这些功能器件实现组合逻辑函数，基本方法是采用逻辑函数对比法． 中规模集成器件多数都带有控制端（片选端），例如译码器74LS138有三个附加控制端B S 、C S 和A S ，当A S =1、 B S = C S =0时，译码器才被选通工作，否则，译码器被禁止，所有的输出端被封锁在高电平．利用片选可将多片连接 起来以扩展译码器的功能． 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，使用数据选择器实现单输出逻辑函数较方便，当逻辑函数输出为输入变量相加时，则采用全加器实现较为方便． 1．译码器 一个n 变量的译码器的输出包含了n 变量的所有最小项．例如3线/8线译码器(74LS138)的8个输出包含了3个变量的全部最小项的译码．参见模拟电子技术基础教材中3线/8线译码器功能表． 用n 变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n 的组合逻辑电路． 2．数据选择器 一个n 个地址端的数据选择器，具有2n 个数据选择的功能．例如，数据选择器74LS151，n=3，可完成八选一的功能．参见附录中八选一数据选择器(74LS151)的真值表．由真值表可写出： 21002101210221032104210521062107Y A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D =+++++++ 数据选择器又称多路开关，其功能是把多路并行传输数据选通一路送到输出线上． 四、实验内容 1．三输入变量译码器功能测试 地址输入端A 2A 1A 0是一组三位二进制代码，其中A 2权最高，A 0权最低，按实验电路图3-1接线，将实验结果填入功能表3-1中．
实验四数据选择器及其应用 以下是为大家整理的实验四数据选择器及其应用的相关范文，本文关键词为实验,数据,选择器,及其,应用,实验,数据,选择器,及其,应，您可以从右上方搜索框检索更多相关文章，如果您觉得有用，请继续关注我们并推荐给您的好友，您可以在教育文库中查看更多范文。 实验四数据选择器及其应用 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法
二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4－1所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 图4－14选1数据选择器示意图图4－274Ls151引脚排列 表4－1输入s输出A0×01010101Q0D0D1D2D3D4D5D6D7QA2×00001111A1×00110011100 0000001D0D1D2D3D4D5D6D7数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、 16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 1、八选一数据选择器74Ls151 74Ls151为互补输出的8选1数据选择器，引脚排列如图4－2，功能如表4－1。 选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，s为使能端，低电平有效。 1）使能端s＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。
实验四数据选择器及其应用 一、实验目的 1.掌握中规模集成数据选择器的逻辑功能及使用方法 2.学习用数据选择器构成组合逻辑电路的方法 二、实验设备与器件 1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.74LS151 三、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。 八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-2，功能如表4-1。 选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A, S为使能端，低电平有效。
1）使能端?S=1时，无论A2~A0状态如何，均无输出（Q=0，?Q=1）,多路开关被禁止。2）使能端S=0时，多路开关正常工作。根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。 此处以A2A1A0=010为例，则选择D2数据到输出端，即Q=D2。 D2为0，?Q亮。D2为1，Q亮。 使能端为1，D2为1，?Q亮。使能端为1，D2变为0，?Q仍然亮。
74LS151功能测试结果表4-1 实现逻辑函数F(AB)=A?B+?AB+A B 设计过程：逻辑表
实验报告 专业物联网工程年级 2012级姓名 **** 学号 ********** 日期 4.18 实验地点工学院实验室指导教师 ***** 实验三译码器和数据选择器 一、实验目的（宋体、4号字） 1、熟悉集成译码器。 2、学习集成译码器和数据选择器的应用 二、实验仪器（宋体、4号字） 1、双踪示波器 2、实验用元器件 ①74LS139 2 —4 线译码器1片 ②74LS153 双4选1 数据选择器1片 ③74LS00 二输入端四与非门1片 三、实验内容及结果分析（宋体、4号字） 1、译码器功能测试 ⑴将 74LS139 译码器电路按图 2.1 接线，参照表 2.1 输入电平，测试输出状态并填入表中⑵表2.1 使能选择输出 G VG(V) B VB(V) A VA(V) Y 0 VO(V) Y 1 V1(V) Y 2 V2(V) Y 3 V3(V) 1 5.067 X X 1 4.176 1 4.179 1 4.174 1 4.179 0 0 0 0 0 0.005 0 0.311 1 4.178 1 4.175 1 4.180 0 0 0 0 1 5.067 1 4.177 1 4.179 0 0.22 2 1 4.180 0 0.001 1 5.001 0 0.001 1 4.177 0 0.21 3 1 4.175 1 4.179 0 0 1 5.067 1 5.067 1 4.177 1 4.175 1 4.175 0 0.237
⑶实验结果如表格2.1所示，所测结果满足译码器的真值表。再看电压，高电平电压满足工作电压大于4v，低电平满足工作电压小于0.4v。全部符合。 2、译码器转换 将双２－４线译码器转换为３－８线译码器。 ⑴画出转换电路图； ⑵在实验箱上接线并验证设计是否正确； 检查连线正确。 ⑶填写该3-8 线译码器功能表 2.2。
福建农林大学计算机与信息学院信息工程类实验报告 系：计算机系专业：计算机科学与技术年级： 07级 姓名：学号：实验课程：数字电子技术基础 实验室号：__ 实验设备号： 9 实验时间： 2008-12-9 指导教师签字：成绩： 实验二译码器和数据选择器 一、实验目的和要求 1、掌握3 -8线译码器逻辑功能和使用方法。 2、掌握数据选择器的逻辑功能和使用方法。 二、实验原理 译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。下图表示二进制译码器的一般原理图： 它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。 1、3-8线译码器74LS138 它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0~Y7。另外它还有三个使能输入端E1、E2、E3。它的功能表见表2-1，引脚排列见图2-2。
表2-1 74LS138的功能表 注：‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平。 2、数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下： 3、数据选择器74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可
数据选择器及其应用 物联网工程 郭港国 2015117026
一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法 二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择 器的功能类似一个多掷开关，有四路数据D 0～D 3 ，通过选择控制信号 A 1 、A （地 址码）从四路数据中选中某一路数据送至输出端Q。 1、双四选一数据选择器 74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图4－1，功能如表4－1。 表4－1 图4－1 74LS153引脚功能 S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～ 2D 3分别为两个4选1数据选择器的数据输入端；Q 1 、Q 2 为两个输出端。 1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。 2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A 1、A 的状态， 将相应的数据D 0～D 3 送到输出端Q。 如：A 1A ＝00 则选择D O 数据到输出端，即Q＝D 。 A 1A ＝01 则选择D 1 数据到输出端，即Q＝D 1 ，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以
及实现逻辑函数等。 2、数据选择器的应用—实现逻辑函数 例：用4选1数据选择器74LS153实现函数：ABC C AB C B A BC A F+ + + = 函数F的功能如表（4－2）所示 表4－3 函数F有三个输入变量A、B、C，而数据选择器有两个地址端A 1 、A 少于函数输 入变量个数，在设计时可任选A接A 1 ，B接A 。将函数功能表改画成表（4－3）形式，可见当将输入变量A、B、C中 A、B接选择器的地址端A 1 、A ，由表 （4－3）不难看出： D ＝0， D 1 ＝D 2 ＝C， D 3 ＝1 则4选1数据选择器的输出，便 实现了函数ABC C AB C B A BC A F+ + + = 接线图如图（4－3）所示。 图4－3 用4选1数据选择器实现ABC C AB C B A F+ + + 当函数输入变量大于数据选择器地址端（A）时，可能随着选用函数输入变量作地址的方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方
上海电力学院数字电路与数字逻辑 院（系）：计算机科学与技术学院 实验题目：数据选择器和译码器应用 专业年级： 学生姓名： 学号：
一、实验目的和要求： 1、了解并掌握集成组合电路的使用方法。 2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。 3、使用数据选择器和译码器实现特定电路。 二、实验内容： 1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。）画出电路的原理图，将电路下载到开发板进行验证。 根据题意画出真值表如下 根据上表，可画出原理图
试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的. 2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。画出电路的原理图，通过仿真进行验证。 真值表：
根据上表，可画出原理图 验证逻辑功能表，仿真结果如下
3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。 根据题意画出真值表如下 根据上表，可画出原理图
.验证逻辑功能表，仿真结果如下 4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。 原理图 .验证逻辑功能表，仿真结果如下图 三、实验小结： 通过本次试验，我更加了解集成组合电路的使用方法，了解并掌握了仿真包括功能仿真及时序仿真的方法及验证设计正确性。我还学会使用数据选
实验三译码器、数据选择器及其应用一、实验目的 1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能。2．熟练掌握集成译码器、数据选择器实现某些逻辑函数。 二、实验器件 1、3线-8线译码器74LS138×1 2、8选1数据选择器74LS151×1 3、4输入二与非门74LS20×1 4、六反相器74LS04×1 三、实验内容 1、74LS138的功能测试 (1)、74LS138引脚图： (2)、74LS138功能表：
注：2G =G 2A +G 2B 2、74LS138用作逻辑函数发生器 (1)、用74LS138和门电路实现逻辑函数 F=AB+AC+BC 实验步骤： 将逻辑函数转化为最小项逻辑表达式 画卡诺图： 由卡诺图得到：F=A BC+A B C+AB C +ABC=Σm (3,5,6,7) =7.6.5.3m m m m =7.6.5.3Y Y Y Y 用一片74LS138和一片74LS20搭建电路：
(2)、用74LS138和门电路实现逻辑函数F=A BC+A B C+AB C（判偶电路） (3)、用74LS138和门电路设计一个全加器 3、74LS151功能测试 (1)、74LS151引脚图： (2)、74LS151功能表：
4、74LS151和门电路实现逻辑函数 (1)、用74LS151和门电路实现逻辑函数F=AB+AC+BC 实验步骤： 将逻辑函数转化为最小项逻辑表达式 画卡诺图： 由卡诺图得到：F=A BC+A B C+AB C+ABC=Σm(3,5,6,7) =m0.0+m1.0+m2.0+m3.1+m4.0+m5.1+m6.1+m7.1 74LS151输出Y=m0.D0+m1.D1+m2.D2+m3.D3+m4.D4+m5.D5+m6.D6+m7.D7若令F=Y，A=C，B=B，C=A 则D0= D1= D2= D4=0 D3= D5= D6= D7=1 根据以上分析，画出电路图： (2)、用数据选择器74LS151实现函数F=Σm (0,2,7,8,13)。 F=A B C D+A(B C D)+A(BCD)+A B C D+A(B C D) =(A+A)B C D+ A(B C D)+A(BCD)+A(B C D) =1.m0+A.m2+A. m5+A m7
译码器及数据选择器的应用 一、实验目的 1．掌握译码器（74LS138）的逻辑功能和使用方法。 2．掌握数据选择器（74LS151）的逻辑功能和使用方法。 二、实验原理 译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法。 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便。 1.译码器 一个n 变量的译码器的输出包含了n 变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器 (74LS138) ，有三个选通端1S 、2S 和3S ，只有当1S =1、2S +3S =0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平。利用选片作用也可以将多片连接起来以扩展译码器的功能。8个输出包含3个变量的全部最小项的译码。表5.1.4-1是3线／8线译码器的功能表。用n 变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n 的组合逻辑电路。 图1 74LS138（3线/8线译码器） 2.数据选择器 一个n 个地址端的数据选择器，具有对2 n 个数据选择的功能。例如，八选一数据选择器（74LS151），如图2所示，n ＝3，可完成八选一的功能，见表2。由真值表可写出： 7 0126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++= 数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上。
实验报告 课程名称：数字电路实验第2 次实验实验名称：数据选择器应用 实验时间：2012年 3 月31 日 实验地点：组号 学号： 姓名： 指导教师：评定成绩：
一、实验目的： 1．通过实验的方法学习数据选择器的电路结构和特点。 2．掌握数据选择器的逻辑功能和它的测试。 3．掌握数据选择器的基本应用。 二、实验仪器： 三、实验原理： 1．数据选择器 数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。 本实验采用的逻辑器件为TTL双极型数字集成逻辑电路74LS153，它有两个4选1，外形为双列直插，引脚排列如图2-1所示，逻辑符号如图2-2所示。其中D0、D1、D2、D3为数据输入端，Q为输出端，A0、A1为数据选择器的控制端（地址码），同时控制两个选 择器的数据输出，S为工作状态控制端（使能端），74LS153的功能表见表2-1。 数据选择器有一个特别重要的功能就是可以实现逻辑函数。现设逻辑函数F（X，Y）=∑（1，2），则可用一个4选1完成，根据数据选择器的定义：Q（A1，A0）=A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3，令A1=X，A0=Y，1S=0，1D0=1D3=0，1D1=1D2=1，那么输出Q=F。如果逻辑函数的输入变量数超过了数据选择器的地址控制端位数，则必须进行逻辑函数
降维或者集成芯片扩展。例如用一块74LS153实现一个一位全加器，因为一位全加器的逻辑函数表达式是： S1（A，B，CI）=∑ （1，2，4，7） CO（A，B，CI）=∑ （3，5，6，7） 现设定A1=A， A0=B，CI为图记变 量，输出1Q=S1， 2Q=CI，由卡诺图（见图2-3，图2-4）得到数据输入： 1D0=CI，1D1=CI，1D2=CI，1D3=CI，2D0=0，2D1=CI，2D1=CI，2D3=1，由此构成逻辑电路，就能完成一位全加器的逻辑功能（见图2-5）。 需要指出的是用数据选择器实现逻辑函数的方法不是唯一的，当逻辑函数的输入变量数较多时，可比较多种方法取其最优实现。 四、实验内容： 1．验证74LS153的逻辑功能 按表2-1所列测试，特别注意所测芯片A1、A0哪一个是高位，S端是否低电平有效，当芯片封锁时，输出是什么电平。记录：
实验2实验报告数据选择器及其应用 一、实验目的 1、了解组合逻辑电路的设计步骤、分析方法和测试方法； 2、掌握数据选择器的工作原理与逻辑功能； 3、掌握双四选一数据选择器74LS153的应用。 二、实验设备 1、数字电路实验箱 2 、数字双踪示波器 3、集成电路：74LS00 4、集成电路：74LS153 三、实验内容 1、测试双四选一数据选择器74LS153的逻辑功能； 2、设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均 同意发射导弹攻击目标且有操作员操作，则发射导弹F； 3、用74LS00与74LS153设计一位全加器。 四、实验结果 1、测试双四选一数据选择器74LS153的逻辑功能。 如图S5和S6分别接A和B，负责输入地址；S1、S2、S3、S4为上面选择器的四个输入；S7、S8、S9、S10为下面选择器的四个输入。 举例说明：如图所示，当S5和S6都输入高电平时，选择输出1C3和2C3的内容，即
S4和S10的输入均为高电平，小灯亮。 2、设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员 均同意发射导弹攻击目标且有操作员操作，则发射导弹F。 由题意可得出逻辑表达式如下： F=AB(C+D) 分析：由于只有A、B都为高电平时F才有可能输出高电平，所以让A和B作为地址输入端。而当A、B均为高电平时，C和D任意一个为高电平则F为高电平。所以用74LS00实现C和D的“或”以后，接数据选择器的C3接口。则可以实现所需功能。 电路图如下： 3、用74LS00和74LS153设计一位全加器。 可以通过降维将输入位A和B作为地址选择位，进位位CI和CI以及0和1作为被选择数据输入，表示S和CO。真值表如下：
数电-实验四-数据选择器及其应用-实验报告
实验四数据选择器及其应用 一、实验目的 1.掌握中规模集成数据选择器的逻辑功能及使用方法 2.学习用数据选择器构成组合逻辑电路的方法 二、实验设备与器件 1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.74LS151 三、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个
数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。 八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，
引脚排列如图4-2，功能如表4-1。 选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A,?S为使能端，低电平有效。 1）使能端?S=1时，无论A2~A0状态如何，均无输出（Q=0，?Q=1）,多路开关被禁止。2）使能端S=0时，多路开关正常工作。根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。 此处以A2A1A0=010为例，则选择D2数据到
输出端，即Q=D2。 D2为0， Q亮。D2为1，Q亮。
使能端为1，D2为1，?Q亮。使能端为1，D2变为0，?Q仍然亮。 74LS151功能测试结果表4-1 输入输出?S A2 A1 A0 Q ?Q 1 x x x 0 1 0 0 0 0 D0 ?D0 0 0 0 1 D1 ?D1
电学实验报告模板 实验原理 数据选择器的功能类似一个单刀多掷开关,如图1所示。数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。 图1 数据选择器示意图 1. 4选1数据选择器
图2 4选1数据选择器及其逻辑 图2所示为4选1数据选择器及其逻辑。该电路有4路输入数据和为地址输入。为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。 由图2（b）可以得到该数据选择器的逻辑函数式为 (1) 2. 用4选1数据选择器扩展成8选1数据选择器 8选1数据选择器有8路数据输入，3位地址输入。如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。其中,是通过4选1数据选择器的使能控制端接入的。由图5并根据式（1），可以得到 显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器
实验内容及步骤 1. 测试和验证74HC153的逻辑功能 （1）集成电路芯片74HC153引脚图 74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。图7-5所示为引脚图。每一个4选1数据选择器都设置了一个使能控制端。两个4选1数据选择器共享地址输入端。 图6 74HC151引脚图 （2）测试和验证74HC153的逻辑功能 按图7连接电路。实验数据记录在表7-1。验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路 表1 （3）用一片74HC153扩展成8选1数据选择器
图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。实验数据记录在表2。验证电路的逻辑功能。 表2