第3章
标准时钟系统
标准时钟系统可以为器件提供各种需要的时钟信号。 本章主要讲述如何根据需要对标准 时钟系统进行配置。 目录 3.1 时钟系统介绍 3.2 UCS 操作模式 3.3 MODSOC 操作 3.4 UCS 模块寄存器
3.1 时钟系统介绍
UCS 模块是一个低成本低功耗的时钟系统。包含有三个内部时钟信号，用户可以自行 配置，得到性能和功耗的最佳平衡点。UCS 软件配置后，只需要外部一两个晶振或者电阻， 而不需要其他的任何器件。 UCS 模块最多含有 5 个时钟源： ? XT1CLK：低频/高频振荡器，可以使用低频 32768HZ 钟振、标准晶振、外部振荡 器或者通过外部输入源输入 4MHZ~32MHZ 时钟。XT1CLK 可以作为内部 FLL 模块的 参考时钟，有些器件只支持外部的低频晶振，具体可参考数据手册。 ? VLOCLK：内部低功耗，低频振荡器。典型值为 10KHZ。 ? REFOCLK：内部低频振荡器，典型值为 32768HZ，作为 FLL 基准时钟源。 ? DCOCLK：内部数字控制振荡器(DCO)可以通过 FLL 来稳定。 ? XT2CLK：可选择的高频振荡器，可以使用标准晶振，振荡器或者外部时钟源输入 4MHZ~32MHZ。 UCS 模块可以提供三个时钟信号： ? ACLK：辅助时钟。ACLK 可由软件选择来自于 XT1CLK，REFOCLK，VLOCLK， DCOCLK，DCOCLKDIV，和 XT2CLK（如果可以用） 。DCOCLKDIV 为 DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。ACLK 可由软件配置 位各个模块的时钟信号。ACLK 可由 1、2、4、8、16、32 分频后使用。ACLK/n 是 ACLK 经 1、2、4、8、16、32 分频后通过 IO 口输出作为外部电路使用。 ? MCLK： 系统主时钟。 MCLK 可由软件选择来自于 XT1CLK， REFOCLK， VLOCLK， DCOCLK，DCOCLKDIV，XT2CLK（如果可以用） 。DCOCLKDIV 为 DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。MCLK 可以通过 1、 2、4、8、16、32 分频后使用。MCLK 可以作为 CPU 和系统时钟。 ? SMCLK：子系统主时钟。SMCLK 可由软件选择来自于 XT1CLK，REFOCLK， VLOCLK，DCOCLK，DCOCLKDIV，XT2CLK（如果可以用） 。DCOCLKDIV 为
DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。SMCLK 可 以通过 1、2、4、8、16、32 分频后使用。SMCLK 主要用于高速外围模块。 UCS 模块图如下图 3-1 所示：
图 3-1 标准系统时钟框图
3.2 UCS操作模式
PUC 信号后，UCS 默认的配置模式如下所示： ? XT1 为 LF 模式，作为 XT1CLK 时钟源。ACLK 来自于 XT1CLK。 ? DCOCLKDIV 作为 MCLK ? DCOCLKDIV 作为 SMCLK ? FLL 模块使能。FLL 基准时钟（FLLREFCLK）来自 XT1CLK ? XIN 和 XOUT 管脚为普通 IO 口，XT1 保持禁止直到将 I/O 口配置为 XT1 模式 ? XT2IN 和 XT2OUT 脚作为普通 IO 口，XT2 禁止。 如上所示，FLL 和 XT1 默认为启用状态。因为晶振管脚 XIN，XOUT 和普通 I/O 口复用。 所以要使能 XT1， 就必须将与 XT1 引脚对应的 PSEL 位置位。 32768HZ 晶振作为 XT1CLK 当 时钟时，因为 XT1 不会立即稳定（参考 3.2.12 节） ，所以晶振失效标志位是置位的，这时系 统会让 REFOCLK 作为 ACLK 的时钟源。一旦晶振启动并稳定，ACLK 将取自外部的 32768HZ 晶振，FLL 将使 MCLK 和 SMCLK 稳定为 1.047586MHZ 和 Fdco=2.097152MHZ。 （上电后 FLLD 默认为 2） 状态寄存器 SCG0，SCG1，OSCOFF 和 CPUOFF 配置 MSP430 工作模式，也可以使能 和禁止 UCS 模块功能（参考系统复位、中断和操作模式章节） 。寄存器 UCSCTL0~8 用来配 置 UCS 模块。 UCS 模块可以在软件执行过程中的任何需要的时候进行配置和修改配置。
3.2.1 UCS模块的超低功耗应用
在采用电池供电的系统应用中有一些矛盾： ● 为了保持长时间工作或降低功耗而采用低频时钟 ● 快速的时钟有快速的响应能力和大的数据处理吞吐量 ● 适应多种工作温度和电压的稳定时钟 ● 不需要校准系统的低成本时钟应用 UCS 模块允许用户选择现有的 3 个时钟信号 ACLK，MCLK，SMCLK，从而解决上述 相对矛盾的问题。 3 个时钟信号可以来自任何有效的时钟源(XT1CLK，VLOCLK，REFOCLK，或者 XT2CLK)，给系统带来非常灵活的选择时钟。
3.2.2 内部超低频振荡器(VLO)
内部 VLO 能够提供典型 10k 的振荡频率（具体参数见数据手册） ，而不需要外接任何 晶振。VLO 可以对时钟精确要求不高的的应用提供低成本和超低功耗的时钟源。VLO 可以 通过设置 SELA=1、SELM=1、SELS=1 作为 ACLK、SMCLK、MCLK 的时钟源。
3.2.2 内部参考时钟(REFO)
内部参考时钟可以在没有外部晶振， 对成本又比较敏感的场合得到很好的应用。 内部参 考振荡器可以产生一个比较稳定的频率，其典型值为 32768Hz，他可以用作 FLLREFCLK。 REFOCL 和 FLL 相结合可为系统提供灵活可变的时钟，而不需要外接晶振。REFO 在不使 用时，不消耗任何功耗。
REFO 在以下配置时有效： ● 在活动模式或 LPM0~3 模式下时，REFO 作为 ACLK 的时钟源（SELA=2） ； （OSCOFF=0） ● 在活动模式下 REFO 作为 MCLK 的时钟源（SELM=2）（CPUOFF=0） ； ● 在活动模式下或 LPM0~1 模式下时，REFO 作为 SMCLK 的时钟源（SELS=2）)； （SMCLKOFF=0） ● REFO 作为 FLLREFCLK（SELREF=2）时钟源并且在活动模式及 LPM0~3 模式下 DCO 作为 ACLK 的时钟源（SELA=3，4）（OSCOFF=0） ； ● REFO 作为 FLLREFCLK （SELREF=2） 时钟源并且在活动模式下 DCO 作为 MCLK 的时钟源（SELA=3，4）（CPUOFF=0） ； ● REFO 作为 FLLREFCLK（SELREF=2）时钟源并且在活动模式及 LPM0~1 模式下 DCO 作为 SMCLK 的时钟源（SELA=3，4）（SMCLKOFF=0） ；
3.2.4 晶振XT1
XT1 工作在低频模式时（XTS=0） ，提供支持 32768HZ 时钟的超低功耗模式。晶振连接 不需要任何其他外围器件而直接诶连接到 XIN 和 XOUT。在 LF 模式下 XCAP 为 XT1 晶振 配置的内部负载电容，负载电容可以由软件编程选择 2pF，6pF，9pF，12pF（典型值） 。也 可以根据需要增加外接电容。 在一些设备中当 XT1 选择 HF 模式时（XTS=1）也支持高频晶振或者振荡器。高频晶 振或振荡器连接到 XIN 和 XOUT 引脚，需要在两个端口配置电容。电容的大小需要根据晶 振或者振荡器的特性来选择。 LF 模式下可以通过设置 XT1DRIVE 来提高 XT1 驱动。在上电时，XT1 以最大的驱动 能力来快速可靠启动。如果需要，用户可以降低驱动能力以降低功耗。在高频模式时也可以 配置 XT1DRIVE 来适应不同的晶振或振荡器。 无论是在 LF/HF 模式下，都可以通过配置 XT1BYPASS 位来使用输入到 XT1 的外部时 钟信号。当使用外部信号给 XT1 提供时钟信号时，外部信号的频率必须和选择的工作模式 以及数据手册上的参数相符合。当在 BYPASS 模式时，XT1 自动关闭电源。 XT1 引脚和普通 I/O 口是复用。上电后，XT1 默认为 LF 模式。但是，XT1 仍然是禁止 的，直到将 IO 配置成晶振模式功能。复用 IO 口的配置由 PSEL 和 XT1BYPASS 决定。选择 PSEL 位将使 X1IN 和 X1OUT 端口被配置成 XT1 模式。如果 XT1BYPASS 置位，XT1 将配 置成支路模式。在支路模式下，外部时钟由 XIN 输入，XOUT 可以配置成普通 IO 口，这时 与 XOUT 相对应的 PxSEL 位可以不用关心。 如果与 XIN 对应的 PxSEL 位清零， XIN 和 XOUT 都将配置为普通 IO 口， XT1 将禁止。 以下情况是 XT1 是允许的： ● 在 活动 模式或 LPM0~3 模 式下 时，XT1 作 为 ACLK 的 时 钟源 （SELA=0 ） ； （OSCOFF=0） ● 在活动模式下 XT1 作为 MCLK 的时钟源（SELM=0）（CPUOFF=0） ； ● 在活动模式下或 LPM0~1 模式下时，XT1 作为 SMCLK 的时钟源（SELS=0） ； （SMCLKOFF=0） ● XT1 作为 FLLREFCLK（SELREF=2）时钟源并且在活动模式及 LPM0~3 模式下 DCO 作为 ACLK 的时钟源（SELA=3，4）（OSCOFF=0） ； ● XT1 作为 FLLREFCLK（SELREF=0）时钟源并且在活动模式下 DCO 作为 MCLK
的时钟源（SELA=3，4）（CPUOFF=0） ； ● XT1 作为 FLLREFCLK（SELREF=0）时钟源并且在活动模式及 LPM0~1 模式下 DCO 作为 SMCLK 的时钟源（SELA=3，4）（SMCLKOFF=0） ； ● XT1OFF=0，在活动模式及 LPM0~4 模式下
3.2.4 晶振 XT2
某些器件有第二个晶振 XT2，XT2 的特性和 XT1 的高频模式相同。XT2DRIVE 位用来 选择 XT2 的频率范围？？？（应该是驱动能力吧） 。 当置位 XT2BYPASS，XT2 可以由外部时钟源通过 XIN 脚输入。使用外部输入频率时， 外部频率必须符合数据手册中 XT2 相关参数的规定。 XT2 管脚和普通 I/O 口复用。上电后，默认为 XT2 模式。但是，XT2 仍然是禁止的直 到和 XT2 复用的管脚配置成 XT2 模式时才有效。复用 IO 口的配置由与 XT2 对应的 PSEL 位和 XT2BYPASS 位来确定。设置对应的 PSEL 位将 XT2IN 和 XT2OUT 配置成 XT2 功能。 如果 XT2BYPASS 被置位，XT2 将配置成旁路模式，在旁路模式下，XT2IN 可以由外部振 荡器输入，XT2OUT 可配置成普通 I/O 口这时相应的 PxSEL 位可以不用关心。 如过清除与 XT2IN 对应的 PxSEL 位， XT2 和 XT2OUT 管脚都被配置成普通 I/O 口， 并 且 XT2 将被禁止。 以下情况是 XT2 是允许的： ● 在活动模式或 LPM0~3 模式下时，XT2 作为 ACLK 的时钟源（SELA=5，6，7） ； （OSCOFF=0） ● 在活动模式下 XT2 作为 MCLK 的时钟源（SELM=5，6，7）（CPUOFF=0） ； ● 在活动模式下或 LPM0~1 模式下时， XT2 作为 SMCLK 的时钟源 （SELS=5， 7） 6， ； （SMCLKOFF=0） ● XT2 作为 FLLREFCLK（SELREF=5，6）时钟源并且在活动模式及 LPM0~3 模式 下 DCO 作为 ACLK 的时钟源（SELA=3，4）（OSCOFF=0） ； ● XT2 作为 FLLREFCLK （SELREF=5， 时钟源并且在活动模式下 DCO 作为 MCLK 6） 的时钟源（SELA=3，4）（CPUOFF=0） ； ● XT2 作为 FLLREFCLK（SELREF=5，6）时钟源并且在活动模式及 LPM0~1 模式 下 DCO 作为 SMCLK 的时钟源（SELA=3，4）（SMCLKOFF=0） ； ● XT2OFF=0，在活动模式及 LPM0~4 模式下
3.2.5 数字控制振荡器 (DCO)
DCO 是内部集成的数字频率振荡器。 DCO 频率可以通过配置 DCORSEL、 DCO 和 MOD 位来调整。DCO 频率可以通过选择 FLL 的频率（FLLRENCLK/N）来使其稳定。SELREF 位用来选择 FLL 不同的校准频率时钟源。校准频率时钟源包含有 XT1、REFOCLK 或者 XT2CLK（如果可以用） 。N 的值由 FLLRENDIVX（n=1，2，4，8，12，16）定义。默认 N=1。假设不需要 FLL 功能时，FLLREFCLK 也不需要了，这时可以通过设置 SELREF={7} 来禁止 FLL 功能。 FLLD 值配置 FLL 分频器的值，D 可以选择 1，2，4，8，16，32。默认情况下 D=2， 这时 DCOCLKDIV 作为 MCLK 和 SMCLK 的输入源，时钟频率为 DCOCLK/2。
分频因子（N+1）和分频值 D 定义了 DCOCLK 和 DCOCLKDIV 的频率这里 N>2。当 N=0 分频值设置为 2。 fDCOCLK = D*(N+1)*(fFLLRENCLK/n) fDCOCLK = (N+1)*(fFLLRENCLK/n)
3.2.6.1 DCO的频率调整
默认情况下，FLL 功能是允许的。可以通过置位 SCG0 或 SCG1 来禁止 FLL。一旦 FLL 被禁止， DCO 将在当前的寄存器 UCSCTL0 和 UCSCTL1 模式下继续工作， 当然也可以根据 需要调整这 2 个寄存器来设置 DCO 的工作频率。 FLL 工作的时候， 在 DCO 的频率将由 FLL 来稳定，寄存器 UCSCTL0 和 UCSCTL1 的值将由硬件自动调整。 PUC 信号后， DCORSELx = {2}、 DCOx = {0}。 MCLK 和 SMCLK 来源于 DCOCLKDIV。 由于 CPU 执行代码的时钟来自 MCLK， MCLK 是由 DCO 提供的， 而 所以从 PUC 信号到执 行程序的时间可小于 5us。 DCOCLK 频率设置符合一下要求： 1、设置 DCORSELx 这三位可以选择 8 个 DCO 频率范围。这些范围可以参考 具体的数据手册表。 2、5 位的 DCO 用来在 DCORSEL 的 32 个频率级别中选择，相邻两个的频率 相差 8%。 3、5 位的 MOD 用于控制在 DCO 中的 32 个频率中选择切换两种频率。如果 DCO=31，表示 DCO 已经选择最高频率，此时不能利用 MOD 进行频率调整。
3.2.7 锁频环(FLL)
锁频环不断的增加或者减少频率积分器的值。驱动 DCO 频率积分器的输出可以通过寄 存器 UCSCTL0, UCSCTL1( MODx 和 DCOx 位)读出。 计数器的值可以用 fFLLREFCLK/n (n = 1, 2, 4, 8, 12, or 16) 加调整或者用 fDCOCLK/(D*(N+1))减调整。 注意：读 MOD 和 DCO 积分器通过 DCOCLK 可能出现的不同频来更新 MCLK。立即读先前写入的值，用 户可能不能读不出，因为自更新调制器没有发生。这是正常的。一旦调制器在更新下次 的连续 DCOCLK，才能读出正确的值。 另外，MCLK 可以异步的通过积分更新，在这种情况下读数可能导致一个错误的 值。在这种情形下，需要使用多数表决法。 5 位积分器位（UCSCTL0.8~UCSCTL0.12）用于设置 32 个级别的 DCO 频率。后面的 频率大约比前面的频率级别相差约 8%。调制器混合两个相邻的 DCO 频率来产生分数级数。 对于给定 DCO 偏差范围设定，时间必须允许 DCO。(n*32) fFLLREFCLK 。N 值由 FLLREFDIVX（1，2，4，8，12，16）定义
3.2.8 DCO调制器
调制器混合两个 DCO 频率，在 fDCO 和 fDCO+1 之间产生一个有效的混合频率并提高时 钟驱动能力， 减少电磁干扰。 调制器通过配置 MOD 位在 32 个时钟周期中混合 fDCO 和 fDCO+1。 当 MOD={0}时调制器关闭。
调制器混合公式如下 T=(32-MOD)*tDCO+MOD*tDCO+1 调制器的操作如图 3-2 所示： 当 FLL 模块使能，调制器的设置和 DCO 由 FLL 硬件自动控制。如果 FLL 关闭，调制 器设置和 DCO 由软件配置。
图 3-2 调制模式
3.2.9 禁止FLL硬件和调制器
当状态寄存器 SCG0 和 SCG1 置位时，FLL 模块禁止。当 FLL 模块禁止时，DCO 将在 先前设置的模式下运行，DCOCLK 没有自动稳定功能。 当 DISMOD 置位时， DCO 调制器禁止。 DCO 调制器禁止时， 当 DCOCLK 只能由 DCOX 位来调整。 注意： 当 FLL 被停止后，DCO 仍然可以在当前的设置下运行。但是由于 FLL 不再工作 了，所以温度电压的变换将影响 DCO 的频率。请参考数据手册的温度和电压参数， 以确保可靠的运行。
3.2.10 FLL低功耗模式
当 SCG1、CPUOFF、OSCOFF 位置位时，中断服务程序可以清除除 SCG0 外的这些标 志位。也就是说，当从 LPM1、2、3、4 进入中断服务程序后，FLL 仍然关闭，此时 DCO 工作在先前的 UCSCTL0 和 UCSCTL1 寄存器设置模式下。如果需要运行 FLL，SCG0 位必 须由用户软件清除。
3.2.11 低功耗运行模式，被外部模块请求
不管在任何模式下，外部模块的正常操作都可以可以从 UCS 模式请求时钟信号。如图 3.3 所示。 外围模块可以控制三个时钟请求信号中的一个来获得时钟 ACLK_REQ、MCLK_REQ、 SMCLK_REQ。这个请求信号依赖于时钟配合和相应模块的时钟选择。例如：如果定时器选 择了 ACLK 作为时钟源，只要定时器允许，ACLK_REQ 信号就一直有效并向 UCS 申请时 钟，而 UCS 则不管当前是在什么 LPM 低功耗模式都会输出 ACLK 信号。 任何从模块来的时钟请求信号将优先与时钟关闭信号， 但是请求信号并不能清除时钟关 闭位。例如，在 OSCOFF=1 的情况下，有外围模块请求 ACLK 信号，这时外围模块将生产 一个 ACLK_REQ 信号，此时 OSCOFF 位无效，因此外围模块可以适应 ACLK 信号，但是 OSCOFF 位将一直置位。 如果请求的时钟是关闭的， 此时将会产生一个软件 NMI 事件。 按前面的例子， 如果 ACLK 从 XT1 来，并且 XT1 是关闭的，此时将产生一个晶振失效标志，并且需要软件来处理这个 事件。但是对于看门狗来说，出于安全性的考虑，如果先前选择的时钟源不能用，将自动选 择 VLO 作为时钟源。 由于有时钟请求信号的特殊性存在， 所以在使用进入低功耗模式时要特别小心。 虽然选 择了低功耗模式， 但仍有可能由于有时钟请求信号的存在而造成功耗消耗比数据手册中定义 的功耗大。
图 3-3 模块请求时钟系统
3.2.12 UCS失效安全运行模式
UCS 中模块包含有晶振失效保护的功能。这个功能可以检测 XT1、DCO、XT2 的振荡 器失效。如图 3-4 所示。失效的条件有： XT1 的 LF 模式下低频晶振失效（XT1LFOFFG） XT1 的 HF 模式下高频晶振失效（XT1HFOFFG） XT2 高频晶振失效（XT2OFFG） DCO 失效标志(DCOFFG) 当相应的晶振功能打开后，如果不能正常运行则 XT1LFOFFG 、XT1HFOFFG 和 XT2OFFG 标志位将置位。一旦置位，失效标志位将一直置位直到失效条件消失。如果用户 清除了失效标志位，但失效条件却依然存在的话，失效标志位仍会被硬件自动置位 当 XT1 选择 LF 模式并作为 FLL 的基准信号源时，XT1 的失效后 FLL 的基准信号源 FLLREFCLK 将自动切换成 REFO，同时 XT1LFOFFG 置位。当 XT1 工作在 HF 模式并作为 FLL 的基准信号源，XT1 失效后，将没有 FLLREFCLK 信号输入，在试图锁定锁定 FLLREFCLK 和 DCOCLK/(D*[N+1])时，FLL 计数将为零。DCO 到最低频率位置（DCO 被 清除） ，DCOFFG 置位。如果 DCO 倍频器的 N 值过高，使 DCO 频率过高，DCOOFF 也会 被置位。DCOFFG 不会自动清除，必须由用户清除。如果用户清除 DCOFFG 但是失效条件 依然存在，DCOFFG 将再次置位。 当使用 XT2 作为 FLL 的基准信号源时，晶振失效后的状态也是如此。 在 POR 信 号 后 ， 晶 振 失 效 中 断 标 志 位 OFIFG 是 置 位 的 ， 如 果 XT1LFOFFG 、 XT1HFOFFG,、XT2OFFG, 或者 DCOFFG 有一个任何一个失效标志位置位那么 OFIFG 就将 一直置位。如果 OFIFG 置位，并且 OFIE 置位，OFIFG 将触发一个不可屏蔽中断。当中断 服务程序被响应之后，在以前的 MSP430 系列中 OFIE 是不会自动复位的，用户需要软件清 除。在 5x 系列中则没有这一要求，因为 NMI 的进入和返回电路已经除去了该设计。但是 OFIFG 还是必须由用户软件清除，具体是那个时钟源失效引发的 OFIFG 置位，则可以检查 相应的个时钟失效标志位。 如果检测到 MCLK 时钟源晶振失效，MCLK 将自动切换到 DCO 时钟（DCOCLKDIV） 作为所有的时钟源（除 XT1 的低频模式） 。如果 MCLK 来至于低频模式的 XT1，晶振失效 将使 MCLK 自动切换到 REFO。但不会改变 SELM 位的状态，这种状况须由用户软件来处 理。 如果检测到 SMCLK 时钟失效，SMCLK 将自动切换到 DCO 时钟（DCOCLKDIV）作 为所有的时钟源（除 XT1 的低频模式） 。如果 SMCLK 来自于低频模式的 XT1，晶振失效将 使 SMCLK 自动切换到 REFO。 这也会改变 SELS 位的状态， 这种状况也须由用户软件处理。 如果检测 ACLK 时钟失效，ACLK 将自动切换到 DCO 时钟（DCOCLKDIV）作为所有 的时钟源（除 XT1 的低频模式） 。如果 ACLK 来自于低频模式的 XT1，晶振失效将使 ACLK 自动切换到 REFO。这也同样不会改变 SELA 位状态，这种状况同样须由用户软件处理。
图 3-4 晶振失效逻辑
注意：晶振失效期间 DCO 的活动状态 DCOCLKDIV 时钟即使在 DCO 工作在最小的阶步下仍是活动的。这个时钟信号足以驱动 CPU 去 执行程序代码或者在发生不可屏蔽中断的时候响应中断服务程序。
注意：失效条件 DCO 失效：UCSCTL0 寄存器内的 DCOx 位的值等于 0 或者 31 的时候，DCO 失效标志位 DCOFFG 就会置位。 XT1 的低频晶振失效：当低频晶振停止工作的时候 LF 晶振失效标志就会置位，在晶振恢复 工作正常之后该位会自动复位。 当失效条件存在的时候， XT1LFOFFG 就会一直处在置位状态， 即使软件把该位清零，硬件也会重新置位。 XT1 的高频晶振失效：当高频晶振停止工作的时候 HF 晶振失效标志就会置位，在晶振恢复 工作正常之后该位会自动复位。 当失效条件存在的时候， XT1HFOFFG 就会一直处在置位状态， 即使软件把该位清零，硬件也会重新置位。
XT2 晶振失效：当 XT2 停止工作的时候 XT2 晶振失效标志就会置位，在晶振恢复工作正常之 后该位会自动复位。当失效条件存在的时候，XT2OFFG 就会一直处在置位状态，即使软件把 该位清零，硬件也会重新置位。
注意：失效逻辑 注意如果失效状态一直存在，则 OFIGF 将一直置位。用户应用系统在清除 OFIFG 位的时候 应小心。当清除该位后，OFIGF 再也没有置位了，时钟逻辑电路将切换回失效状态前的用户 配置。
注意：失效逻辑计数器 每一个晶振失效电路都有一个硬件计数器，这个计数器都能被相应的失效逻辑电路来复位， 并能产生失效标志，当失效状态清除后计数器将一直计数，当到达最大计数值时，失效标 志也被清除。 当 XT1 在低频模式下时，最大的计数值是 8192。当 XT1 在高频模式时（或者 XT2 有效时） 的最大计数值为 1024。 在旁路模式下， 不管是在高频还是低频模式下， 最大计数值都是 8192。
3.2.13 时钟信号的同步
当把 MCLK 或者 SMCLK 从一个时钟源切换到另一个时钟源时。切换过程会有一个同 步动作来避免出现时间竞争现象。如图 3.5 所示。 在时钟源切换命令发生之后： 当前时钟一直有效直到下一个上升沿开始。 时钟一直持续到新时钟源的第 2 个上升沿跳变。 新的时钟源确立并继续维持一个高电平。
图 3-5 将 MCLK 从 DCOCLK 改变为 ACLK
3.3 MODOSC操作
UCS 模块还有一个内部的振荡器（MODOSC） 。它主要给 FLASH 模块控制器或其他任 意需要的模块提供时钟。MODOSC 的时钟来自 MODCLK。 为了节省功耗，不需要时 MODOSC 是关闭的，只有需要的时候才使能。当模块请求 MODOSCCLK 时，MODOSC 才会激活。MODOSC 的允许依赖于有条件或无条件的请求。 当 MODOSCREQEN 置位时，只有有模块请求信号时才使能 MODOSC，这种称为有条件的 请求。否则不管是否有请求信号，MODOSC 都将会处于允许状态，这种称为无条件的请求。
当运行无条件的请求，例如为 Flash 和 ADC12_A 模块提供时钟时，就没必要去置位 MODOSCREQEN，因为这时 MODOSC 已经使能了。 Flash 控制器只有在执行擦除或者写操作时，才需要 MODCLK 信号。当执行这样的操 作，flash 存储控制器将自动产生一个有条件请求信号，激活 MODOSC。如果之前没有其他 模块请求则 FLASH 请求的结果就是 MODOSC 被启用。 ADC12_A 可以选择使用 MODOSC 作为转换时钟源， 用户选择 ADC12OSC 作为转换时 钟源时，ADC12OSC 就来自 MODOSC。在转换时，ADC12_A 产生一个无条件请求，要求 MODOSC 作为 ADC12OSC 的时钟源。如果其他的模块没有对它发送请求，MODOSC 就会 启用。
3.4 UCS模块寄存器
表 1 中列出了 UCS 的模块寄存器。存储器地址可以在数据手册中找到，地址偏移量已 经在表中列出了。 寄存器 标准时钟控制器 0 缩写 UCSCTL0 UCSCTL0_L UCSCTL0_H UCSCTL1 UCSCTL1_L UCSCTL1_L UCSCTL2 UCSCTL2_L UCSCTL2_L UCSCTL3 UCSCTL3_L UCSCTL3_L UCSCTL4 UCSCTL4_L UCSCTL4_L UCSCTL5 UCSCTL5_L UCSCTL5_L UCSCTL6 UCSCTL6_L UCSCTL6_L UCSCTL7 UCSCTL7_L UCSCTL7_L UCSCTL8_L UCSCTL8_L UCSCTL8_L 寄存器类型 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 访问形式 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 字 字节 字节 地址偏移量 00h 00h 01h 02h 02h 03h 04h 04h 05h 06h 06h 07h 08h 08h 09h 0Ah 0Ah 0Bh 0Ch 0Ch 0Dh 0Eh 0Eh 0Fh 10h 10h 11h 初始状态 0000h 00h 00h 0020h 20h 00h 101Fh 1Fh 10h 0000h 00h 00h 0044h 44h 00h 0000h 00h 00h C1CDh CDh C1h 0703h 03h 07h 0707h 07h 07h
标准时钟控制器 1
标准时钟控制器 2
标准时钟控制器 3
标准时钟控制器 4
标准时钟控制器 5
标准时钟控制器 6
标准时钟控制器 7
标准时钟控制器 8
UCSCTL0 标准始终系统控制寄存器 0
15 14 保留 7 6 5 MOD DCO Bits12-8 这些位能硬件自动修正。 MOD Bits7-3 调制位计数器。这些位在锁频环工作时能够自动修正。 4 3 13 12 11 10 DCO 2 1 保留 0 9 8
DCO 阶梯选择。 这些位可以确定 DCO 频率的大致范围。 在锁频环工作的时候，
UCSCTL1 标准时钟系统控制寄存器 1
15 14 13 12 11 保留 7 保留 6 5 DCORSEL 4 3 保留 2 保留 1 保留 0 DISMOD 10 9 8
DCORSEL
Bits6-4
DISMOD
Bits0
DCO 频率范围选择。这些位能改变直流发生器产生的电压，进而 改变 DCO 输出频率，它可以调整频率的大致范围。具体细节见用 户指南和数据手册相关章节。 调整器使能位 0 调整器禁止 1 调整器使能
UCSCTL2 标准时钟系统控制器 2
15 保留 7 6 14 13 FLLD 5 4 FLLN 12 11 保留 3 10 保留 2 1 9 FLLN 0 8
FLLD
Bits14-12
DISMOD
Bits9-0
锁频环分频器。选择 fDCOCLK 在锁频环反馈中的分频次数 000 fDCOCLK/1 001 fDCOCLK/2 010 fDCOCLK/4 011 fDCOCLK/8 100 fDCOCLK/16 101 fDCOCLK/32 110 保留，默认 fDCOCLK/32 111 保留，默认 fDCOCLK/32 调整器使能位 0 调整器禁止 1 调整器使能
UCSCTL3 标准时钟系统控制器 3
15 14 13 12 11 保留 7 保留 6 5 SELREF 4 3 保留 2 1 FLLREFDIV 0 10 9 8
SELREF
Bits6-4
FLLREFDIV
Bits2-0
FLL 基准源选择。 000 XT1CLK 001 保留。默认是 XT1CLK。 010 REFOCLK 011 保留。默认是 REFOCLK 100 保留。默认是 REFOCLK 101 XT2CLK，如果没有 XT2，默认 REFOCLK 110 保留。XT2CLK，如果没有 XT2，默认 REFOCLK 111 无选项。只针对 F543X 以及 F541x 非 A 版本，这个 默认是 XT2CLK。 FLL 基准源分频。分频后的频率就被用作 FLL 基准频率。 000 fFLLREFCLK/1 001 fFLLREFCLK/2 010 fFLLREFCLK/4 011 fFLLREFCLK/8 100 fFLLREFCLK/12 101 fFLLREFCLK/16 110 保留。默认 fFLLREFCLK/16 111 保留。默认 fFLLREFCLK/16
UCSCTL4 标准时钟系统控制器 4
15 14 13 保留 7 保留 6 5 SELS 4 3 保留 2 12 11 10 9 SELA 1 SELM 0 8
SELA
Bits10-8
SELS
Bits6-4
选择 ACLK 的时钟源 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 XT2CLK，如果没有的话就默认是 DCOCLKDIV 110 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV 111 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV 选择 SMCLK 的时钟源 000 XT1CLK 001 VLOCLK
010 011 100 101 110
SELM
Bits2-0
REFOCLK DCOCLK DCOCLKDIV XT2CLK，如果没有的话就默认是 DCOCLKDIV 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV 111 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV 选择 MCLK 的时钟源 000 XT1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 XT2CLK，如果没有的话就默认是 DCOCLKDIV 110 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV 111 保留。有 XT2 的话是 XT2CLK，若没有就默认是 DCOCLKDIV
UCSCTL5 标准时钟系统控制器 5
15 保留 7 保留 6 5 DIVS 14 13 DIVPA 4 3 保留 12 11 保留 2 1 DIVM 10 9 DIVA 0 8
DIVPA
Bits14-12
DIVA
Bits 10-8
外部引脚 ACLK 时钟源分频。对 ACLK 进行分频，并在相应引脚 上输出。 000 fACLK/1 001 fACLK/2 010 fACLK/4 011 fACLK/8 100 fACLK/16 101 fACLK/32 110 保留。默认是 fACLK/32 111 保留。默认是 fACLK/32 ACLK 时钟源分频。对 ACLK 时钟源进行分频。 000 fACLK/1 001 fACLK/2 010 fACLK/4 011 fACLK/8 100 fACLK/16 101 fACLK/32 110 保留。默认是 fACLK/32 111 保留。默认是 fACLK/32
DIVS
Bits 6-4
DIVM
Bits2-0
SMCLK 时钟源分频 000 fSMCLK/1 001 fSMCLK/2 010 fSMCLK/4 011 fSMCLK/8 100 fSMCLK/16 101 fSMCLK/32 110 保留。fSMCLK/32 111 保留。fSMCLK/32 MCLK 时钟源分频 000 fMCLK/1 001 fMCLK/2 010 fMCLK/4 011 fMCLK/8 100 fMCLK/16 101 fMCLK/32 110 保留。默认是 fMCLK/32 111 保留。默认是 fMCLK/32
UCSCTL6 标准时钟系统控制器 6
15 XT2DRIVE 7 XT1DRIVE 6 14 13 保留 5 XTS 12 XT2BYPASS 4 XT1BYPASS 3 XCAP 2 11 10 保留 1 SMCLKOFF 9 8 XT2OFF 0 XT1OFF
XT2DRIVE
Bits15-14
XT2BYPASS
Bit12
XT2OFF
Bit8
XT1DRIVE
Bits7-6
XT2 的起振电流可以调节到合适值。 它默认是以最大的驱动 力驱动 XT2 以保证 XT2 能够快速可靠的起振。用户可按需 要自行减小驱动力。 00 最低电流消耗。 XT2 的晶振频率范围在 4MHz 到 8MHz。 01 驱动力稍增大。XT2 的晶振频率范围在 8MHz 到 16MHz。 10 驱动力增大。 XT2 的晶振频率范围在 16MHz 到 24MHz。 11 驱动力和电流消耗均达到最大。XT2 的晶振频率范围 在 24MHz 到 32MHz。 XT2 支路模式选择 0 XT2 由晶振产生。 1 XT2 由外部引脚输入。 关闭 XT2 晶振 0 假如 XT2 已经通过端口选择，并且非旁路模式，那么 XT2 被打开。 1 假如 XT2 没有被用作 ACLK、 MCLK、 以及 SMCLK 的 时钟源或者没有用作 FLL 的校准源，XT2 关闭。 XT1 的起振电流可以调节到合适值。 它默认是以最大的驱动 力驱动 XT1 以保证 XT2 能够快速可靠的起振。用户可按需
XTS
Bit5
XT1BYPASS
Bit4
XCAP
Bit3-2
SMCLKOFF
Bit1
XT1OFF
Bit0
要自行减小驱动力。 00 XT1 低频模式最低电流消耗。 XT1 在高频模式下的晶振 频率范围在 4MHz 到 8MHz。 01 XT1 低频模式驱动力稍增大。 XT1 在高频模式下的晶振 频率范围在 8MHz 到 16MHz。 10 XT1 低频模式驱动力增大。 XT1 在高频模式下的晶振 频率范围在 16MHz 到 24MHz。 11 驱动力和电流消耗均达到最大。XT1 在高频模式下的 晶振频率范围在 24MHz 到 32MHz。 XT1 模式选择 0 低频模式。XCAP 定义 XIN 和 XOUT 两个引脚的电容。 1 高频模式。该位无效。 XT1 旁路模式 0 XT1 有晶振产生。 1 XT1 由外部引脚输入。 低频晶振电容选择。等效电容 Ceff=(Cxin+2pF)/2。这个事假 定 Cxin=Cout,并且由于封装以及布板的原因产生 2pF 左右的 寄生电容。详见数据手册的相关章节。 SMCLK 关闭。该位用来关闭 SMCLK 信号 0 SMCLK 开启 1 SMCLK 关闭 关闭 XT1 晶振 0 假如 XT1 已经通过端口选择，并且非旁路模式，那么 XT1 被打开。 1 假如 XT1 没有被用作 ACLK、 MCLK、 以及 SMCLK 的 时钟源或者没有用作 FLL 的校准源，XT1 关闭。
UCSCTL7 标准时钟系统控制器 7
15 14 13 12 11 保留 7 6 保留 5 4 保留 3 XT2OFFG 2 XT1HFOFFG 1 XT1LFOFFG 0 DCOFFG 10 9 8
XT2OFFG
Bit3
XT1HFOFFG
Bit2
XT1LFOFFG
Bit1
XT2 晶振失效标志位。假如该位置位，那么 OFIFG 也会置位。只 要 XT2 失效条件存在 XT2OFFG 标志位就会置位。XT2OFFG 可以 通过软件清零。 0 最近一次复位之后没有失效条件产生。 1 XT2 失效。最近一次复位之后出现失效条件。 XT1 晶振失效标志位（高频模式） 。假如该位置位，那么 OFIFG 也 会置位。只要 XT1 失效条件存在 XT1HFOFFG 标志位就会置位。 XT1HFOFFG 可以通过软件清零。 0 最近一次复位之后没有失效条件产生。 1 XT1 失效。最近一次复位之后出现失效条件。 XT1 晶振失效标志位（低频模式） 。假如该位置位，那么 OFIFG 也
DCOFFG
Bit0
会置位。只要 XT1 失效条件存在 XT1LFOFFG 标志位就会置位。 XT1LFOFFG 可以通过软件清零。 0 最近一次复位之后没有失效条件产生。 1 XT1 失效（低频） 。最近一次复位之后出现 XT1（LF）失效 条件。 DCO 失效标志。假如该位置位，那么 OFIFG 也会置位。如果 DCO={0}或者 DCO={31}，DCOFFG 标志位就会置位。DCOOFFG 可以通过软件清零。 1 最近一次复位之后没有失效条件产生。 1 DCO 失效。最近一次复位之后出现 DCO 失效条件
UCSCTL8 标准时钟系统控制器 8
15 14 13 12 保留 7 6 保留 5 4 保留 3 MODOSC REQEN 2 SMCLK REQEN 1 MCLK REQEN 0 ACLK REQEN 11 10 9 8
MODOSCREQEN
Bit3
SMCLKREQEN
Bit2
MCLKREQEN
Bit1
ACLKREQEN
Bit0
MODOSC 时 钟 需 求 使 能 。 置 位 该 位 使 能 条 件 模 块 请 求 MODOSC。 0 MODOSC 条件请求禁止。 1 MODOSC 条件请求使能。 SMCLK 时钟需求使能。 置位该位使能条件模块请求 SMCLK。 2 SMCLK 条件请求禁止。 3 SMCLK 条件请求使能。 MCLK 时钟需求使能。置位该位使能条件模块请求 MCLK。 0 MCLK 条件请求禁止。 1 MCLK 条件请求使能。 ACLK 时钟需求使能。置位该位使能条件模块请求 ACLK。 0 ACLK 条件请求禁止。 1 ACLK 条件请求使能。
J2EE文献及翻译 1 引言 本文分析了Hibernate和Struts的机制，提出了一种基于Hibernate和Struts 的J2EE应用开发策略。在这种策略中，模型层用Hibernate实现，视图和控制器则用Struts框架实现。这样可大大降低代码的耦合性以及提高系统的开发效率。关键字 Hibernate，Struts，MVC，持久层。 随着Java技术的逐渐成熟与完善，作为建立企业级应用的标准平台，J2EE平台得到了长足的发展。借助于J2EE规范中包含的多项技术：EnterpriseJavaBean(EJB)、Java Servlets(Servlet)、Java Server Pages(JSP)、Java Message Service(JMS)等，开发出了许多应用系统。但是，在传统J2EE应用的开发过程中也出现了一些问题：1）数据模型和逻辑模型之间的矛盾。目前使用的数据库基本上都是关系型数据库，而Java本质上是一种面向对象的语言，对象在存储和读取时使用SQL和JDBC进行数据库操作，降低了编程的效率以及系统的可维护性；2）传统的J2EE应用多采用基于EJB的重量级框架，这种框架适合于开发大型企业应用，但是使用EJB容器进行开发和调试需要耗费大量时间。为了降低代码的耦合性，提高系统的开发效率，本文提出了一种基于Struts框架和Hibernate框架的J2EE应用开发策略。 2 J2EE开源技术介绍 数据持久层及Hibernate，Hibernate是一个数据持久层框架，是一种实现对象和关系之间映射（O/R Mapping）的工具，它对JDBC进行了轻量级的对象封装，使程序员可以使用对象编程思想来操作数据库。它不仅提供了从Java类到数据表的映射，也提供了数据查询和恢复机制。相对于使用JDBC和SQL来操作数据库，使用Hibernate能大大的提高实现的效率。Hibernate框架用配置文件的形式来定义Java对象和数据表之间的映射关系，同时在更深的层面将数据表之间的关系解释为Java对象之间的继承及包含等关系。通过使用HQL语句将复杂的关系算法用
河北理工大学轻工学院 COLLEGE OF LIGHT INDUSTRY, HEBEI POLYTECHNIC UNIVERSITY 本科毕业设计 资料翻译（汉译英） 论文题目：在线考试系统 学生姓名： 学号： 专业班级： 学部： 指导教师： 2013年05月25日
摘要 系统采用https://www.doczj.com/doc/a87491838.html,和SQL Server 2008数据库，开发了基于B/S三层体系结构的C#在线考试系统。第一层客户层，该层是位于客户端的Web浏览器，用户由Web浏览器访问Web服务器, 在客户端的Web浏览器上显示所需要的主页。第二层应用层,是具有应用程序扩展功能的Web服务器。该层的任务是接受用户的请求,执行相应的程序与数据库的连接,通过SQL方式向数据库提出数据处理请求,等待数据库服务器将数据处理的结果提交给Web服务器,再由Web服务器传回客户端。第三层数据库层,就是数据库服务器。它的任务是接受Web服务器对数据库操纵的请求,实现对数据库查询,修改,更新等功能,把运行结果交给Web服务器。 系统分为三大模块：系统管理模块、用户注册模块和考试模块。其中系统管理模块是进行用户、试题、试卷等的添加、修改和删除，是系统运行的基础；用户注册模块实现了学生用户的注册，学生注册后才有资格参加考试；考试模块是客户端用户通过自己的账号以及密码登陆系统，进入界面时由系统按照管理员预先设置好的试卷结构从题库中随机抽取适合的题目，形成试卷。 系统对提高了教学质量，改进了学生的考核手段，实现了由传统考试方式向网络无纸化考试方式的转变。 关键字https://www.doczj.com/doc/a87491838.html,；考试；组卷； SQL Server 2008
西班牙全国大学入学考试中在线语言考试的实 PAULEX UNIVERSITAS项目 作者：安娜吉梅诺 - 桑斯*＆何塞马卡里奥德斯奎拉CAMILLE研究小组，应用语言学系，瓦伦西亚理工大学，卡米诺维拉14，46022 摘要 本文详细介绍了PAULEX UNIVERSITAS项目，一个在线系统，用来设计、发表和评估西班牙大学入学考试中的一个必要部分即国外语言考试。外语考试对想要接受高等教育的所有学生都是强制性的。学生们可以选择下面语言之一考试：英语，法语，德语，意大利语或葡萄牙语。每年，大约有27000名学生同时在巴伦西亚自治区（包括3个省：阿利坎特，卡斯特利翁和瓦伦西亚）参加考试，并且25000多名学生选择英语考试。本文参照当前西班牙形势政策的变化，介绍此次大学入学考试的背景，包括来自平台阐述，以及关于系统管理工具，数据安全性和用户交互问题的讨论。论文通过呈现200多名学生在瓦伦西亚进行试验得出的一些结果，并通过处理有关PAULEX在线考试区域平台的实施所遇到的一些问题，进而得出结论。 1 介绍 2008年12月西班牙教育部颁布了一项新的法律来规范国家大学入学考试。这项新的法律规定：基于阅读理解题和写作的传统英语考试，现在应该包括对听力理解和口语技能的测试。这恰巧与提交给西班牙科学和创新部的一个项目建议书目标一致，就是要设计一个网络平台正式发表高考外语考试。以CAMILLE研发组在瓦伦西亚理工大学开展的前期研究即INGENIO创作工具和传送环境（吉梅诺2008A和2008B ）为起点，小组成员着手设计了一个完整的网上平台，包括设计外语考试，网上发表，评估所有考试，提供考试成绩给当地学校。该三年期项目从2007年9月运行至2010年底。 2 PAULEX UNIVERSITAS 该PAULEX在线考试传送平台是由一个位于大学核心信息和通信系统单元内
在线考试系统方 案 书
概述 传统的考试方式组织一次考试至少要经过人工出卷、考生考试、人工阅卷、成绩统计和试卷分析五个步骤。随着考试规模的不断扩大，工作量将会越来越大而且容易出错。因此开发一套在线考试系统具有重要的现实意义： 1、在线考试突破了时空限制。在线考试系统突破了传统考试模式的时间、空间的限制，有利于组织大规模异地实时考试，可以满足任何授权的考生在规定的时间段内在任意时间和可用地点参加考试，大大提高了教学内容和考核方式的灵活性。 2、提高了工作效率。在线考试系统减轻了考试主管部门人员尤其是教师在命题、组卷、阅卷等方面繁重的工作量，提高了工作效率。 3、节省财政开支。在线考试真正实现了无纸化办公，节省了纸张、印刷等考核费用。 系统总体设计思想 1、以提高教学效率为主要目的 在线考试系统提高了教学内容和考核方式的灵活性，减轻了出题、组卷、阅卷、试卷统计等繁重的工作量，增强了试卷批阅及试卷数据统计的客观公平性，实现了考试信息管理以及考试流程的系统化、规范化和自动化，大大提高了教学效率。 2、以安全稳定为系统设计指导思想 安全性是考试系统质量高低一个重要的检测标准。测试系统中的重要内容如试题、试卷、成绩、身份等信息都应高度保密，必须采取相关措施，为系统设置安全的入口，防止非法访问和非法攻击。 3、以智能便捷为系统设计原则 考试系统应融入智能化思想，组卷、阅卷等较繁琐的工作过程需要以较智能的形式呈现给用户，把大量的信息适当的分解后呈现给用户，使用户的操作有章可循，提高系统的便捷性。 主要模块设计及系统管理功能说明： 一、我的考试功能模块
我的考试分为参加考试，历史考试 1、参加考试功能分析：参加考试这块是给学生们考试用的，学生可以通过学号， 密码进入考试系统，并选择要考试的科目进行考试。实现了无纸化考试，提高了工作效率。考生点击“开始答题”按钮后，显示试卷内容，并且开始计时，考生在规定时间内没有交卷，时间到时就会强迫交卷；在规定时间内交卷，交卷后自动阅卷，考生可直接看到自己本次考试的成绩。 2、历史考试功能分析：历史考试是学生们以前考过的试卷以及成绩存档，方便学 生查看自己的成绩以及试卷具体的内容，使学生知道自己哪方面的知识掌握不牢错了。 并可以对自己成绩进行分析。 二、我的练习功能模块 我的练习功能就分为一个日常练习，这是供学生们在闲暇时间在线练习，巩固知识，这里面可以分科目进行练习。 三、考试管理功能模块 考试管理功能分为科目管理、题库管理、试卷管理、评分阅卷、成绩查询。 1、科目管理功能分析：在线考试时可以分科目进行的，在科目管理里面可以添加 科目，修改科目，删除科目。 2、题库管理功能分析：管理员对题库中科目，系别，题型进行添加，删除，修改，并对科目进行分类。老师可以对题库添加、删除、修改试题，可以选中对应的系别，科目，题型，添加试题进入题库，客观题可以输入正常答案。可以删除自己对应系别，科目下的试题和答案，可以修改自己对应系别，科目下的试题，答案。 扩展：1.即时检查一些主要信息是否为空，是否符合格式 2.可用excel导入试题 3、试卷管理功能分析：试卷管理是供教师管理的，教师可以在里面添加、修改、删除试卷的题型、科目、以及适合哪些班级考试。 4、评分阅卷功能分析：客观题部分，可以根据题库中的答案对比，直接算出学生得到的分数。系统对主观题有自动判分功能，但人为可以干预，在系统自动判分的基础上进行加分或减分。系统会地明细一一记录。对一些考试主观题进行批卷而设计，在本系统主要体现在“问答题”上。只有批改权限的人员才可以查看到相关数据。 注：考生信息：批卷人员无法查看到，为了防止打人情分作弊。
软件工程课程设计设计说明书 考试系统的设计与开发 学生姓名 学号 班级 成绩 指导教师 数学与计算机科学学院 2012年12月26日
软件工程课程设计评阅书
课程设计任务书 2012 —2013 学年第一学期 专业：学号：姓名： 课程设计名称：软件工程课程设计 设计题目：考试系统的设计与开发 完成期限：自2012 年12 月17 日至2012 年12 月28 日共 2 周设计依据、要求及主要内容（可另加附页）： 指导教师（签字）：教研室主任（签字）： 批准日期：年月日
在线考试系统旨在实现考试的无纸化管理，对一些科目的考试可以通过互联网络或局域网进行，方便校方考务的管理，也方便了考生，尤其适合考生分布广，不易集中的远程教育。我主要开发系统的后台管理系统—JAVA在线考试管理子系统，它包括试题管理、考生管理、在线制作试卷、控制学生考试的设置、试卷审批等功能。本论文主要介绍了对JAVA在线考试管理子系统的分析、设计和开发的全部过程。运用ER图，程序流程图等对在线管理子系统的设计过程进行详细的说明。 关键词：在线考试；j2EE
1 课题描述 (3) 1.1 开发背景 (4) 1.2 系统开发目标 (4) 1.3 开发工具的选择 (4) 2 需求分析 (2) 2.1 背景分析 (2) 2.2 可行性分析 (2) 2.2.1 技术可行性分析 (2) 2.2.2 经济可行性 (2) 2.2.3 方案可行性 (2) 2.3 概要设计 (2) 2.4 总体设计 (3) 2.4.1 系统的功能模块图 (3) 2.4.2 系统功能模块 (4) 3 数据库设计 (5) 3.1数据字典 (5) 3.2 数据库的连接 (7) 4 详细设计 (8) 4.1 公共类设计 (8) 4.2 在线考试模块设计 (9) 4.3 查看考生试卷模块设计 (10) 4.4 考试设置信息维护模块设计 (10) 4.5 用户管理模块设计 (11) 5 程序调试与测试 (1) 5.1 系统运行环境 (1) 5.2 测试目的 (1) 5.3 各功能模块测试 (1) 5.3.1 在线考试模块测试 (1) 5.3.2 查看试卷测试 (2) 5.3.3 管理员模块 (3) 5.3.4 用户管理模块测试 (5) 总结 (7) 参考文献 (8)
附件2 职称计算机在线考试系统操作指南 一、客户端计算机最低配置要求 操作系统：Window XP 及以上 CPU ：Intel 酷睿2双核1.8GHz 内存：1G 及以上 屏幕显示：1024*768以上 网络：1M 以上 注意：考核系统支持IE7.0-IE8.0 版本的浏览器，IE9.0版 二、理论考试操作 1.考生输入地址：http://17 2.16.0.32:81打开考试登录页面 2.正确输入考生的身份证号码和考试密码，于考试开考时间至允许迟到时间内——点选开始考试按钮开始考试。 （考试密码及允许迟到时间为管理员在考试安排中设置，由监考老师开考时告知考生）
3.正确登录后，打开考生须知页面，仔细核对考生信息和阅读考场规则后，点选[我己仔细阅读考场规则]按钮，打开确认页面，点选开始考试，开始考试。考试过程中不允许进行回退操作（IE浏览器中←按钮）。 4.考生答题： 考生可以通过上下滚动条来浏览试题，直接点选正确的答案，即可完成答题。在考试页面左边列出考生相关信息，考试相关信息，考试剩余时间。 考生可以点选提交备份按钮手工保证考试现场，也可不点选，由系统自动备份（每2分钟自动备份一次），以便由意外原因，中断考试后重新进入时恢复考试现场。
5.考试完成后，可点选提交试卷——确认后交卷。也可由系统自动到时提交。 6.意外中断考试： 如考生意外中断考试，可重新登录，登录时显示如下对话框： 核对完考生信息后，选择确定按钮，系统将恢复考场至最近一次备份的现场（2分钟以内），考生可以继续进行考试。 三、上机操作考试 1.考生完成操作考试后，打开浏览器，输入地址：http://17 2.16.0.32:81/oppapers/
在线考试系统详细设计说明书
详细设计说明书 1引言 1.1编写目的 说明在线考试系统各部分的功能和结构，用于系统开发和便于公司技术人员以后的查询和维护工作以及用户使用。 1.2背景 随着网络技术的飞速发展，现在很多国外的大学和社会其它部门都已经开设了远程教育，经过计算机网络实现异地教育和培训。可是，远程教育软件的开发当前还处于起步阶段，随着这项技术的不断深入发展，就要求有更好、更完善的软件系统应用到远程教育当中去，这就给软件设计人员提出了更高的设计要求。 远程教育包括很多环节，例如教学系统、答疑系统和考试系统等等。其中很重要的一个环节就是在线考试系统，同时它也是最难实现的环节。在中国，虽然远程教育已经蓬勃地发展起来，可是当前学校与社会上的各种考试大都采用传统的考试方式，在此方式下，组织一次考试至少要经过五个步骤，即人工出题、考生考试、人工阅卷、成绩评估和试卷分析。显然，随着考试类型的不断增加及考试要求的不断提高，教师的工作量将会越来越大，而且其工作将是一件十分烦琐和非常容易出错的事情，能够说传统的考试方式已经不能适应现代考试的需要。随着计算机应
用的迅猛发展，网络应用不断扩大，如远程教育和虚拟大学的出现等等，且这些应用正逐步深入到千家万户。人们迫切要求利用这些技术来进行在线考试，以减轻教师的工作负担及提高工作效率，与此同时也提高了考试的质量，从而使考试更趋于公证、客观，更加激发学生的学习兴趣。例如当前许多国际著名的计算机公司所举办的各种认证考试绝大部分采用这种方式。 伴随着远程教育的蓬勃发展，作为教学当中不可分割的一部分的在线考试系统也得到了当今远程教育研究者的关注，考试是考察学生对所学习知识的接受和理解程度的重要手段，无纸化的考卷，考试的随时性，随地性，这些特点都是研究并开发网络考试系统主要的原因，网络考试系统远远超越了传统考试固定时间，固定地点的考试模式的限制，将给学生和老师带来极大的便利。随着Internet的相关技术的发展，特别是Web技术的出现，人们开始致力于研究和开发基于Internet考试系统，这也大大推动了远程教育的发展[2]。 如今世界上对于基于Internet的远程考试系统所进行的研究开发工作不是很长，可是基于web技术构建的在线考试系统已然成为发展的主流。数据库安全、共享、数据传输过程的安全性、访问控制技术、身份识别技术都是构建考试系统要考虑的问题。当前，一些远程教育机构已经开发出了在线考试系统，基本实现了基于Internet的B/S结构在线考试。经过Server端的后台试题库动态生成考卷和对于标准化的试题即时评定成绩。可是与传统
南京理工大学泰州科技学院 计算机科学与技术系计算机科学与技术专业11(1)班级 课程名：数据库原理及应用课程设计课程设计说明书 姓名：任琰学号：1109030135指导老师：王云 设计地点：四号楼4301教室 起讫时间：2013.07.01—2013.07.05 完成报告书时间：2013年7月5日 计算机科学与技术系编印 2013年1月
课程设计要求 各专业学生应根据课程任教老师的要求，做出选题计划，并按下列要求完成课程设计任务。 一、学生应按照老师的要求完成规定的课程设计任务量。 二、课程设计报告书要求格式统一，字迹工整，语言简练,文字通顺,按课程设计格式要求书写。程序清单不够填写时统一用A4纸补充并粘贴。对不按格式要求书写或打印的报告书一律不收，也不得进行答辩和评分。 三、必须独立完成课程设计，不得相互抄袭。在答辩和批阅过程中发现源程序相同或有大面积抄袭现象，课程任教老师有权通知学生重做，不得给予评分，并通知相关系部做出处理。 四、学生课程设计结束后应提交的材料： （1）课程设计说明书（3000字以上）； （2）包含完整的、正确的源程序代码（含电子文档）； （3）答辨材料（介绍课程设计要点）。
参考文献情况 序号名称编著者出版社 1《数据库系统原理与设计实验教程》吴京慧清华大学出版社2《SQL SERVER2000数据库原理及应用》徐人凤北京高等教育出版社3《数据库系统概论》萨师煊高等教育出版社4《在线考试系统的设计与实现》崔小军襄樊职业技术学院报5《考试分析系统和题库的设计与实现》李大可四川师范大学出版社
课程设计考核情况 教师评价情况 指导老师评语: 指导老师：_____________(签名) 日期：年月日 学生答辩情况 答辩（组）评语: 主答辩老师:____________(签名) 答辩日期:年月日 综合成绩评定情况 综合评价等级:__________________ 注：共分五个等级(1.优秀2、良好3、中等4、及格5、不合格)
阿里巴巴在线考试系统题答案 1.[判断题-5分]：景点名称：一般不能带任何目的地归属信息，比如，杭州西湖的正确景点名填写是“西湖”。 A.正确 B.错误 2.[判断题-5分]：景点联票和套票的发布：不管是否是景点官方的套票、联票，都必须作为独立的产品发布。 A.正确 B.错误 3.[判断题-5分]：收费项目：当某景点没有具体的收费项目时，卖家默认该景点收费项目正确填写为“门票”。 A.正确 B.错误 4.[判断题-5分]：景点主图：必须按照产品发布的“帮助”链接里PSD模版进行图片尺寸、水印颜色、图片上的字体设计吗？ A.正确 B.错误 5.[判断题-5分]：国际景点名称，填写中文翻译即可，以FantaSea为例，景点名为：幻多奇乐园 A.正确 B.错误 6.[判断题-5分]：景点等级：当卖家在审核凭证上没有提交景点等级凭证时，该景点等级勾选为“无等级”。 A.正确 B.错误 1.[单选题-5分]：下列关于宝贝ID及产品ID说法正确的是？
A.在天猫商家中心—我的产品库，点击相关产品的“查看详情”文字链接，进入产品详情页面，浏览器地址栏中有一串信息“spu_id=*******”，*******即为该产品的产品ID B.进入您的店铺，进入相关宝贝的详情页面，浏览器地址栏中有一串信息“ID=*******”,*******一般即为该产品的ID C.产品ID即是宝贝ID 2.[单选题-5分]：下列关于发布产品，说法错误的是？ A.只有授信商家可以发布产品 B.登录商家中心—我的产品库，点击右上角的“发布新产品”，进行发布新产品的操作。 C.商家发布一个产品信息后，还未审核前（小二还未审核通过或者拒绝前），其他商家不能发布这个产品信息。 D.商家发布产品之后，需要经过小二审核 E.最早发布产品信息，且通过审核的商家，能获得这个产品信息的冠名权（流量奖励） F.滥发产品的商家，将会被处罚，限制发布产品 3.[单选题-5分]：下列关于“产品主图”的提交规范说法错误的是？ A.产品主图须为景点实景图或景点官方形象卡通图 B.产品主图不得拼接，保证清晰度，不得虚构，不得出现水印、除所在地/景点名外的文字说明 C.产品主图必须按照【所在地/景点名】放置于主图左上角 D.【所在地】国内所在地为包含该景点的直辖市、所属省或市名称；国外所在地为包含该景点的所属国家或城市名称 E.产品图片尺寸为500*500 F.商家logo、促销信息可以放在主图左上角 G.字体：方正兰亭黑简体 4.[单选题-5分]：下列关于产品审核，说法错误的是？ A.产品审核一般为3个工作日左右 B.在商家中心—我的产品库—我发布的产品，商家可以查 看自己提交的产品的审核状态 C.在商家中心——我的产品库，商家可以查看授权类目下，所有商家提交的产品信息 D.当产品库的产品信息的状态为小二确认，且操作处出现“发布商品”文字链接时，说明该产品信息已通过审核，所有商家都可将商品进行编辑挂靠，或在这个产品的基础上发布商品信息 E.若我的产品库——我发布的产品中，产品信息为“审核不通过”状态，“查看原因”处，可看审核不通过的原因，请商家根据提示，重新发布产品 F.授信卖家审核产品时，可以更换审核凭证；并且授信卖家审核通过之后，小二可以不用审核 G.授信商家提交的产品还没有审核通过，发现重要属性不对，可以进行修改；发现关键属性不对，请删除不正确的产品，重新发布准确的产品信息 5.[单选题-5分]：下列关于门票产品审核凭证的提交规范说法错误的是？
A NOVEL WEB-BASED ONLINE EXAMINATION SYSTEM FOR COMPUTER SCIENCE EDUCATION Yuan Zhenming1, Zhang Liang2, Zhan Guohua3 Abstract Web-based Examination System is an effective solution for mass education evaluation. We have developed a novel online examination system based on a Browser/Server framework which carries out the examination and auto-grading for objective questions and operating questions, such as programming, operating Microsoft Windows, editing Microsoft Word, Excel and PowerPoint, etc. It has been successfully applied to the distance evaluation of basic operating skills of computer science, such as the course of computer skills in Universities and the nationwide examination for the high school graduates in Zhejiang Province, China. 1. WEB-BASED ONLINE EXAMINATION SYSTEM 1.1The aim of the examination system As a universal examination system for the education of basic computer operation, it must meet the following requirements: 1. A reasonable question storage, which must conform to the general outline of the exam. 2. A practical interface. There are two types of exam interfaces. One is the simulation, the other is the actual environment. The second scheme will give the student computer skills. 3. A range of question types, such as objective questions, operating questions, design questions, information retrieval, group testing, etc. 4. A safety and reliable examination system. 1.2 The components of WOES The Web based Online Examination System (WOES) is a multi-layer system which is composed of the Web Server, Database Server, and WOES middleware Server, WOES client module and Browser, such as Internet Explorer. In this system, we use the Internet Information Server 4.0(IIS) as the Web Server, the Database Server is Microsoft SQL Server 7.0.
福建工程学院 《在线考试系统》 详细设计说明书 专业： 班级： 报告日期： 作者：XXX（组长） 指导老师：陈一昌
目录 第一部分引言 (3) 1.1编写目的 (3) 1.2背景 (3) 1.3定义 (3) 1.4参考资料 (4) 第二部分项目的系统结构 (5) 2.1B/S模式 (5) 2.2服务器端主程序 (5) 2.3服务器端数据库操作 (5) 第三部分基本操作部分 (6) 3.1项目描述 (6) 3.2整体结构 (6) 3.3功能描述 (7) 第三章系统模块功能 (7) 3.1网站功能模块图 (7) 3.2网站用例图 (7) 第四部分主要设计 (7) 4.1主要功能设计 (7) 4.2流程图 (8) 4.3时序图设计 (8) 4.5E-R设计 (8) 4.7数据库设计 (8) 4.7.1表的设计 (8) 4.7.2 表之间关联关系 (9) 第五部分设计实现 (9) 第六部分项目分工 (9)
第一部分引言 1.1编写目的 根据实际编写 1.2背景 说明： A、项目名称:在线考试系统 B、任务提出者：xxxx C、开发者：xxxxx D、指导老师：陈一昌 E、实现完成的项目将可用在网络上供网友使用，提供信息查询，发布，浏览， 评论的方式，沟通各个用户. 1.3定义 名词定义： 数据字典: 数据库设计要遵循一些规则，一个好的数据库满足一些严格的约束和要求。尽量分离各实体对应的表，一个实体对应一个表，分析改实体有哪些属性，对应有些什么字段，以及各个实体之间的联系。实体、属性与联系是进行概念设计时要考虑
的三个元素，也是一个好的数据库设计的核心。 实体：客观世界中存在的且可互相区别的事物。 联系：客观事物中的彼此之间的关系。 属性：实体或者联系所具有的性质。 数据库的完整性和安全性: 数据库的完整性是指数据的正确性和相容性。数据库管理系统（DBMS）用一定的机制来检查数据库中的数据是否满足规定的条件——完整性约束条件，数据的约束条件是语义的体现，将作为模式的一部分存入数据库中。本系统中定义了表与表之间的联系及表中各字段属性约束有助于实现有助于完整性。 数据库的安全性是指保护数据库以防止不合法的使用所造成的数据泄漏、更改或破坏。在数据库系统中，大量的数据集中存放，而且为许多用户直接共享，是宝贵的信息资源，系统的安全保护措施就显得更为重要，它可以保护数据库防止恶意的破坏和非法的存取。 用例图：使用一个椭圆表示用例，里面的文字描述了用例的名称，会员可以使用或访问系统的部分功能，在图中使用一个“火柴人”表示用户的身份，称为用例的参与者，系统有游客、会员、管理员三个参与者，此外，图中从参与者到用例的单向箭头表示二者之间的关联关系，例如会员可以使用或访问这些功能。 1.4参考资料 百度网站的文档《需求分析模版》和相关资料
在线考试系统 方 案 书 概述
传统的考试方式组织一次考试至少要经过人工出卷、考生考试、人工阅卷、成绩统计和试卷分析五个步骤。随着考试规模的不断扩大，工作量将会越来越大而且容易出错。因此开发一套在线考试系统具有重要的现实意义： 1、在线考试突破了时空限制。在线考试系统突破了传统考试模式的时间、空间的限制，有利于组织大规模异地实时考试，可以满足任何授权的考生在规定的时间段内在任意时间和可用地点参加考试，大大提高了教学内容和考核方式的灵活性。 2、提高了工作效率。在线考试系统减轻了考试主管部门人员尤其是教师在命题、组卷、阅卷等方面繁重的工作量，提高了工作效率。 3、节省财政开支。在线考试真正实现了无纸化办公，节省了纸张、印刷等考核费用。 系统总体设计思想 1、以提高教学效率为主要目的 在线考试系统提高了教学内容和考核方式的灵活性，减轻了出题、组卷、阅卷、试卷统计等繁重的工作量，增强了试卷批阅及试卷数据统计的客观公平性，实现了考试信息管理以及考试流程的系统化、规范化和自动化，大大提高了教学效率。 2、以安全稳定为系统设计指导思想 安全性是考试系统质量高低一个重要的检测标准。测试系统中的重要内容如试题、试卷、成绩、身份等信息都应高度保密，必须采取相关措施，为系统设置安全的入口，防止非法访问和非法攻击。 3、以智能便捷为系统设计原则 考试系统应融入智能化思想，组卷、阅卷等较繁琐的工作过程需要以较智能的形式呈现给用户，把大量的信息适当的分解后呈现给用户，使用户的操作有章可循，提高系统的便捷性。 主要模块设计及系统管理功能说明： 一、我的考试功能模块
我的考试分为参加考试，历史考试 1、参加考试功能分析：参加考试这块是给学生们考试用的，学生可以通过学号，密码进入 考试系统，并选择要考试的科目进行考试。实现了无纸化考试，提高了工作效率。考生点击“开始答题”按钮后，显示试卷内容，并且开始计时，考生在规定时间内没有交卷，时间到时就会强迫交卷；在规定时间内交卷，交卷后自动阅卷，考生可直接看到自己本次考试的成绩。 2、历史考试功能分析：历史考试是学生们以前考过的试卷以及成绩存档，方便学生查看自 己的成绩以及试卷具体的内容，使学生知道自己哪方面的知识掌握不牢错了。并可以对自己成绩进行分析。 二、我的练习功能模块 我的练习功能就分为一个日常练习，这是供学生们在闲暇时间在线练习，巩固知识，这里面可以分科目进行练习。 三、考试管理功能模块 考试管理功能分为科目管理、题库管理、试卷管理、评分阅卷、成绩查询。 1、科目管理功能分析：在线考试时可以分科目进行的，在科目管理里面可以添加科目，修 改科目，删除科目。 2、题库管理功能分析：管理员对题库中科目，系别，题型进行添加，删除，修改，并对科目进行分类。老师可以对题库添加、删除、修改试题，可以选中对应的系别，科目，题型，添加试题进入题库，客观题可以输入正常答案。可以删除自己对应系别，科目下的试题和答案，可以修改自己对应系别，科目下的试题，答案。 扩展：1.即时检查一些主要信息是否为空，是否符合格式 2.可用excel导入试题 3、试卷管理功能分析：试卷管理是供教师管理的，教师可以在里面添加、修改、删除试卷的题型、科目、以及适合哪些班级考试。 4、评分阅卷功能分析：客观题部分，可以根据题库中的答案对比，直接算出学生得到的分数。系统对主观题有自动判分功能，但人为可以干预，在系统自动判分的基础上进行加分
外文资料： Regard along with the network technology daily popularization and the information construction, now the school generally all compounded the test safe monitoring equipment, and has built the management information system in this foundation, to information construction positive impetus function. But has the software construction in the practical work to fall behind the phenomenon which constructs to the hardware, for example, the education administration level also pauses to examinee's inspection in the traditional test pattern, not only the efficiency is low, moreover also has many malpractices, creates the information resource the waste. Test non- paper, network, not only can effectively reduce the correlation personnel's work load, the better use computer and the network superiority, enhances the working efficiency, also can fairly cause the test, to be fair. Based on this kind of demand, we developed set of performance stably for the test design, safe have been reliable the network which, the ease of operation was allowed to satisfy massively simultaneously uses to take a test the system. Causes the test the security, fairness, fair greatly to enhance. After this system actual movement uses, effect good, not only greatly advanced the test information construction advancement, moreover causes the school to examinee's inspection more scientific, air, fair, to be highly effective and the network. The network test system should be able to satisfy the massive examinees in any place, any time all can participate in the test, and automatic judgment result. Through to the test service demand multianalysis, the main function which this system should provide as follows: 1) The examinee may on-line carry on the test, after the test had finished by computer automatic judgment score, and the recording result, the examinee also may examine the standard answer. If the test time, the system automatic prompt completes an assignment and stops doing answers. 2) The teacher may on-line establish the revision question bank,
详细设计说明书 1引言 1.1编写目的 说明在线考试系统各部分的功能和结构，用于系统开发和便于公司技术人员以后的查 询和维护工作以及用户使用。 1.2背景 随着网络技术的飞速发展，现在很多国外的大学和社会其他部门都已经开设了远程教 育，通过计算机网络实现异地教育和培训。但是，远程教育软件的开发目前还处于起步阶段， 随着这项技术的不断深入发展，就要求有更好、更完善的软件系统应用到远程教育当中去， 这就给软件设计人员提出了更高的设计要求。 远程教育包括很多环节，例如教学系统、答疑系统和考试系统等等。其中很重要的一个环节就是在线考试系统，同时它也是最难实现的环节。在我国，虽然远程教育已经蓬勃地发 展起来，但是目前学校与社会上的各种考试大都采用传统的考试方式，在此方式下，组织一次考试至少要经过五个步骤，即人工出题、考生考试、人工阅卷、成绩评估和试卷分析。显 然，随着考试类型的不断增加及考试要求的不断提高，教师的工作量将会越来越大，并且其工作将是一件十分烦琐和非常容易出错的事情，可以说传统的考试方式已经不能适应现代考 试的需要。随着计算机应用的迅猛发展，网络应用不断扩大，如远程教育和虚拟大学的出现 等等，且这些应用正逐步深入到千家万户。人们迫切要求利用这些技术来进行在线考试，以减轻教师的工作负担及提高工作效率，与此同时也提高了考试的质量，从而使考试更趋于公证、客观，更加激发学生的学习兴趣。例如目前许多国际著名的计算机公司所举办的各种认 证考试绝大部分采用这种方式。 伴随着远程教育的蓬勃发展，作为教学当中不可分割的一部分的在线考试系统也得到了 当今远程教育研究者的关注，考试是考察学生对所学习知识的接受和理解程度的重要手段， 无纸化的考卷，考试的随时性，随地性，这些特点都是研究并开发网络考试系统主要的原因， 网络考试系统远远超越了传统考试固定时间，固定地点的考试模式的限制，将给学生和老师带来极大的便利。随着Internet的相关技术的发展，特别是Web技术的出现，人们开始致力
郑州轻工业学院 本科毕业设计（论文） ——英文翻译 题目 ASP的发展 学生姓名 专业班级 学号 院（系） 指导教师（职称） 完成时间 2011年5月26日
英语原文 The development of ASP The first. Origin of ASP The research to ASP mode and ASP enterprise's origin can proceed with two respects , one to in terms of business and technology , is it carry on research to come from ASP developing history that business commit; Another one is studies the origins of ASP enterprises and evolution course at present in terms of organization's development. Whether stand up synthetically above-mentioned developing stage, to put it briefly, present ASP history and development path of provider can simple to describe as: The first, developed from the past ISP, rounded the infrastructure and communication function, cooperate with software manufacturer, increase the business scope, develop into the present IDC (the data centre of Internet)； The second，the past ISV (independent software provider ) and V AR (the trader that resells value-added service ), at Internet age , changed the marketing way in the past , would rely mainly on sale of the software product to change direction to rely mainly on the fact that right to use is leased in the past, bale from physics carrier encapsulation way change direction and long-range operation way main fact now, through the cooperation with network operator , realize the transition to ASP； The third ，IT service departments and traditional advisory companies of traditional large- scale organization, at the foundation known deeply in Internet , depend on long-term experience, is it carry on systematic design and implementation of scheme for other customer to begin, through establish in with trader who operates network and alliance relation between the application software manufacturer, realize the ASP provider that appears in the capacity of system integration trader.