TTL集成逻辑门电路
分立元件门电路的缺点是使用元件多、体积大、工作速度低、可靠性差、带负载能力较差等。数字电路中广泛采用集成电路。集成电路具有体积小、可靠性高、工作速度快等许多优点。
TTL与非门
1.电路的组成
典型的TTL与非门电路如图6-16所示，它由输入级、中间放大级和输出级三部分组成。
（a）（b）
图6-16 典型TTL与非门电路及逻辑符号
（a）电路（b）逻辑符号
①输入级：
输入级由多发射极三极管V1和电阻R1组成，实现与逻辑功能。其中V1是一个多发射极三极管，如图6-17（a）所示。它相当于若干个发射极独立、基极和集电极分别并联在一起的三极管。图6-17（b）是多发射极三极管的等效电路。
（a）（b）
图6-17 多发射极三极管及其等效电路
（a）多发射极三极管（b）等效电路
②中间放大级：
中间放大级由V2、R2和R3组成。从V2管的集电极和发射极输出两个相位相反的信号，作为V3和V5的驱动信号。
③输出级：
输出级由V3、V4、V5和R4、R5组成，这种电路形式称为推拉式电路。其中V5构成反相器，实现非逻辑功能，V3、V4组成复合管，作为V5的有源负载。
2.工作原理
①当输入端全部接高电平（设为3.6 V）时，V1管的所有发射结均为反向偏置，而集电结处于正向偏置。此时，电源VCC通过R1和V1的集电结向V2管提供足够的基极电流,使V2管饱和导通，V2管的发射极电流在R3上产生的电压降使V5管处于饱和状态，输出低电平，约为0.3 V。与此同时，V2管的集电极电位为：
UC2＝UCES2＋UBE5≈0.3 V＋0.7 V＝1V
由于UB3＝UC2,此电位值使V3管导通，V3管的发射极电位UE3≈1 V－0.7 V＝0.3V,这也是V4管的基极电位,而V4管的发射极电位UE4= UCES5≈0.3 V, V4管必然截止。即输入全为高电平，输出为低电平。
②当输入端任意一个或几个为低电平（设为0.3 V）时，V1管中接低电平的输入端的发射结正偏导通，V1管的基极电位等于输入端的低电平加上发射结的导通电压，即UB1≈0.3 V＋0.7 V＝1V。因为UB1加在V1管的集电结以及V2管和
V5管的发射结，所以V2管和V5管处于截止状态。
由于V2管截止，电源VCC经R2向V3管提供基极电流使V3管导通，V3管的发射极电位亦即V4管的基极电位为
UE3＝VCC－IB3R2－UBE3
因IB3很小，IB3R2可忽略不计，所以
UE3≈5 V－0.7 V =4.3 V
该电位值使V4管导通。输出电位为
UO= UE3- UBE4=4.3 V－0.7 V =3.6 V
即输入端任意一个或几个为低电平，输出为高电平。
综上所述，图6-16（a）电路实现了与非逻辑关系, 图6-16（b）是它的逻辑
符号，它的逻辑表达式为
Y ABC
TTL与非门的外形多数为双列
直插式，也有做成扁平式的.。图6-18（a）为双列直插式，图6-18（b）为扁平式。
图6-18（c）、（d）分别是74LS00和74LS20的引脚排列图。74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。一片集成电路内的各个逻辑门互相独立，可以单独使用，但它们共用一根电源线和一根地线。74LS20的3脚和11脚为空脚。
（a）（b）
（c）（d）
图6-18集成电路的外形及引脚排列图
（a）双列直插式（b）扁平式（c）74LS00的引脚排列图（d）74LS20的引脚排列图
3. TTL集成电路系列
根据工作温度和电源电压允许工作范围不同， TTL集成电路分为54系列和74系列两大类。54系列和74系列具有完全相同的电路结构和电气性能参数,所不同的是它们的工作条件不同，由表6-10可知， 54系列更适合在温度条件恶劣、供电电源变化大的环境中工作，常用于军品；而74系列则适合在常规条件下工作，常用于民品。
表6-10 54系列和74系列的对比
参数电源电压/ V 工作温度/ ℃
最小 4.5 -55
54系列一般 5.0 25
最大 5.5 125 最小 4.75 0
74系列一般 5 25
最大 5.25 70
54系列和74系列又分几个子系列。它们分别是54/74标准系列、54/74H高速系列、54/74S肖特基系列、54/74LS低功耗肖特基系列、54/74AS先进肖特基系列、54/74ALS先进低功耗肖特基系列等。54系列和74系列的几个子系列的主要区别反映在平均传输延迟时间和平均功耗这两个参数上，其它电参数和引脚排列图基本上是彼此相容的。所谓肖特基系列，是在集成电路中生成抗饱和二极管（或称肖特基二极管）以避免晶体管进入饱和状态，使传输延迟时间大幅度减小，用以提高54/74系列门电路的速度。下面以74系列为例来说明它的各子系列的主要区别。
(1) 74标准系列
74标准系列又称标准TTL系列，和CT1000系列相对应，是TTL集成电路的早期产品，属中速TTL器件。由于电路中三极管的基极驱动电流过大，三极管则工作在深饱和状态，故工作速度不高，每门功耗约为10mW,平均传输延迟时间约为10ns。
(2) 74H高速系列
74H高速系列又称HTTL系列，和CT2000系列相对应。它的特点是工作速度较标准系列高，平均传输延迟时间约为6ns，但每门功耗比较大，约为20mW。(3) 74S肖特基系列
74S肖特基系列又称STTL系列，和CT3000系列相对应。它的电路结构采用抗饱和三极管和有源泄放电路，使电路的工作速度和抗干扰能力都得到提高。平均传输延迟时间约为3ns，每门功耗约为19mW。
(4)74LS低功耗肖特基系列
74LS低功耗肖特基系列又称LSTTL系列，和CT4000系列相对应。它的电路结构是在STTL的基础上，加大了电阻阻值，这样既提高了工作速度，又降低了功耗。LSTTL与非门的每门功耗约为2mW，平均传输延迟时间约为5ns,这是TTL 门电路中功耗-延迟积最小的系列。
(5)74AS先进肖特基系列
74AS先进肖特基系列又称ASTTL系列，它是74S系列的后继产品，是在74S系列的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间约为1.5ns,但每门功耗比较大，约为20mW。
(6)74ALS先进低功耗肖特基系列
74ALS先进低功耗肖特基系列又称ALSTTL系列, 它是74LS系列的后继产品，是在74LS系列的基础上通过增大电路中的电阻阻值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗、提高了工作速度。其平均传输延迟时间约为4ns, 每门功耗约为1mW。
不同子系列的主要区别主要在于功耗、速度、抗干扰能力等，表6-11列出了各子系列的主要参数，不同系列同型号的器件引脚排列完全相同。
表6-11 TTL74系列各子系列的主要参数平均传输延迟
74子系列
时间/ ns/门
74×× 74L×× 74H×× 74S×× 74 LS×× 74 AS×× 74 ALS××
10 33 6 3 9 1.5 4
/mW/门 10 1 22 19 2 20 1
/V 1 1 1 0.5 0.6 0.5 0.5
10 10 10 10 10 40 20
平均功耗
典型噪声容限
扇出系数
对以上各系列的电路结构及工作原理不作具体介绍，只要求掌握各系列的特点，应用时可查阅有关资料或手册，根据实际要求选择合适的产品型号。
参考资料：P46-47
5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=?? =?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 12 1()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=??e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为： 01n n Y AQ Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示
Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 0010110001101101 1, ,n n n n n n n n n n J X K X J XQ K X Q X Q XQ X Q XQ Q XQ XQ XQ Y XQ ++?==??==???=+=?? ?=+=+?= 根据状态方程和输出方程，可分别做出11 10,n n Q Q ++和Y 的卡诺图，如表5-1所示。由此 做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b ）所示。
第12章时序逻辑电路 自测题 一、填空题 1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。 2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。 3．用来累计和寄存输入脉冲个数的电路称为。 4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。、 5．、寄存器的作用是用于、、数码指令等信息。 6．按计数过程中数值的增减来分，可将计数器分为为、和三种。 二、选择题 1．如题图12.1所示电路为某寄存器的一位，该寄存器为 。 A、单拍接收数码寄存器； B、双拍接收数码寄存器； C、单向移位寄存器； D、双向移位寄存器。 2．下列电路不属于时序逻辑电路的是。 A、数码寄存器； B、编码器； C、触发器； D、可逆计数器。 3．下列逻辑电路不具有记忆功能的是。 A、译码器； B、RS触发器； C、寄存器； D、计数器。 4．时序逻辑电路特点中，下列叙述正确的是。 A、电路任一时刻的输出只与当时输入信号有关； B、电路任一时刻的输出只与电路原来状态有关； C、电路任一时刻的输出与输入信号和电路原来状态均有关； D、电路任一时刻的输出与输入信号和电路原来状态均无关。 5．具有记忆功能的逻辑电路是。 A、加法器； B、显示器； C、译码器； D、计数器。 6．数码寄存器采用的输入输出方式为。 A、并行输入、并行输出； B、串行输入、串行输出； C、并行输入、串行输出； D、并行输出、串行输入。 三、判断下面说法是否正确，用“√"或“×"表示在括号 1．寄存器具有存储数码和信号的功能。( ) 2．构成计数电路的器件必须有记忆能力。( ) 3．移位寄存器只能串行输出。( ) 4．移位寄存器就是数码寄存器，它们没有区别。( ) 5．同步时序电路的工作速度高于异步时序电路。( ) 6．移位寄存器有接收、暂存、清除和数码移位等作用。（） 思考与练习题 12.1.1 时序逻辑电路的特点是什么? 12.1.2 时序逻辑电路与组合电路有何区别? 12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码
《时序逻辑电路》练习题及答案 [6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P6-1 [解] 驱动方程：311Q K J ==， 状态方程：n n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+； 122Q K J ==， n n n n n n n Q Q Q Q Q Q Q 12212112 ⊕=+=+； 33213Q K Q Q J ==，， n n n n Q Q Q Q 12313 =+； 输出方程：3Q Y = 由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。 表6-1 n n n Q Q Q 123 Y Q Q Q n n n 111213+++ n n n Q Q Q 123 Y Q Q Q n n n 1112 13+++ 0 00 00 1 010 01 1 0010 0100 0110 1000 100 10 1 110 11 1 000 1 011 1 010 1 001 1 图A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 [6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图P6-2
[解] 驱动方程：21 Q A D =， 2 12Q Q A D = 状态方程：n n Q A Q 21 1 =+， )(122112n n n n n Q Q A Q Q A Q +==+ 输出方程：21Q Q A Y = 表6-2 由状态方程可得状态转换表，如表6-2所示；由状态转换表 可得状态转换图，如图A6-2所示。 电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1” 信号，是则Y=1，否则Y=0。 图A6-2 [6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 图P6-3 [解] 321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==， =+11n Q 32Q Q ·1Q ； 211 2 Q Q Q n =++231Q Q Q ； 3232113Q Q Q Q Q Q n +=+ Y = 32Q Q 电路的状态转换图如图A6-3所示，电路能够自启动。 图A6-3 [6.4] 分析图P6-4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。 n n Q AQ 12 Y Q Q n n 1 112++ 000 00 1 010 01 1 100 11 1 110 10 1 010 100 110 00 1 11 1 100 010 000
触发器 一、单项选择题： (1)对于D触发器，欲使Q n+1=Q n，应使输入D=。 A、0 B、1 C、Q D、 (2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。 A、0 B、1 C、Q (4)请选择正确的RS触发器特性方程式。 A、 B、 C、 (约束条件为) D、 (5)请选择正确的T触发器特性方程式。 A、 B、 C、 D、 (6)试写出图所示各触发器输出的次态函数(Q )。 n+1 A、 B、 C、 D、 (7)下列触发器中没有约束条件的是。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 二、多项选择题： (1)描述触发器的逻辑功能的方法有。 A、状态转换真值表 B、特性方程 C、状态转换图 D、状态转换卡诺图 (2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。 A、J=K=1 B、J=0,K=0 C、J=1,K=0 D、J=0,K=1 (4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。 A、J=K=1 B、J=1,K=0 C、J=K=0 D、J=0，K=1 三、判断题： (1)D触发器的特性方程为Q n+1=D，与Q 无关，所以它没有记忆功能。（） n (2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 （） (3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（） (8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。 (9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。 (10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。 四、填空题： (1)触发器有（）个稳态，存储8位二进制信息要 （）个触发器。 (2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。 (3)按逻辑功能分，触发器有（）、（）、（）、（）、（）五种。 (4)触发器有（）个稳定状态，当＝0，＝1时，称为（）状态。 时序逻辑电路 一、单项选择题： (2)某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟多长时间？ A、128μs B、256μs C、512μs D、1024μs (3)4个触发器构成的8421BCD码计数器共有（）个无效状态。 A、6 B、8 C、10 D、4 (4)四位二进制计数器模为 A、小于16 B、等于16 C、大于16 D、等于10 (5)利用异步预置数端构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动控制端。 A、N B、N－1 C、N+1 (7)采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案。 A、十进制加法计数器 B、十二进制加法计数器
思考题与习题题解 5-1填空题 （1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。 （2）构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。 （3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。 （4）要组成模15计数器，至少需要采用 4 个触发器。 5-2 判断题 （1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√）（4）计数器的模是指构成计数器的触发器的个数。（×） 5-3 单项选择题 （1）下列电路中，不属于组合逻辑电路的是（D）。 A.编码器 B.译码器 C. 数据选择器 D. 计数器 （2）同步时序电路和异步时序电路比较，其差异在于后者( B )。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 （3）在下列逻辑电路中，不是组合逻辑电路的有( D )。 A.译码器 B.编码器 C.全加器 D.寄存器 （4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。 A.10μS B.80μS C.100μS D.800ms （5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。 A.6 B.7 C.8 D.10 （6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。 A.10 B.15 C.32 D.32768 （7）一位8421BCD码计数器至少需要（B）个触发器。 A.3 B.4 C.5 D.10
《时序逻辑电路》练习题及答案 []分析图时序电路的逻辑功能，写出电路的驱动方程、 状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图 [解] 驱动方程：3 1 1 Q K J= =，状态方程：n n n n n n n Q Q Q Q Q Q Q 1 3 1 3 1 3 1 1 ⊕ = + = + ； 1 2 2 Q K J= =，n n n n n n n Q Q Q Q Q Q Q 1 2 2 1 2 1 1 2 ⊕ = + = + ； 3 3 2 1 3 Q K Q Q J= =，，n n n n Q Q Q Q 1 2 3 1 3 = + ； 输出方程：3 Q Y= 由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。电路可以自启动。 表 n n n Q Q Q 1 2 3 Y Q Q Q n n n1 1 1 2 1 3 + + +n n n Q Q Q 1 2 3 Y Q Q Q n n n1 1 1 2 1 3 + + + 000 001 010 011 0010 0100 0110 1000 100 101 110 111 0001 0111 0101 0011 图 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。
[]试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图。A为输入逻辑变量。 图 [解] 驱动方程：2 1 Q A D=， 2 1 2 Q Q A D= 状态方程： n n Q A Q 2 1 1 = + ， ) ( 1 2 2 1 1 2 n n n n n Q Q A Q Q A Q+ = = + 输出方程：2 1 Q Q A Y=表 由状态方程可得状态转换表，如表所示；由状态转换表可得 状态转换图，如图所示。 电路的逻辑功能是：判断A是否连续输入四个和四个以上 “1”信号，是则Y=1，否则Y=0。 图 []试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 图 [解] 3 2 1 Q Q J=，1 1 = K； 1 2 Q J=， 3 1 2 Q Q K=； 2 3 2 1 3 Q K Q Q J= =， = +1 1 n Q 3 2 Q Q· 1 Q； 2 1 1 2 Q Q Q n= + +2 3 1 Q Q Q； 3 2 3 2 1 1 3 Q Q Q Q Q Q n+ = + Y = 3 2 Q Q 电路的状态转换图如图所示，电路能够自启动。 n n Q AQ 1 2 Y Q Q n n1 1 1 2 + + 000 001 010 011 100 111 110 101 010 100 110 001 111 100 010 000
第六章时序逻辑电路 6.1 基本要求 1. 正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分 频等概念。 2. 掌握时序逻辑电路的分析方法，包括同步时序逻辑电路和异步时序逻辑电路。 3. 熟悉寄存器的工作原理、逻辑功能和使用。 4. 掌握二进制、十进制计数器的构成原理。能熟练应用集成计数器构成任意进制计数 器。 5. 掌握同步时序逻辑电路的设计方法。 6.2自测题 一、填空题 1．数字电路按照是否有记忆功能通常可分为两类：、。 2．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。 3．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。 4. 用D触发器来构成12进制计数器，需要个D触发器。 二、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4 B.5 C.9 D.20 3. N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 4. N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 5．五个D触发器构成环形计数器，其计数长度为。 A.5 B.10 C.25 D.32 6．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 7．一位8421BCD码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 8.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。 A.2 B.3 C.4 D.8 9．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 10．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 A.2 B.6 C.7 D.8 E.10 11．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。
自我测验题 1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。A．SR=0B．SR=1C．S+R=0D．S+R=1 Q G 22 Q R S 图T4.1图T4.2 2．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态， 其R S?应为。 A．R S?=．R S?=10D．R S?=11 3．SR锁存器电路如图T4.3所示，已知X 、Y波形，判断Q的波形应为A、B、C、D 中的。假定锁存器的初始状态为0。 X Y X Y A B C D 不定 不定 （a）(b) 图T4.3 4．有一T触发器，在T=1时，加上时钟脉冲，则触发器。 A．保持原态B．置0C．置1D．翻转 5．假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。 A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=1 6．电路如图T4.6所示。实现A Q Q n n+ = +1的电路是。
A A A A A ． B ． C ． D ． 图T4.6 7．电路如图T4.7所示。实现n n Q Q =+1的电路是 。 CP CP CP A ． B ． C ． D ． 图T4.7 8．电路如图T4.8所示。输出端Q 所得波形的频率为CP 信号二分频的电路为。 1 A ． B ． C ． D ． 图T4.8 9．将D 触发器改造成T T Q 图T4.9 A ．或非门 B ．与非门 C ．异或门 D ．同或门 10．触发器异步输入端的作用是。 A ．清0 B ．置1 C ．接收时钟脉冲 D ．清0或置1 11．米里型时序逻辑电路的输出是。 A ．只与输入有关
第十三章时序逻辑电路习题及答案 一、填空题 1、数字逻辑电路常分为组合逻辑电路和两种类型。 2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有 关，而且与有关。 3、时序逻辑电路由两大部分组成。 4、时序逻辑电路按状态转换来分，可分为两大类。 5、时序逻辑电路按输出的依从关系来分，可分为两种类型。 6、同步时序电路有两种分析方法，一种是另一种是。 7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。 8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。 9、按计数器进制不同，可将计数器分为。 10、按计数器增减情况不同，可将计数器分。 11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸 成。 12、一个十进制加法计数器需要由 J-K触发器组成。 13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉 冲个数为。 14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分 为。 15、数码输入寄存器的方式有；从寄存器输出数码的方式 有。 16、异步时序逻辑电路可分为和。 17、移位寄存器中，数码逐位输入的方式称为。 18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按 ______________方式。 19、三位二进制加法计数器最多能累计__个脉冲。若要记录12个脉冲需要___个触发器。 20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后， 并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。 21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的 ______有关。 22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____ 二进制信号，寄存N位二进制数码，就需要__个触发器。 23、寄存器的主要任务是存储______________或____，通常____所存储的内容进行处理。 24、具有移位功能的寄存器，叫做__________，它又可分为____、____和________寄存器。 25、四位右移移位寄存器，在四个CP周期里，输入的代码依次为1011，经过三个CP周期 后，有__位代码被移入移位寄存器中，串行输出的状态是__，并行输出的状态是____。 二、选择题 1、时序逻辑电路可由（）组成。 A、门电路 B、触发器或门电路 C、触发器或触发器和门电路的组合
一、填空题 1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。 3．T触发器的特性方程为。 4．仅具有“置0”、“置1”功能的触发器叫。 5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。 6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。 7．JK触发器J与K相接作为一个输入时相当于触发器。 8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。 9．时序电路的次态输出不仅与即时输入有关，而且还与有关。 10. 时序逻辑电路一般由和两部分组成的。 11. 计数器按部各触发器的动作步调，可分为___ ___计数器和____ __计数器。 12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。13．要构成五进制计数器，至少需要级触发器。 14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。 15．将某时钟频率为32MHz的CP变为4MHz的CP，需要个二进制计数器。 16. 在各种寄存器中，存放 N 位二进制数码需要个触发器。 17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。 18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。 19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。21．集成单稳态触发器的暂稳维持时间取决于。 22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为____ ___。 23．施密特触发器有____个阈值电压，分别称作 ___ _____ 和 ___ _____ 。24．触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。25．施密特触发器常用于波形的与。 二、选择题 1. R-S型触发器不具有( )功能。 A. 保持 B. 翻转 C. 置1 D. 置0 2. 触发器的空翻现象是指（） A.一个时钟脉冲期间，触发器没有翻转 B.一个时钟脉冲期间，触发器只翻转一次 C.一个时钟脉冲期间，触发器发生多次翻转 D.每来2个时钟脉冲，触发器才翻转一次 3. 欲得到D触发器的功能，以下诸图中唯有图（A）是正确的。
时序逻辑电路习题 班级 姓名 学号 一、 单选题 1．时序逻辑电路在结构上（ ） A ．必须有组合逻辑电路 B ．必须有存储电路 C ．必有存储电路和组合逻辑电路 D ．以上均正确 2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（ ） A ．没有触发器 B ．没有统一的时钟脉冲控制 C ．没有稳定状态 D ．输出只与内部状态有关 3．图示各逻辑电路中，为一位二进制计数器的是（ ） 4．从0开始计数的N 进制增量计数器，最后一个计数状态为 （ ） A ．N B ．N+1 C ．N-1 D ．2N 5．由 n 个触发器构成的计数器，最多计数个数为（ ） A ．n 个 B ．2n 个 C ．n 2个 D ．2n 个 6．若构成一个十二进制计数器，所用触发器至少（ ） 。 A ．12个 B ．3个 C ．4个 D ．6个 7．4个触发器构成的8421BCD 码计数器，其无关状态的个数为（ ） A ．6个 B ．8个 Q _A B C D
C ．10个 D ．不定 8．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为110，则在时钟作用下，计数器的下一状态为（ ） A ．101 B ．111 C ．010 D ．000 9．下列器件中，具有串行—并行数据转换功能的是（ ） A ．译码器 B ．数据比较器 C ．移位寄存器 D ．计数器 10．异步计数器如图示，若触发器当前状态Q 3 Q 2 Q 1为011，则在时钟作用下，计数器的下一状态为（ ） A ．100 B ．110 C ．010 D ． 000 11．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态是（ ） A ．0000 B ．1111 C ．0001 D ．0110 12．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的有效状态数为（ ） A ．16 B ．8 C ．10 D ．12 二、填空题 1．时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且还与 有关。 2．时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在 通路。 3．时序逻辑电路的 “现态” 反映的是 时刻电路状态变化的结果，而 “次态” 则反映的 1 R _ 1
一、填空题 1、基本RS触发器,当R、S都接高电平时,该触发器具有____ ___功能。 2.D 触发器的特性方程为___ ;J-K 触发器的特性方程为______。 3.T触发器的特性方程为。 4.仅具有“置0”、“置1”功能的触发器叫。 5.时钟有效边沿到来时,输出状态与输入信号相同的触发器叫____ _____。 6、若D触发器的D端连在Q端上,经100 个脉冲作用后,其次态为0,则现态应为。 7.JK触发器J与K相接作为一个输入时相当于触发器。 8、触发器有个稳定状态,它可以记录位二进制码,存储8 位二进制信息需要个触发器。 9.时序电路的次态输出不仅与即时输入有关,而且还与有关。 10、时序逻辑电路一般由与两部分组成的。 11、计数器按内部各触发器的动作步调,可分为___ ___计数器与____ __计数器。 12、按进位体制的不同,计数器可分为计数器与计数器两类;按计数过程中数字增减趋势的不同,计数器可分为计数器、计数器与计数器。 13.要构成五进制计数器,至少需要级触发器。 14.设集成十进制(默认为8421码)加法计数器的初态为Q4Q3Q2Q1＝1001,则经过5个CP脉冲以后计数器的状态为。 15.将某时钟频率为32MHz的CP变为4MHz的CP,需要个二进制计数器。 16、在各种寄存器中,存放N位二进制数码需要个触发器。 17、有一个移位寄存器,高位在左,低位在右,欲将存放在该移位寄存器中的二进制数乘上十进制数4,则需将该移位寄存器中的数移位,需要个移位脉冲。 18.某单稳态触发器在无外触发信号时输出为0态,在外加触发信号时,输出跳变为1态,因此其稳态为态,暂稳态为态。 19.单稳态触发器有___ _个稳定状态,多谐振荡器有_ ___个稳定状态。 20.单稳态触发器在外加触发信号作用下能够由状态翻转到状态。 21.集成单稳态触发器的暂稳维持时间取决于。 22、多谐振荡器的振荡周期为T=tw1+tw2,其中tw1为正脉冲宽度,tw2为负脉冲宽度,则占空比应为_______。 23.施密特触发器有____个阈值电压,分别称作___ _____ 与___ _____ 。 24. 触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。 25.施密特触发器常用于波形的与。 二、选择题 1、 R-S型触发器不具有( )功能。 A、保持 B、翻转 C、置1 D、置0 2、触发器的空翻现象就是指() A、一个时钟脉冲期间,触发器没有翻转 B、一个时钟脉冲期间,触发器只翻转一次 C、一个时钟脉冲期间,触发器发生多次翻转 D、每来2个时钟脉冲,触发器才翻转一次 3、欲得到D触发器的功能,以下诸图中唯有图(A)就是正确的。
5-1 分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图5.77 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=?? =?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 12 1()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=??e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图5.78 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为： 01n n Y AQ Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示
Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图5.79(a)所示，其输入波形如图5.79 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图5.79 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 0010110001101101 1, ,n n n n n n n n n n J X K X J XQ K X Q X Q XQ X Q XQ Q XQ XQ XQ Y XQ ++?==??==???=+=?? ?=+=+?= 根据状态方程和输出方程，可分别做出11 10,n n Q Q ++和Y 的卡诺图，如表5-1所示。由此 做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b ）所示。
《时序逻辑电路》练习题及答案 []分析图P6-1 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P6-1 [解] 驱动方程：3 1 1 Q K J= =，状态方程：n n n n n n n Q Q Q Q Q Q Q 1 3 1 3 1 3 1 1 ⊕ = + = + ； 1 2 2 Q K J= =，n n n n n n n Q Q Q Q Q Q Q 1 2 2 1 2 1 1 2 ⊕ = + = + ； # 3 3 2 1 3 Q K Q Q J= =，，n n n n Q Q Q Q 1 2 3 1 3 = + ； 输出方程：3 Q Y= 由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。 表6-1 n n n Q Q Q 1 2 3 Y Q Q Q n n n1 1 1 2 1 3 + + +n n n Q Q Q 1 2 3 , Y Q Q Q n n n1 1 1 2 1 3 + + + 000 001 010 011 0010 0100 0110 — 1000 100 101 110 111 0001 0111 0101 ； 0011 图A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 []试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。 #
图P6-2 [解] 驱动方程：2 1 Q A D=， 2 1 2 Q Q A D= 状态方程： n n Q A Q 2 1 1 = + ， ) ( 1 2 2 1 1 2 n n n n n Q Q A Q Q A Q+ = = + 输出方程：2 1 Q Q A Y=表6-2 @ 由状态方程可得状态转换表，如表6-2所示；由状态转换表 可得状态转换图，如图A6-2所示。 电路的逻辑功能是：判断A是否连续输入四个和四个以上 “1”信号，是则Y=1，否则Y=0。 图A6-2 []试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 、 图P6-3 [解] 3 2 1 Q Q J=，1 1 = K； 1 2 Q J=， 3 1 2 Q Q K=； 2 3 2 1 3 Q K Q Q J= =， = +1 1 n Q 3 2 Q Q· 1 Q； 2 1 1 2 Q Q Q n= + +2 3 1 Q Q Q； 3 2 3 2 1 1 3 Q Q Q Q Q Q n+ = + Y = 3 2 Q Q 电路的状态转换图如图A6-3所示，电路能够自启动。 ' 图A6-3 n n Q AQ 1 2 Y Q Q n n1 1 1 2 + + 000 < 001 010 011 100 111 110 101 010 $ 100 110 001 111 100 010 000
第九章习题参考答案 9-54所示，试分别画出原态为0 和原态9-1 对应于图9-1a 逻辑图，若输入波形如图 为 1对应时刻得Q和Q波形。 图 9-54 题 9-1 图 解得到的波形如题9-1 解图所示。 原态为 0： 原态为 1： 题 9-1 解图 9-2 逻辑图如图9-55 所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑 真值表，说明它们是什么类型的触发器。 解对于（ a）：由图可写出该触发器的输出与输入的逻辑关系式为：
Q R D Q （ 9-1） Q S D Q a）b) 图 9-55 题 9-2 图 下面按输入的不同组合，分析该触发器的逻辑功能。 (1)R D＝1、 S D＝0 若触发器原状态为 0，由式 (9-1) 可得Q＝ 0、Q＝ 1；若触发器原状态为 l ，由式 (9-1) 同样可得 Q ＝0、 Q ＝1。即不论触发器原状态如何，只要R D＝1、S D＝0，触发器将置 成0态。 (2)R D=0、 S D＝l 用同样分析可得知，无论触发器原状态是什么，新状态总为：Q ＝1、 Q ＝0，即触发器被置成 1 态。 (3)R D=S D＝0 按类似分析可知，触发器将保持原状态不变。 (4)R D＝S D＝1 两个“与非”门的输出端 Q 和 Q 全为0，这破坏了触发器的逻辑关系，在两个输入信 号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。 因此这种情况是不允许出现的。 逻辑真值表如表9-1 所示，这是一类用或非门实现的基本RS 触发器，逻辑符号如题9-2（ a）的逻辑符号所示。 对于（ b）：此图与（ a）图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP ＝ 1 时的功能与（ a）相同，真值表与表9-1 相同；而在CP＝ 0 时相当于（ a）中（ 3）的情况，触发器保持原状态不变。逻辑符号见题9-2（ b）逻辑符号。这是一类同步RS 触发器。 R D S D Q 100
1 第十三章 触发器和时序逻辑电路 13.1重点内容提要 时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。 1． 双稳态触发器 双稳态触发器的特点： 1）.有两个互补的输出端 Q 和Q 。 2）．有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。 3）．当输入信号不发生变化时，触发器状态稳定不变。 4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。 按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。 各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1： 名称 逻辑符号 次态方程 RS 触发器 Q R S Q n +=+1 =?S R 0 （约束方程） JK 触发器 1n n n Q JQ KQ +=+ D 触发器 D Q n =+1 T 触发器 1n n Q T Q +=⊕ T ’ 触发器 1n n Q Q += 把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。 2．同步时序逻辑电路的分析
同步时序逻辑电路的分析步骤如下： 1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的特性方程。 （2）各触发器的驱动方程。 （3）时序电路的输出方程。 2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。 3．典型的时序逻辑电路 在数字系统中，最典型的时序逻辑电路是寄存器和计数器。 1）寄存器 寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分，寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。 2）计数器 计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。 计数器种类很多，通常有如下不同的分类方法。 （1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。 （2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。 （3）按工作方式可分为同步计数器和异步计数器。 集成电路74161型四位同步二进制计数器 图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中D R 是异步 (a ) 外引线排列图 (b ) 逻辑符号 图13.1.1 74161型四位同步二进制计数器 清零端，LD 是预置数控制端，0123A A A A 是预置数据输入端，EP 和ET 是计数控制端，Q 3Q 2Q 1Q 0是计数输出端，RCO 是进位输出端。74161型四位同步二进制计数器具有以下功能： ① 异步清零。D R =0时，计数器输出被直接清零，与其他输入端的状态无关。 ② 同步并行预置数。在D R =1条件下，当LD =0且有时钟脉冲CP 的上升沿作用时，3A 、2A 、1A 、0A 输入端的数据3d 、2d 、1d 、0d 将分别被3Q 、2Q 、1Q 、0Q 所接收。 ③ 保持。在D R LD ==1条件下，当=?EP ET 0，不管有无CP 脉冲作用，计数器都将保持原有状态
第五章时序电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P控制。 2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4.N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 5.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器构成环形计数器，其计数长度为。 A.5 B.10 C.25 D.32 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421B C D码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用级触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 A.2 B.6 C.7 D.8 E.10 12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z 的脉冲，欲构成此分频器至少需要个触发器。 A.10 B.60 C.525 D.31500 13．某移位寄存器的时钟脉冲频率为100K H Z，欲将存放在该寄存器中的数左移8