51CTO下载-DSP期末复习(含题)

第一章绪论

1. DSP与DSP技术

（1）DSP(Digital Signal Processing)----数字信号处理的理论和方法。

（2）DSP(Digital Signal Processor)----用于数字信号处理的可编程微处理器。

（3）DSP技术(Digital Signal Process)----是利用专门或通用数字信号处理芯片，完成数字信号处理的方法

和技术。

2. DSP系统的特点

（1）精度高、抗干扰能力强，稳定性好。（2）编程方便、易于实现复杂算法（含自适应算法）。（3）可程控。（4）接口简单。（5）集成方便。

3. DSP芯片的结构特点

（1）改进的哈佛结构

①哈佛结构DSP处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度）

②改进的哈佛结构在哈佛结构的基础上，使得程序代码和数据的存储空间之间也可以进行数据的传送。（2）多总线结构多总线结构可以保证在一个机器周期内多次访问程序空间和数据空间。

TMS320C54x内部有P、C、D、E 4条总线

P：传送取自ROM的指令代码和立即数；

C、D：传送从RAM读出的操作数；

E：传送写入到RAM中的数据；

（3）流水线技术将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。即第一条指令取指后，在译码时，第二条指令就取指，第一条指令取数时，第二条指令译码，而第三条指令就开始取指，。。。。。以此类推。

（4）多处理单元；（5）特殊的DSP指令；（6）指令周期短、功能强；（7）运算精度高；

（8）丰富的外设；（9）功耗低。

DSP最重要的特点：特殊的内部结构、强大的信息处理能力及较高的运行速度。

4.DSP芯片可以归纳为三大系列：

①TMS320C2000系列：适用于控制领域

②TMS320C5000系列：应用于通信领域

③TMS320C6000系列：应用于图像处理

第二章TMS320C54x的硬件结构

1. TMS320C54x内部结构（3大块）

(1)CPU(2)存储器系统(3)片内外设与专用硬件电路

CPU部分

①先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。

②位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器和2个独立的40位累加器。

③17×17位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算。

④比较、选择、存储单元(CSSU)：用于加法/比较选择。

⑤指数编码器：可以在单个周期内计算40位累加器中数值的指数。

⑥双地址生成器：包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)

存储器空间192 K字可寻址存储空间：64 K字程序存储空间、64 K字数据存储空间及64 K字I/O空间2.C54xDSP的三个状态和控制寄存器

（1）状态寄存器0（TS0）

（2）状态寄存器1（TS1）

（3）工作方式状态寄存器（PMST）

状态寄存器ST0（功能：反映寻址要求和计算中的状态）

DP：数据存储器页指针（共512页，每页64K字）

当ST1中的CPL=0时，DP值（9位地址）与指令中的低7位地址一道形成16位数据存储器地址。DP值也由LD指令装入。RESET指令将DP赋为0。

状态寄存器ST1 （功能：反映寻址要求、计算初始状态、I/O终端控制）

INTM：中断方式位。

（1）INTM=0，开放全部可屏蔽中断；

（2）INTM=1，关闭所有可屏蔽中断。

SSBX指令可置INTM为1，RSBX指令可将INTM清0。当复位时，INTM置1；当执行RETE或RETF指令（中断返回）时，INTM清0。

工作方式寄存器（功能：设定并控制处理器的工作方式，反映处理器工作状态）

IPTR:中断向量指针。（15~7位，共9位）

复位时，这9位全部置1，复位值为1FFh，复位向量PC=IPTR+0000000=FF80h。

3.累加器A和B

40位，其中32位数据位（双16位，双精度操作方式），8位冗余位（防止迭代运算时溢出）。

4. C54X中断系统（为实现中断功能而设置的各种硬件和软件。）

（1）中断源：最多32个（2个保留）其中: 硬件14个，软件16个

（2）中断分类：①非可屏蔽中断16个，②可屏蔽中断16(14)个

非可屏蔽中断：不能由用户用软件来屏蔽的中断。特点：一旦有非屏蔽中断请求，CPU必须予以响应。用途：用于某些十分重要的事件发生，如：掉电；

可屏蔽中断：用户根据需要可用软件开放或禁止CPU响应中断。特点：软件指令控制，灵活方便。用途：一般事件处理。

(3)硬件中断分为两类：①片内外设触发的内部硬件中断；②片外信号触发的外部硬件中断。

5. 中断处理一般过程：

（1）中断源请求中断；（2）CPU响应中断；（3）保护现场；

（4）转中断服务；（5）恢复现场；（6）中断返回；

6. C54xDSP内部的两个中断寄存器

（1）中断标志寄存器IFR

置位：当硬件或软件中断发生时，相应位置“1”（挂起）。

识别：CPU通过读IFR来识别挂起的中断。

清0：①C54复位；②中断得到处理；③写1到IFR相应位，相应的未处理的中断被清除；④IFR任何位为1时，表示一个未处理的中断。可将当前IFR内容写入IFR来清除。

（2）中断屏蔽寄存器IMR（用来屏蔽外部和内部中断）

复位时，IMR均为0，

当IMRi=0 屏蔽该中断；IMRi =1 开放该中断

当INTM=0且IMR某一位为0时，开放相应的中断。

7．中断响应时间

（1）软件和非屏蔽中断：通常情况下，CPU立即响应，并进入中断服务程序。

（2）硬件可屏蔽中断：满足以下三个条件后，在3--8机器周期之间响应。

三个条件：

①当前的中断源相应IFR标志为=1，且优先级为最高；

②IMR=1（不屏蔽）；

③INTM=0(中断允许)；

8．软件中断及中断向量