实验四组合电路中的竞争与冒险
姓名：班级：学号: 实验时间:
实验目的
1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
实验仪器及器件
1、数字电路实验箱、数字万用表、示波器。
2、74LSO0 74LS20
三、实验原理
1、竞争冒险现象及其成因
在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。这种现象称为竞争。这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法
在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和/是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下化简
成Y A \ /或F AA则可判断存在竞争冒险。
3、消除竞争冒险现象的方法
（1）接入滤波电路
在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。
（2）引入选通脉冲
对输出引进选通脉冲，避开险象。
（3）修改逻辑设计
在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。也可采用增加冗余项方法。
选择消除险象的方法应根据具体情况而定。
组合逻辑电路的险象是一个重要的实际问题。当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。
然后再进行动态测试，观察是否存在冒险。如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。
四、实验内容
实现函尸=血十盂数，并假定，输入只有原变量即无反变量输入
1、画出逻辑图，使易于观察电路的竞争冒险现象。
2、列出真值表。
3、静态测试，即按真值表验证其逻辑功能。
4、观察变量A变化过程中的险象：即取B=C=D=1得F=A'+A, A改接函数发生器（或实验箱配
有的）的连续脉冲源，使工作频率尽可能高。观察是否出现险象，如有，请测出
毛刺的幅度和宽度（中值宽度）。
5、使F再经过一级反相器，检查险象是否影响下一级电路的正常工作。
6、分别观察变量B、D变化过程中产生的险象。
7、用加冗余项法消除A变化过程中产生的险象。
五、实验内容
1、画逻辑图。
将F化成以下形式：
尸 =十石uZi十&
-yLB 1
2、列出真值表。（见表一）
表
A B C D F F静态测试
000000
000100
001011
001111
010000
010100
011000
011111
000000
100100
101011
101100
110011
110111
111011
111111
3、静态测试，即按真值表验证其逻辑功能。（见表一）
A、B、C D接入逻辑开关对表（1）静态测试，得到的结果如表（1）的最后一列, 可以知道表（1）的逻辑功能是正确的。
4、观察变量A变化过程中的险象:
即取B=C=D=1得尸/卜么，A改接函数发生器的连续脉冲源，工作频率f=1MHz。
此时输出F出现竞争冒险现象，如下图。
由图可知幅度为2.810V 宽度（中值宽度）为74.00ns
5、使F 再经过一级反相器，检查险象是否影响下一级电路的正常工作?
加一反相器后，所得新险象和旧险象如下图：
由图可知F 再经过一级反相器，由于 A 和A 经过的门数的个数不同，还 是会出现竞争与冒险现象，其险象仍然影响下一级电路的正常工作，此时信 号反相，险象也反相，其毛刺幅度和中值宽度不变。
6、分别观察变量 B 、D 变化过程中产生的险象。
（1 ）令A=C=1, D=0, B 输入1MHz 连续脉冲，所得险象如下:
经比较和分析，B 和B 经过的门数个数不同，而与 A 相等，所以其
旧险象->
新险象->
险象与A 一样
(2)令A=B=O, C=1, D输入1MHz连续脉冲，得下图:
经整理可得下图
经分析可知，由于D和D经过的门数基本一样，门电路的传输延迟时差几乎为0,所以此时可看到互补的竞争与冒险现象(或几乎看不到竞争冒险现象)。
7、用加冗余项法消除A变化过程中产生的险象。加冗余项BCD即有化成以下形式：
F=AB+B CD+ACD=AB+BCD+ACD+BCD
化成以下形式:
二AB ^BCD + lay ^BCD
= AB^CB&AD^BCD
= AB CBDAD BO)
根据F可列出逻辑图如下:
经分析可知，当B=C=D=时，有冗余项BCD=1而BCD=0 根据上式易知F=1，此时不论A和A是否经过同样数目的与非门都无法影响结果的输出，表现为毛刺现象消失。
六、实验心得
1、此次实验用到的非门较多，而实验箱中只有与非门，连线时需要一定的耐心。
2、本次实验，我所用的实验箱存在问题，浪费了较多时间，导致后来做实验心里有点着急。
3、此次实验，加深了我对组合电路中竞争与冒险现象的理解，而且，我学会了如何简单地消除这种现象，如用接入滤波电路、引入选通脉冲、修改逻辑设计等方法。
实验报告 课程名称：电子电路设计实验 指导老师：李锡华,叶险峰,施红军 成绩：________ 实验名称：晶体管共射放大电路分析 实验类型：设计实验 同组学生姓名: 一、实验目的 1、学习晶体管放大电路的设计方法， 2、掌握放大电路静态工作点的调整和测量方法，了解放大器的非线性失真。 3、掌握放大电路电压增益、输入电阻、输出电阻、通频带等主要性能指标的测量方法。 4、理解射极电阻和旁路电容在负反馈中所起的作用及对放大电路性能的影响。 5、学习晶体管放大电路元件参数选取方法，掌握单级放大器设计的一般原则。 二、实验任务与要求 1.设计一个阻容耦合单级放大电路 已知条件：=+10V cc V ， 5.1L R k =Ω，10,600i S V mV R ==Ω 性能指标要求：30L f Hz <,对频率为1kHz 的正弦信号15/,7.5v i A V V R k >>Ω 2.设计要求 （1）写出详细设计过程并进行验算 （2）用软件进行仿真 3.电路安装、调整与测量 自己编写调试步骤，自己设计数据记录表格 4.写出设计性实验报告 三、实验方案设计与实验参数计算 共射放大电路
(一).电路电阻求解过程（β=100） (没有设置上课要求的160的原因是因为电路其他参数要求和讲义作业要求基本一样,为了显示区别,将β改为100进行设计)： （1）考虑噪声系数,高频小型号晶体管工作电流一般设定在1mA 以下，取I c =1mA （2）为使Q 点稳定,取2 5 BB CC V V =，即4V, （3）0.7 3.3BB E E V R k I -≈=Ω,恰为电阻标称值 （4）2 12 124:3:2 CC BB R V V V R R R R ==+∴= 取R 2为R i 下限值的3倍可满足输入电阻的要求，即R 2=22.5k ， R 1=33.75k ; 1121 10=0.1,60,40cc B B V V IR I mA R K R K IR -== =Ω=Ω由 综上:取标称值R1=51k ,R2=33k （5） 25T T e E C V V r I I =≈=Ω （6）从输入电阻角度考虑: ， 取(获得4V 足够大的正负信号摆幅)得: 从电压增益的角度考虑: >15V/V,取得 : ; 为 (二).电路频率特性 （1） 电容与低频截止频率 取 ;
实验四 组合逻辑电路设计（编码器和译码器） 一、【实验目的】 1、 验证编码器、译码器的逻辑功能。 2、 熟悉常用编码器、译码器的逻辑功能。 二、【实验原理】 1.编码器 编码器是组合电路的一部分，就是实现编码操作的电路，编码实际上是和译码相反的过程。按照被编码信号的不同特点和要求，编码也分成三类： （1）二进制编码器：如用门电路构成的4-2线，8-3线编码器等。 （2）二—十进制编码器：将十进制0~9编程BCD 码，如10线十进制-4线BCD 码编码器74LS147等。 （3）优先编码器：如8-3线优先编码器74LS148等。 2.译码器 译码器是组合电路的一部分。所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： （1）二进制译码器：如中规模2-4线译码器74LS139，3-8线译码器74LS138等。 （2）二—十进制译码器：实现各种代码之间的转换，如BCD 码——十进制译码器74LS145等。 （3）显示译码器：用来驱动各种数字显示器，如共阴数码管译码器驱动74LS48，共阳数码管译码驱动74LS47等。 三、【实验内容与步骤】 1.编码器实验 将10—4线（十进制—BCD 码）编码器74LS147集成片插入IC 空插座中，管脚排列如下图4-1所示。按下图4-2接线，其中输入端1~9通过开关接高低电平（开关开为“1”、开关关为“0”），输出Q D 、Q C 、Q B 、Q A 接LED 发光二极管。接通电源，按表输入各逻辑电平，观察输出结果并填入表4-1中。 45678QC QB Ucc NC QD 3 2 1 GND QA 图4-1 74LS147集成芯片管脚分布图
实验六组合逻辑电路的设计与测试 1．实验目的 (1)掌握组合逻辑电路的设计方法； (2)熟悉基本门电路的使用方法。 (3)通过实验，论证所设计的组合逻辑电路的正确性。 2．实验设备与器材 1)数字逻辑电路实验箱，2)万用表，3)集成芯片74LS00二片。 3．预习要求 (1)熟悉组合逻辑电路的设计方法； (2)根据具体实验任务，进行实验电路的设计，写出设计过程，并根据给定的标准器件画出逻辑电路图，准备实验； (3)使用器件的各管脚排列及使用方法。 4．实验原理 数字电路中，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本单元一般是逻辑门；时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，它的基本单元一般是触发器。 (1)组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。设计组合逻辑电路的一般步骤是： 1)根据逻辑要求，列出真值表； 2)从真值表中写出逻辑表达式； 3)化简逻辑表达式至最简，并选用适当的器件； 4)根据选用的器件，画出逻辑电路图。 逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。 (2)与非门74LS00芯片介绍 与非门74LS00一块芯片内含有4个互相独立的与非门，每个与非门有二个输入端。其逻辑表达式为Y=AB，逻辑符号及引脚排列如图6-1(a)、(b)所示。 (a)逻辑符号(b)引脚排列 图6-1 74LS20逻辑符号及引脚排列 (3)异或运算的逻辑功能 当某种逻辑关系满足：输入相同输出为“0”，输入相异输出为“1”，这种逻辑关系称为“异或”逻辑关系。 (4)半加器的逻辑功能 在加法运算中，只考虑两个加数本身相加，不考虑由低位来的进位，这种加法器称为半加器。 5．实验内容 (1)用1片74LS00与非门芯片设计实现两输入变量异或运算的异或门电路 要求：设计逻辑电路，按设计电路连接后，接通电源，验证运算逻辑。输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”；电路的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观察输出的LED颜色，填入表6-1。
晶体管共射极单管放大 电路实验报告 Document number：NOCG-YUNOO-BUYTT-UU986-1986UT
实验二 晶体管共射极单管放大器 一、实验目的 1．学会放大器静态工作点的调式方法和测量方法。 2．掌握放大器电压放大倍数的测试方法及放大器参数对放大倍数的影 响。 3．熟悉常用电子仪器及模拟电路实验设备的使用。 二、实验原理 图2—1为电阻分压式工作点稳定单管放大器实验电路图。偏置电阻R B1、R B2组成分压电路，并在发射极中接有电阻R E ，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号后，在放大器的输出端便可得到一个与输入信号相位相反、幅值被放大了的输出信号，从而实现了电压放大。 三、实验设备 1、信号发生器 2、双踪示波器 3、交流毫伏表 4、模拟电路实验箱 5、万用表 四、实验内容 1．测量静态工作点 实验电路如图2—1所示，它的静态工作点估算方法为： U B ≈ 2 11B B CC B R R U R +?
图2—1 共射极单管放大器实验电路图 I E ＝ E BE B R U U -≈Ic U CE = U C C －I C （R C ＋R E ） 实验中测量放大器的静态工作点，应在输入信号为零的情况下进行。 1）没通电前，将放大器输入端与地端短接，接好电源线（注意12V 电源位置）。 2）检查接线无误后，接通电源。 3）用万用表的直流10V 挡测量U E = 2V 左右，如果偏差太大可调节静态工作点（电位器RP ）。然后测量U B 、U C ，记入表2—1中。 表2—1 测 量 值 计 算 值 U B （V ） U E （V ） U C （V ） R B2（K Ω） U BE （V ） U CE （V ） I C （mA ） 2 60 2 B2所有测量结果记入表2—1中。 5）根据实验结果可用：I C ≈I E ＝ E E R U 或I C ＝C C CC R U U -
实验一基本门电路的功能和特性及组合逻辑电路实验（2学时） 实验目的及要求：掌握常用的集成门电路的逻辑功能与特性；掌握各种门电路的逻辑符号；了解集成电路的外引线排列及其使用方法；学习组合逻辑电路的设计及测试方法。 实验题目：部分TTL门电路逻辑功能验证及组合逻辑电路设计之全加器或全减器。 实验二数值比较器、数据选择器（3学时） 实验目的及要求：掌握数值比较器和数据选择器的逻辑功能；学习组合逻辑电路的设计及测试方法。用7486和7400、7404搭出一位数值比较器，画出其设计逻辑电路图，并验证它的运算；用74153选择器实现多数据表决器，要求3个输入中有2个或3个为1时，输出Y为高电平，否则Y为低电平。画出电路图并简述实现原理。用7400、7404、7432实现该多数表决器。 实验题目：组合逻辑电路设计之数值比较器和数据选择器 实验三计数器的应用（3学时） 实验目的及要求：掌握集成二进制同步计数器74161的逻辑功能；掌握任意进制计数器的构成方法；学习时序逻辑电路的设计及测试方法。用74161搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其设计逻辑电路图并验证它的功能。 实验题目：时序逻辑电路设计之计数器的应用 74LS00: QUAD 2-INPUT NAND GATE
74LS04: HEX INVERTER 74LS32:Quad 2-Input OR Gates
74LS74: Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs 74LS153: Dual 4-Input Multiplexer with common select inputs and individual enable inputs 74LS161: Synchronous 4-Bit Binary Counters
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
单管放大电路实验报告
电03 王剑晓 2010010929 单管放大电路报告 一、实验目的 (1)掌握放大电路直流工作点的调整与测量方法； (2)掌握放大电路主要性能指标的测量方法； (3)了解直流工作点对放大电路动态特性的影响； (4)掌握发射极负反馈电阻对放大电路动态特性的影响； (5)掌握信号源内阻R S对放大电路频带（上下截止频率）的影响； 二、实验电路与实验原理
实验电路如课本P77所示。 图中可变电阻R W是为调节晶体管静态工作点而设置的。 （1）静态工作点的估算与调整； 将图中基极偏置电路V CC、R B1、R B2用戴维南定理等效成电压源，得到直流通路， 如下图1.2所示。其开路电压V BB和内阻R B分别为： V BB= R B2/( R B1+R B2)* V CC; R B= R B1// R B2; 所以由输入特性可得： V BB= R B I BQ+U BEQ+(R E1+ R E2)(1+Β) I BQ; 即：I BQ=（V BB- U BEQ）/[Β(R E1+ R E2)+ R B]; 因此，由晶体管特性可知： I CQ=ΒI BQ； 由输出回路知： V CC= R C I CQ + U CEQ+(R E1+ R E2) I EQ; 整理得： U CEQ= V CC-(R E1+ R E2+ R C) I CQ； 分析：当R w变化（以下以增大为例）时，R B1增大，R B增大，I BQ减小；I CQ减 小；U CEQ增大，但需要防止出现顶部失真；若R w减小变化相反，需要考虑底部 失真（截止失真）； （2）放大电路的电压增益、输入电阻和输出电阻 做出电路的交流微变等效模型： 则：
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
实验四 组合逻辑电路的设计（二） 一、实验目的 1． 熟悉各种常用MSI 组合逻辑电路的功能与使用方法； 2． 掌握多片MSI 组合逻辑电路的级联、功能扩展； 3． 学会使用MSI 逻辑器件设计组合电路； 4． 进一步培养查找和排除数字电路常见故障的能力。 二、实验器件 1． 74LS151 八选一数据选择器 2． 74LS283 四位二进制全加器 三、实验原理 见实验三。 四、设计举例 例：使用全加器实现四位二进制相减。 原理：减去某个二进制数就是加上该数的补码（即反码加“1”），所以二进制数A 和B 相加，先将B 变为反码，然后与数A 相加，并令C1=1，即可。电路如图4—1示： A 0A 2A 3 A 1 被减数 减数 B 0 B 1B 2B 3 V CC C 4 C 1 C 0∑ ∑1 ∑2∑3 ∑0图 4-1 例：设计一四变量输入组合逻辑电路。当四个输入中有奇数个高电平“1”时 输出高电平“1”，否则输出低电平“0”。 原理：设输入四变量为DCBA ，输出为Y ，其真值表入图4—2（a ）所示，输出函数Y 为： Y B C D A B C D 1D 2D 3D 4D 5D 6D 7 D 0??? ? ?? A (b)
用八选一数据选择器实现四变量逻辑函数时，以其中3个变量做地址，另外一个变量做数据。选DCB三变量作为地址，A为数据，画出电路图如图4—2（b）：五、实验内容 1．用八选一数据选择器74LS151设计一个8421BCD非法码检测电路，当输入为非法码组时，输出为1，否则为零。 2．用全加器实现2位二进制数相乘。 六、实验报告要求 1．画出各实验步骤的实验电路逻辑图，并分析实验结果。 2．总结MSI器件的功能及使用方法。
实验题目：组合电路中的竞争和冒险 姓名:班级:学号: 实验时间: 一．实验目的： 1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理 2、了解消除竞争与冒险的方法 二．实验仪器及器件： 1、实验箱、万用表、示波器 2、74LS00，74LS20 三．实验原理： 1、竞争冒险的原理 （1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。 （2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。 （3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。 （4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。 2、冒险现象的判别 Y=A?A’可能出现1型冒险 Y=A+A’可能出现0型冒险 3、消除竞争冒险的方法 （1）利用冗余项法： 利用冗余项消除毛刺有2 种方法：代数法和卡诺图法法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子； b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。 （2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。 滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。 （3）常用消除方法： 1、接入滤波电容Cf； 2、引入选通脉冲； 3、修改逻辑设计； 4、.利用可靠性编码； 5、引入封锁脉冲。
【最新整理，下载后即可编辑】 单级共射放大电路实验报告 1.熟悉常用电子仪器的使用方法。 2.掌握放大器静态工作点的调试方法及对放大 器电路性能的影响。 3.掌握放大器动态性能参数的测试方法。 4.进一步掌握单级放大电路的工作原理。 二、实验仪器 1.示波器 2.信号发生器 3.数字万用表 4.交流毫伏表 5.直流稳压源 三、预习要求 1.复习基本共发射极放大电路的工作原理，并进 一步熟悉示波器的正确使用方法。 2.根据实验电路图和元器件参数，估算电路的静 态工作点及电路的电压放大倍数。 3.估算电路的最大不失真输出电压幅值。 4.根据实验内容设计实验数据记录表格。 四、实验原理及测量方法 实验测试电路如下图所示：
1.电路参数变化对静态工作点的影响： 放大器的基本任务是不失真地放大信号，实现输入变化量对输出变化量的控制作用，要使放大器正常工作，除要保证放大电路正常工作的电压外，还要有合适的静态工作点。放大器的静态工作点是指放大器输入端短路时，流过电路直流电流IBQ、ICQ及管子C、E极之间的直流电压UCEQ和B、E 极的直流电压UBEQ。图5-2-1中的射极电阻BE1、RE2是用来稳定放大器的静态工作点。其工作原理如下。 ○1用RB和RB2的分压作用固定基极电压UB。 由图5-2-1可各，当RB、RB2选择适当，满足I2远大于IB时，则有
UB=RB2·VCC/（RB+RB2）式中，RB、RB2和VCC都是固定不随温度变化的，所以基极电位基本上是一定值。 ○2通过IE的负反馈作用，限制IC的改变，使工作点保持稳定。具体稳定过程如下： T↑→IC↑→IE↑→UE↑→UBE ↓→IB↓→IC↓ 2.静态工作点的理论计算： 图5-2-1电路的静态工作点可由以下几个关系式确定 UB=RB2·VCC/（RB+RB2） IC≈IE=（UB-UBE）/RE UCE=VCC-IC（RC+RE） 由以上式子可知，，当管子确定后，改变V CC、RB、RB2、RC、（或RE）中任一参数值，都会导致静态工作点的变化。当电路参数确定后，静态工作点主要通过RP调整。工作点偏高，输出信号易产生饱和失真；工作点偏低，输出波形易产生截止失真。但当输入信号过大时，管子将工作在非线性区，输出波形会产生双向失真。当输出波形不很大时，静态工作点的设置应偏低，以减小电路的表态损耗。3.静态工作点的测量与调整： 调整放大电路的静态工作点有两种方法(1)将放大电路的输入端电路（即Ui=0），让其工作在直流状态，用直流电压表测量三极管C、E间的电压，调整电位器RP使UCE稍小于电源电压的1/2（本实
组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：
卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=
3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：
2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=
2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：
4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：
实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线
3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：
实验报告 课程名称：电子电路设计与仿真 实验名称：集成运算放大器的运用 班级：计算机18-4班 姓名：祁金文 学号：5011214406
实验目的 1.通过实验，进一步理解集成运算放大器线性应用电路的特点。 2.掌握集成运算放大器基本线性应用电路的设计方法。 3.了解限幅放大器的转移特性以及转移特性曲线的绘制方法。 集成运算放大器放大电路概述 集成电路是一种将“管”和“路”紧密结合的器件，它以半导 体单晶硅为芯片，采用专门的制造工艺，把晶体管、场效应管、 二极管、电阻和电容等元件及它们之间的连线所组成的完整电路 制作在一起，使之具有特定的功能。集成放大电路最初多用于各 种模拟信号的运算（如比例、求和、求差、积分、微分……）上， 故被称为运算放大电路，简称集成运放。集成运放广泛用于模拟 信号的处理和产生电路之中，因其高性价能地价位，在大多数情 况下，已经取代了分立元件放大电路。 反相比例放大电路 输入输出关系: i o V R R V 12-=i R o V R R V R R V 1 212)1(-+=
输入电阻:Ri=R1 反相比例运算电路 反相加法运算电路 反相比例放大电路仿真电路图
压输入输出波形图 同相比例放大电路 输入输出关系: i o V R R V )1(12+=R o V R R V R R V 1 2i 12)1(-+=
输入电阻:Ri=∞ 输出电阻:Ro=0 同相比例放大电路仿真电路图 电压输入输出波形图
差动放大电路电路图 差动放大电路仿真电路图 五：实验步骤： 1.反相比例运算电路 （1）设计一个反相放大器，Au=-5V，Rf=10KΩ，供电电压为±12V。
实验四组合逻辑电路 一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能。 二、实验原理 按照逻辑电路的不同特点，常把数字电路分成两大类：一类叫组合逻辑电路，一类叫时序逻辑电路。组合逻辑电路在任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。通常组合逻辑电路由门电路组合而成。 分析组合逻辑电路的目的是为了确定已知电路的逻辑功能，或者检查电路设计是否合理。分析组合逻辑电路时首先根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式；然后利用公式法或卡诺图法化简逻辑函数表达式；最后列真值表，确定其逻辑功能。 设计组合逻辑电路的任务是根据已知逻辑问题，画出满足任务要求的逻辑电路图。组合逻辑电路的设计，通常以电路简单，器件最少为目标。首先应分析实际问题所要求的逻辑功能，确定输入量和输出量，然后列出符合输入、输出关系的真值表，根据真值表写出逻辑函数的表达式并化简成最简式，按照最简逻辑函数的表达式画出逻辑电路图。 三、实验仪器及设备 1、数字逻辑实验箱1台 2、元器件：74LS20×4（四输入端2与非门），74LS00×1（二输入端4与非门）， 74LS08×1，74LS32×1，导线若干 四、实验内容 1．测试图1电路的逻辑功能 按图1接线。按表1要求输入信号，测出相应的输出逻辑电平，并填入表中。分析电路的逻辑功能，写出逻辑表达式。
图1 图2 2．测试用异或门、非门和与或非门组成的电路的逻辑功能 按图2接线。按表2要求输入信号，测出相应的输出逻辑电平，并填入表中。分析电路的逻辑功能，写出逻辑表达式。 3．根据要求自行设计逻辑电路，要求画出逻辑电路图，列真值表并验证其逻辑功能。 （1）有一个车间，有红、黄两故障指示灯，用来表示三台设备的工作情况。当有一台设备出现故障时，红灯亮；若三台设备都出现故障时，红灯、黄灯都亮。试用与非门设计一个控制灯亮的逻辑电路。 分析提示：设Y 为红灯，G 为黄灯，以1代表灯亮，0代表灯不亮，其逻辑表达式：Y=BC AC AB G=ABC C B A C B A C B A 根据公式得到参考逻辑电路图3。 根据分析提示并结合参考电路图，设计出自已的电路，在实验箱上将电路连接完成。自拟表格记录之。
一、简答题 1、什么是触发器的空翻现象？简述造成空翻现象的原因。 答：如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转，这叫做“空翻”。 由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1变0才停止，造成空翻现象的原因是触发器电平触发。 2.简述时序逻辑电路分析的步骤。 答：（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路；是Mealy 型时序电路还是Moore型时序电路。 （2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，则可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。 （3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态 1 n Q的逻辑 表达式（即状态方程）。 （4）根据电路写出输出逻辑表达式（输出方程）。 （5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。 （6）总结和概括这个时序电路的逻辑功能。 3.最小项的性质。 答：（1）任何一组变量取值下，只有一个最小项的对应值为1； （2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。 4.组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。 答：在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。 5.简述时序逻辑电路与组合逻辑电路的异同。 答：时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。因此，不需用存储电路记忆过去的输入，只有门电路就可构成。6.简述触发器的基本性质。 答：每个触发器有两个互非的输出端Q和Q,且有以下两个基本性质： （1）触发器有两个稳定的工作状态 一个是“1”态，即输出端Q=1，Q=0；另一个是“0”态，即输出端Q=0，Q=1。在没有外界信号作用时，触发器维持原有的稳定状态不变。 （2）两个稳定的工作状态相互转变 在外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。所谓“稳定”的状态，是指没有外界信号作用时，触发器电路中电流和电压均维持恒定数值。 7.逻辑函数的表示方法有哪几种？
负反馈放大电路实验报告
3）闭环电压放大倍数为10s o sf -≈=U U A u 。 （2）参考电路 1）电压并联负反馈放大电路方框图如图1所示，R 模拟信号源的内阻；R f 为反馈电阻，取值为100 kΩ。 图1 电压并联负反馈放大电路方框图 2）两级放大电路的参考电路如图2所示。图中R g3选择910kΩ，R g1、R g2应大于100kΩ；C 1～C 3容量为10μF ，C e 容量为47μF 。考虑到引入电压负反馈后反馈网络的负载效应，应在放大电路的输入端和输出端分别并联反馈电阻R f ，见图2，理由详见“五 附录－2”。 图2 两级放大电路 实验时也可以采用其它电路形式构成两级放大电路。 3.3k ?
（3）实验方法与步骤 1）两级放大电路的调试 a. 电路图：（具体参数已标明） ? b. 静态工作点的调试 实验方法： 用数字万用表进行测量相应的静态工作点，基本的直流电路原理。 第一级电路：调整电阻参数， 4.2 s R k ≈Ω，使得静态工作点满足：I DQ约为2mA，U GDQ < - 4V。记录并计算电路参数及静态工作点的相关数据（I DQ，U GSQ，U A，U S、U GDQ）。 实验中，静态工作点调整，实际4 s R k =Ω
第二级电路：通过调节R b2，2 40b R k ≈Ω，使得静态工作点满足：I CQ 约为2mA ，U CEQ = 2～3V 。记录电路参数及静态工作点的相关数据（I CQ ，U CEQ ）。 实验中，静态工作点调整，实际2 41b R k =Ω c. 动态参数的调试 输入正弦信号U s ，幅度为10mV ，频率为10kHz ，测量并记录电路的电压放大倍数 s o11U U A u = 、s o U U A u =、输入电阻R i 和输出电阻R o 。 电压放大倍数：（直接用示波器测量输入输出电压幅值） o1 U s U o U 1 u A 输入电阻： 测试电路：
实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法 二、实验原理及实验资料 （一）组合电路的一般设计方法 1．设计步骤 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图所示。 图组合逻辑电路的一般设计步骤 设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20） （二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。 图 74LS00引脚排列及内部逻辑结构 2．二四输入与非门74LS20
74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。 图 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。 图 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图所示。
中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站：青岛直属学习中心 姓名：杜广志学号： 年级专业层次：网络16秋专升本学期： 实验时间：2016-11-05实验名称：组合逻辑电路的设计 小组合作：是○否●小组成员：杜广志 1、实验目的： 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料： 仪器：实验箱 元件：74LS00 74LS10 3、实验原理： 1．概述 组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法 分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤： （1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 （2）化简。 （3）列出真值表。 （4）文字说明 上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法 设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 设计的步骤； （1）通过对给定问题的分析，获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化
实验二由分立元件构成的负反馈放大电路 一、实验目的 1?了解N沟道结型场效应管的特性和工作原理； 2?熟悉两级放大电路的设计和调试方法； 3?理解负反馈对放大电路性能的影响。 二、实验任务 设计和实现一个由N沟道结型场效应管和NPN型晶体管组成的两级负反馈放大电路。结型场效应管的型号是2N5486,晶体管的型号是9011。 三、实验内容 1.基本要求：利用两级放大电路构成电压并联负反馈放大电路。 （1）静态和动态参数要求 1）放大电路的静态电流I DQ和I CQ均约为2mA结型场效应管的管压降U G DQ< - 4V ，晶体管的管压降U C EQ= 2?3V; 2）开环时，两级放大电路的输入电阻要大于90k Q,以反馈电阻作为负载时的电压放大倍数的数值 >120 ; 3）闭环电压放大倍数为A usf二U°,.U s、-10。 （2）参考电路 1）电压并联负反馈放大电路方框图如图1所示，R模拟信号源的内阻；R为反馈电阻， 取值为100 k Q o Rt 图1电压并联负反馈放大电路方框图 2）两级放大电路的参考电路如图2所示。图中％选择910k Q, R1、R2应大于100k Q; G?G容量为10疔，C e容量为47犷。考虑到引入电压负反馈后反馈网络的负载效应，应在放大电路的输入端和输出端分别并联反馈电阻R，见图2，理由详见五附录一2”。 i㈡ R T 井肘成大电谿 图2两级放大电路 实验时也可以采用其它电路形式构成两级放大电路。
（3）实验方法与步骤 1）两级放大电路的调试 a. 电路图：（具体参数已标明） b. 静态工作点的调试 实验方法： 用数字万用表进行测量相应的静态工作点，基本的直流电路原理。 第一级电路：调整电阻参数， R^^4.2kQ ，使得静态工作点满足：I D 哟为2mA U G DQ < -4V 。记录并计算电路参数及静态工作点的相关数据（ I DQ , U G SQ LA ，U S 、U G D Q 。 实验中，静态工作点调整，实际 -4k '1 第二级电路：通过调节 氐，&2 : 40^ 1 ,使得静态工作点满足：I CQ 约为2mA U C EQ = 2? 3V 。记录电路参数及静态工作点的相关数据（ | CQ L C EQ ）。 实验中，静态工作点调整，实际 R b ^41k 11 c. 动态参数的调试 输入正弦信号 U S ，幅度为 10mV 频率为10kHz ，测量并记录电路的电压放大倍数 A1 =U °1 -U s 、A =U o.. U s 、输入电阻R 和输出电阻R °o XSC1 Rf1 100k| ?
组合逻辑电路实验报告
图6-1：O型静态险象 如图6-1所示电路 其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。 进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。 实验设备与器件 1．+5V直流电源 2．双踪示波器 3．连续脉冲源 4．逻辑电平开关 5．0-1指示器
（3）根据真值表画出逻辑函数Si、Ci的卡诺图 （4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式
全加和Di =（Ai⊕Bi）⊕Di-1 进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。（1）画出用上述门电路实现的全加器逻辑电路。 （2）按所画的原理图，选择器件，并在实验箱上接线。（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。 5．观察冒险现象 按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。并用添加校正项方法消除险象。