数字电路与逻辑设计实验报告
题目:洗衣机控制器设计
一、洗衣机控制器要求
设计制作一个全自动洗衣机的控制器：
_ 洗衣机的工作步骤为洗衣、漂洗和脱水三个过程，工作时间分别为：洗衣20
秒，漂洗30 秒，脱水15 秒；
_ 用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；
D、漂洗和脱水；
E、洗涤、漂洗和脱水全过程；
_ 用显示器件显示洗衣机的工作状态（洗衣、漂洗和脱水），并倒计时显示每个
状态的工作时间，全部过程结束后，应提示使用者；
_ 用一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前
保留的状态；
_ 选做：三个过程的时间有多个选项供使用者选择。
_ 选做：可以预约洗衣时间。
_ 选做：自拟其它功能。
二、系统设计基本思想
电路由模式选择、计数器、报警模块以及译码驱动电路和数字显示电路等模块组成。
1、模式选择模块
五种洗衣模式可供用户选择，模式选择模块将用户的选择信息传递到控制模块。
2、减计数计数器模块计数器
洗衣以倒计时模块的方式提示用户当前剩余的洗衣时间，该计数器能读取不同的模值进行计数。计时单位为一秒钟。
3、译码和数码显示电路
译码和数码显示电路是将计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED 七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。
4、报警模块
当系统运行到“报警”状态时，蜂鸣器将会报警，时间为5 秒。
4、分频器模块
设计一个大小合适的分频器使得系统能够正确的实现一秒的计时。
三、总体设计图以及转移图
流程图示：
总体逻辑设计图：
状态转移图示：
管脚设计图：
仿真情况：
简要说明：本次仿真执行的是第五个状态即洗涤、漂洗和脱水全过程。通过此仿真可以
发现当输出选择模式信号change时，洗衣机模式开始发生变化。输入第一个change信号的时候进入单洗涤状态，输入第二个change信号进入单漂洗状态，输入第三个change信号进入了单脱水的状态，输入第四个change信号进入了脱水和漂洗的状态，当输入最后一个change信号的时候进入洗涤、漂洗和脱水的全状态。而在选择每个状态的同时时间信号（q[0]、q[1]、q[2]、q[3]、q[4]、q[5]、q[6]）也发生变化，显示出每个状态时的时间。而设定的led灯（cat0、cat1）则依次闪亮。当start开始后change信号不再起作用，而系统进入了运行状态，时间开始逐秒变化。当程序最终运行结束后，进入报警状态，sound开始显示为高电平，而时间均为0。
（特别说明：由于本实验分2次去做，管脚设定的时候进行了新建工程，代码粘贴过去的，实体名字取得和第二周验收时候不一致，不是其他原因。）
四、代码示例
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY xiyiji IS
PORT
(
START: IN STD_LOGIC;
PAUSE: IN STD_LOGIC; --------暂停信号
CLOCK: IN STD_LOGIC;
Q: OUT STD_LOGIC_VECTOR(6 DOWNTO 0); ----数码管显示信号
CAT : OUT STD_LOGIC_VECTOR(5 DOWNTO 0) ----数码管选通信号
);
END xiyiji;
ARCHITECTURE washer OF xiyiji IS
SIGNAL STATE: STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGNAL MODE: STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGNAL TEMP: INTEGER RANGE 45 DOWNTO 0; -------时间中间变量
SIGNAL TIME: INTEGER RANGE 60 DOWNTO 0; -------倒计时时间
SIGNAL TMP: INTEGER RANGE 999 DOWNTO 0; -------分频变量
SIGNAL MA: INTEGER RANGE 9 DOWNTO 0; -------数码管译码变量
SIGNAL CLK: STD_LOGIC; ------分频时钟输出
BEGIN
PROCESS(CLOCK)
BEGIN
IF (CLOCK'EVENT AND CLOCK='1') THEN ----分频模块
TMP<=TMP + 1;
IF (TMP=999) THEN
TMP<=0;
CLK<= NOT CLK;
END IF;
END IF;
END PROCESS;
PROCESS (START,CLK,PAUSE,CHANGE) ----洗衣控制进程BEGIN
IF ( START = '0' ) THEN --------开始前模式选择模块
IF(CHANGE'EVENT AND CHANGE='1') THEN
CASE MODE IS
WHEN "000"=>MODE<="001";
WHEN "001"=>MODE<="010";
WHEN "010"=>MODE<="100";
WHEN "100"=>MODE<="110";
WHEN "110"=>MODE<="111";
WHEN OTHERS=>MODE<="000";
END CASE;
END IF;
STATE <= MODE; ------------选择洗衣模式
BUZZER <= '0';
CASE STATE IS ------设置模式时间以及中间变量的值
WHEN "001" =>TEMP <= 0 ;
TIME <= 20;
WHEN "010" =>TEMP <= 0 ;
TIME <= 25;
WHEN "100" =>TEMP <= 0 ;
TIME <= 15;
WHEN "110" =>TEMP <= 25 ;
TIME <= 40;
WHEN "111" =>TEMP <= 40 ;
TIME <= 60;
WHEN "000" =>TEMP <= 0 ;
TIME <= 0;
WHEN OTHERS =>TEMP<= 0 ;
TIME<= 0;
END CASE ;
ELSE
IF ( PAUSE = '0') THEN ----设置暂停信号
IF ( CLK'EVENT AND CLK = '1' AND TIME/=0) THEN
TIME <= TIME - 1 ; ------时间自减
IF ( TIME=1 ) THEN
STATE <="000";
BUZZER<= '1'; ------蜂鸣信号启动
ELSIF ( TIME = TEMP ) THEN ----洗衣中模式的切换
CASE STATE IS
WHEN "111" =>STATE <= "110";
TEMP <= 20;
WHEN "110" =>STATE <= "100";
TEMP <= 0;
WHEN OTHERS =>TEMP <= 0 ;
STATE <= "000";
END CASE;
END IF;
END IF;
END IF;
END IF;
MODEEND <= STATE; ------中间变量赋值给结果变量
END PROCESS;
PROCESS (CLOCK,TIME)
BEGIN
IF (CLOCK='1') THEN ------提取十位数
CAT<="111110"; ------数码管选通
END IF;
END PROCESS;
process (MA) ---------将数字译码为七段共阴数码管码
begin
case MA is
when 1 => q <= "0110000" ;
when 2 => q <= "1101101" ;
when 3 => q <= "1111001" ;
when 4 => q <= "0110011" ;
when 5 => q <= "1011011" ;
when 6 => q <= "1011111" ;
when 7 => q <= "1110000" ;
when 8 => q <= "1111111" ;
when 9 => q <= "1111011" ;
when others => q <= "1111110";
end case;
end process;
end washer; ----------洗衣机控制器结束
首先根据实验题目的要求可以将洗衣机控制器分解成为如下的几个模块：洗衣机模式选择、计数器、报警模块以及译码驱动电路和数字显示电路。
1、模式选择模块：
总共五种洗衣模式可供用户选择，模式选择模块将用户的选择信息传递到控制模块，这个模式选择模块将在洗衣机的开始按键start按下前进行模式选择。基本思路是每有个脉冲模式改变一次，算上初始闲置模式共为六种其间进行循环改变，通过case语句在start为零时每接到change信号的一次改变，通过三位二进制数改变至下一状态。如此即可实现循环形式的模式选择模块。其简要代码如下：
If(change'event and change='1') then
case mode is
when "000"=>mode<="001";
when "001"=>mode<="010";
when "010"=>mode<="100";
when "100"=>mode<="110";
when "110"=>mode<="111";
when others=>mode<="000";
end case;
2、减计数计数器模块计数器
洗衣以倒计时模块的方式提示用户当前剩余的洗衣时间，该计数器能读－取不同的模值进行计数。计时单位为一秒钟。首先，由于需要数码管的显示，又要实现单位为一秒钟的倒计时所以必要对于系统时钟的分频器。主要过程是设计一个总的时间变量称之为TIME，每个时钟上升沿一到就对此变量减一，如此首先在系统内部实现时间的自减。自减是在没有暂停信号且开始信号为一的情况下进行的。另外我设计了一个中间变量，在不同的状态对其进行不同的赋值，并使其与我设计的总时间变量进行比较，然后将比较结果送给模式的另一个中间变量即可实现洗衣过程中的状态变化显示。减计数器及其和中间量的比较的简要代码如下：
if ( pause = '0') then
if ( clk'event and clk = '1' and time/=0) then
time <= time - 1 ;
if ( time=1 ) then
state <="000";buzzer<= '1';
elsif ( time = temp ) then
case state is
when "111" =>state <= "110";temp <= 20;
when "110" =>state <= "100";temp <= 0;
when others =>temp <= 0 ;state <= "000";
end case;
3、译码和数码显示电路：
译码和数码显示电路是将计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED 七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。首先，由于需要数码管的显示，又要实现单位为一秒钟的倒计时所以必要对于系统时钟的分频器。基于上个学期进行的基础数字电路vhdl学习，分频器是十分基础的模块易于设计。又因为需要通过两位数码管显示当前倒计时的时间，同时当前倒计时的时间是两位数所以利用倒计时时间TIME除以10可以得到时间的十位，再用其MOD十即可得到时间的个位，然后将要显示的数与七段数码管的七个管角相匹配，最后将这两个数分别赋给两个数码管并使两个数码管交替显示就实现了对于倒计时的译码电路，以下是译码和数码显示电路的简要代码：if (clock='1') then
ma<=time/10; cat<="111101";
else
ma<=time mod 10; cat<="111110";
end if;
p rocess (ma)
begin
case ma is
when 1 => q <= "0110000" ;
when 2 => q <= "1101101" ;
when 3 => q <= "1111001" ;
when 4 => q <= "0110011" ;
when 5 => q <= "1011011" ;
when 6 => q <= "1011111" ;
when 7 => q <= "1110000" ;
when 8 => q <= "1111111" ;
when 9 => q <= "1111011" ;
when others => q <= "1111110";
end case;
end process;
4、报警模块：
报警模块是洗衣机系统的最后一个模块，即任何一个洗衣状态执行完成后倒计时为零时，系统运行到“报警”状态，蜂鸣器将会报警，时间为5 秒。其设计相对比较简单，只是需要加入一个蜂鸣器信号BUZZER，并且使其再TIME倒计时总时间为零时，提供一个上升沿信号即可。
五、器件清单
硬件：1．计算机；2．直流稳压电源；3．EDA 开发板及相应元器件。
软件：QuartusⅡ的相应版本。
六、遇到的情况
本次数字电路的设计实验是一次综合性实验，是对上学期数字电路实验知识的全方位考察，所以在实验的过程中不免遇到一些问题及故障。下面对实验中所遇到的问题进行分析。首先对于本试验的状态转换模块的设计一开始没有想到采用三位二进制数的表示方法，所以对于五种状态只是采用了一个十进制的变量，但采用后发现这种表示方法对于实现洗衣过程中的状态显示将变得十分困难，后来经过思考发现利用三位二进制数表示模式不但同样易于转换模式同时可以方便的用三个发光二极管显示洗衣状态。第二点就是在仿真的过程中，虽然需要观察的几个波形都十分符合预期，但是其中几个波形的仿真图会出现个别的冒险。尽管并不影响下载到EDA实验板上的显示效果，但并不十分完善。第三点就是下载到EDA实验板上的问题，为了将数字显示到七段数码管上，需要将数字的七位译码连接到数码管的七个管角，但连接后发现数字显示完全错误，经过分析所显示出的错误图形的七位译码发现本EDA实验板的共阴数码管的七个管角与所译的七位码正好反接了，后经过调整即可正常显示
所需数字。而且显示平稳，没有突出问题。
七、结语
本试验是一个极具综合性实验，目的是制作一个洗衣机控制器；任务主要是通过对于数字电路逻辑编程的使用，实现洗衣机的控制。但是由于安排的问题，对过去的知识忘记得比较多，只能大量阅读相关资料，查找需要的知识。时间紧、任务重、错误百出，让人比较紧张，希望以后能够安排早一些。最后，还要感谢老师给予的大力协助和指导。
八、参考文献
①数字电路与逻辑设计实验北京邮电大学电路中心
②EDA实验和VHDL语言实践
序言 在测试、研究或调整电子电路及设备时，为测定电路的一些点参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所需技术要求的电信号，以模拟在实际工作中使用的待测设备的激励信号。信号发生器即由此而来，作为电子设计中常用仪器仪表，信号发生器又称信号源，可以用来产生被测电路所需特定参数的电测试信号。根据输出波形的不同，信号源可以分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。例如当要求进行系统的稳定性测量时，需使用振幅、波形、幅值等能在一定范围内进行精确调整，有很好的稳定性，有输出指示。基于信号发生器的广泛使用，对信号发生器设计的研究就显得非常有意义。 本课题是利用VHDL语言来实现计费功能的，VHDL具有与具体硬件电路无关和与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化、结构化设计方面,表现了强大的生命力和应用潜力,因此选用VHDL语言进行编程。 本次课程设计巩固和运用了所学课程，通过理论联系实际，提高了分析、解决计算机技术实际问题的独立工作能力，通过对一个函数信号发生器的设计，进一步加深了对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。进一步了解了计算机组成原理与系统结构，使自己对EDA技术的学习更深入，学会用VHDL语言去控制将会使我们对本专业知识可以更好地掌握。 现在的信号发生器设计有以下几种方法： (1) 模拟直接合成法。这种方法充分利用了乘法器、除法器、混频器、滤波器和快速开关构成合成信号发生器，但是它的缺点是带宽不够高，性能差，构成信号发生器的电路体积比较庞大，而且功耗较高。
6.6 数字电路综合设计 6.6.1汽车尾灯控制电路 1. 要求：假设汽车尾部左右两侧各有三个指示灯(用发光二极管模拟)，要求汽车正常运行时指示灯全灭；右转弯时，右侧3个指示灯按右循环顺序点亮；左转弯时左侧三个指示灯按左循环顺序点亮；临时刹车时所有指示灯同时闪烁。2．电路设计： (1)列出尾灯和汽车运行状态表如表6.1所示 (2)总体框图：由于汽车左或右转弯时，三个指示灯循环点亮，所以用三进制计数器控制译码器电路顺序输出低电平，从而控制尾灯按要求点亮。由此得出在每种运行状态下，各指示灯和各给定条件(S1、S0、CP、Q1、Q0)的关系，即逻辑功能表(如表6-2所示(表中0表示灯灭，1表示灯亮)。 由表6-2得总体框图如图6.6-1所示 图6.6-1汽车尾灯控制电路原理框图
(3)单元电路设计 三进制计数器电路可根据表6-2由双J—K触发器74LS76构成。 汽车尾灯控制电路如图6.6-2所示，其显示驱动电路由6个发光二极管构成；译码电路由3—8线译码器74LSl38和6个和门构成。74LSl38的三个输入端A2、A1、A0分别接S1、Q1、Q0，而Q1Q0是三进制计数器的输出端。当S1＝0，使能信号A=G=1，计数器的状态为00，01，10时，74LSl38对应的输出端 Y、１Y、２Y依次为0有效(３Y、４Y、５Y信号为“1” ０ 无效)，反相器G1—G3的输出端也依次为0，故指示灯D1→D2→D3按顺序点亮，示意汽车右转弯。若上述条件不变，而S1＝1，则74LSl38对应的输出端 Y、５Y、６Y依次为0有 ４ 效，即反相器G4～G6的输出端依次为0，故指示灯D4→D5→D6按顺序点亮，示意汽车左转弯。当G＝0，A=1时，74LSl38的输出端全为1，G6～G1的输出端也全为1，指示灯全灭；当G＝0，A＝CP时，指示灯随CP的频率闪烁。 对于开关控制电路，设74LSl38和显示驱动电路的使能
第九章 数字电路基础知识 一、 填空题 1、 模拟信号是在时间上和数值上都是 变化 的信号。 2、 脉冲信号则是指极短时间内的 电信号。 3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。 4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。 5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。 6、 一个脉冲的参数主要有 Vm 、tr 、 Tf 、T P 、T 等。 7、 数字电路研究的对象是电路的输出与输入之间的逻辑关系。 8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。 9、 电容充放电结束时，流过电容的电流为0，电容相当于 。 10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。 11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。 12、 RC 充放电过程中，电压，电流均按 规律变化。 13、 理想二极管正向导通时，其端电压为0,相当于开关的 。 14、 在脉冲与数字电路中，三极管主要工作在 和 。 15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。 16、 选择题 2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。 A 、3 B 、4 C 、8 4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A BC + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。 A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。 B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。 C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。 D 、模拟电路的晶体管多工作在饱和状态，脉冲电路的晶体管多工作在截止状态。 6、己知一实际矩形脉冲，则其脉冲上升时间( )。 A 、.从0到Vm 所需时间 B 、从0到2 2Vm 所需时间 C 、从0.1Vm 到0.9Vm 所需时间 D 、从0.1Vm 到 22Vm 所需时间 7、硅二极管钳位电压为( ) A 、0.5V B 、0.2V C 、0.7V D 、0.3V 8、二极管限幅电路的限幅电压取决于( )。 A 、二极管的接法 B 、输入的直流电源的电压 C 、负载电阻的大小 D 、上述三项 9、在二极管限幅电路中,决定是上限幅还是下限幅的是( ) A 、二极管的正、反接法 B 、输入的直流电源极性 C 、负载电阻的大小 D 、上述三项 10、下列逻辑代数定律中，和普通代数相似是( ) A 、否定律 B 、反定律 C 、重迭律 D 、分配律
实验四8位乘法器实验 一、实验原理 8位乘法器，输入为两个8位信号，输出结果为16位。 module mult8(out, a, b); //8位乘法器源代码 parameter size=8; input[size-1:0] a,b; //两个操作数 output[2*size-1:0] out; //结果 assign out=a*b; //乘法运算符 endmodule 本实验采用Chipscope-Pro生成VIO/ICON核，并插入到8位乘法器设计中，在线进行观测和调试。 二、实验目的 1. 熟悉ISE9.1 开发环境，掌握工程的生成方法； 2. 熟悉SEED-XDTK XUPV2Pro 实验环境； 3. 了解Verilog HDL语言在FPGA 中的使用； 4. 通过掌握8位乘法器的Verilog HDL设计，了解数字电路的设计。 三、实验内容 1. 用Verilog HDL语言设计8位乘法器，进行功能仿真验证。 2. 使用chipscope-Pro 生成VIO/ICON 核，在线观测调试。 四、实验准备 1. 将USB 下载电缆与计算机及XUPV2Pro 板的J8 连接好； 2. 将RS232 串口线一端与计算机连接好，另一端与板卡的J11 相连接； 3. 启动计算机，当计算机启动后，将XUPV2Pro 板的电源开关SW11 打开到ON 上。观察XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮。若有不亮的，请断开电源，检查电源。
五、实验步骤 ⑴创建工程及设计输入 ①在E：\project\目录下，新建名为mult8的新工程； 器件族类型（Device Family）选择“Virtex2P”， 器件型号（Device）选“XC2VP30 ff896 -7”， 综合工具（Synthesis Tool）选“XST (VHDL/Verilog)”， 仿真器（Simulator）选“ISE Simulator” ②设计输入并保存。 ⑵功能仿真 ①在sources窗口sources for中选择Behavioral Simulation。 ②由Test Bench WaveForm 添加激励源，如图1所示。仿真结果如图2所示。 图1 波形激励编辑窗口 图2 仿真结果 从图中可以验证由Verilog HDL语言设计的8位乘法器的工作是正确的，不论是输入a的值变化还是输入b的值变化，输出值随之变化，为a与b的乘积。 ⑶生成核并添加核 本次试验内容为8位乘法器，不需要使用ILA核。因此下面使用核生成法生成一个ICON核，一个VIO核就可以了。 ①首先对生成的工程进行综合。 ②生成核 ③添加核
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容
1.课程设计的内容和要求 内容：设计四位原码乘法器电路。 要求：1.有关资料，设计乘法器电路； 2.画出乘法器逻辑图； 3.在实验箱上完成乘法器电路的组装，调试，核对记录，测试有关数据， 通过老师当场验收； 4.完成课程设计报告。 1.课程设计原理 运用存储器的存储功能实现数字的存储。令电路的初始状态为000，000，000000。以二进制的形式输入数字，计算方式是以十进制数字乘法。输入的数字为三位数字，输出的是六位数字。先存储输入的乘数和乘积，然后再将乘积的导线端连到输出段，此时之前输入的乘积就可以在输出端显示。 此时序电路的真值表为：
1.课程设计思路 本次课程设计的题目为四位原码乘法器，利用真值表输入乘数时，需要存放数字，于是我查阅了一些资料，用存储器可以实现这一电路，所以本实验中用到的是INTEL 2114芯片。 具体实现过程如下图： a a b b F 32F 1 1.课程设计所需的器材 1.2114是一个容量为1K4位的静态RAM芯片，常用于寄存器。 其具体的引脚图为： 此芯片的电路图为： 2.数字电路实验箱 3.导线若干 1.课程设计实现 本次课程设计的题目是四位原码乘法器电路。 此部分只用到了2块INTEL2114芯片，具体连接如下： 1、先将这些芯片按在电路板上（注意不要插反，否者容易烧毁芯片）。 2、将两片芯片的A6和GND端，A7,A8,A9接地。 3、Vcc端接电压5V，cs接存储端，WE端接控制端。 4、两块芯片的A5,A4,A3组成一个乘数，A0,A1,A2组成另一个乘数。其中一块芯
片的I/O1,I/O2,I/O3,I/O4和另一块芯片的I/O1,I/O2组成要求的乘积。乘数与乘积的显示方式均为二进制，但是计算方法是以十进制数的乘法法则计算。 1.调试步骤及方法 在连接实验器件之前，要先检查如下实验器件： 1、检查芯片引脚是否有损坏。 2、检查电路板是否好用。 连接实验器件时要注意： 2严格按照电路图一步一步连接，以避免连接错误。 3导线要先连接电源测试是否导电。 连接好电路进行数据测试，输入001，010，000010，存储；001，101，000101，存储；001，111，000111，存储。将连在输入端的四个输出连接到输出端，并输入001，010，但是结果并不是000010，而是000100；再输入001，101，也没有得到000101的结果，而是000110的结果。检查线路，发现输出的线路错位，纠正后重新输入乘数，结果均得到计算结果。调试成功。 1.实验结果 连接好整个电路。A5A4A3和A2A1A0为输入端,即乘数，F5F4F3F2F1F0为输出端，即乘积。如下表： 8. 课程设计结果 输入000，000，000000，存储；
本科实验报告实验名称：电路仿真
实验1 叠加定理的验证 1.原理图编辑: 分别调出接地符、电阻R1、R2、R3、R4，直流电压源、直流电流源，电流表电压表（Group:Indicators, Family:VOLTMETER 或AMMETER）注意电流表和电压表的参考方向），并按上图连接； 2. 设置电路参数： 电阻R1=R2=R3=R4=1Ω，直流电压源V1为12V，直流电流源I1为10A。 3．实验步骤： 1）、点击运行按钮记录电压表电流表的值U1和I1； 2）、点击停止按钮记录，将直流电压源的电压值设置为0V，再次点击运行按钮记录电压表电流表的值U2和I2； 3）、点击停止按钮记录，将直流电压源的电压值设置为12V，
将直流电流源的电流值设置为0A，再次点击运行按钮记录电压表电流表的值U3和I3； 4.根据叠加电路分析原理,每一元件的电流或电压可以看成是每一个独立源单独作用于电路时，在该元件上产生的电流或电压的代数和。 所以，正常情况下应有U1=U2+U3,I1=I2+I3; 经实验仿真： 当电压源和电流源共同作用时，U1=-1.6V I1=6.8A. 当电压源短路即设为0V,电流源作用时，U2=-4V I2=2A 当电压源作用，电流源断路即设为0A时，U3=2.4V I3=4.8A
所以有U1=U2+U3=-4+2.4=-1.6V I1=I2+I3=2+4.8=6.8A 验证了原理 实验2 并联谐振电路仿真 2.原理图编辑: 分别调出接地符、电阻R1、R2，电容C1，电感L1，信号源V1，按上图连接并修改按照例如修改电路的网络标号； 3.设置电路参数： 电阻R1=10Ω，电阻R2=2KΩ，电感L1=2.5mH,电容C1=40uF。信号源V1设置为AC=5v，Voff=0，Freqence=500Hz。 4.分析参数设置： AC分析：频率范围1HZ—100MHZ，纵坐标为10倍频程，扫描
数字电路实验指导书 上海大学精密机械工程系2010年10月
目录 一、概述 二、实验一基本电路逻辑功能实验 三、实验二编码器实验 四、实验三寄存器实验 五、实验四译码器实验 六、实验五比较器实验 七、实验六加法器实验 八、实验七计数器实验 九、附录一数字电路实验基本知识 十、附录二常用实验器件引脚图 十一、附录三实验参考电路 十二、附录四信号定义方法与规则十三、附录五 DS2018实验平台介绍
前言 《数字电路A》课程是机电工程及自动化学院机械工程自动化专业和测控技术与仪器专业的学科基础必修课。课程介绍数字电路及控制系统的基本概念、基本原理和应用技术，使学生在数字电路方面具有一定的理论知识和实践应用能力。该课程是上海大学和上海市教委的重点课程建设项目和上海大学精品课程，课程教学内容和方式主要考虑了机械类专业对电类知识的需求特点，改变了电子专业类（如信息通信、电气自动化专业）这门课比较注重教授理论性和内部电路构成知识的方式，加强应用设计性实验，主要目的是让学生能在理论教学和实验中学会解决简单工程控制问题的基本方法和技巧，能够设计基本的实用逻辑电路。 本书是《数字电路A》的配套实验指导书，使用自行开发的控制系统设计实验箱，所有实验与课堂理论教学相结合，各实验之间相互关联，通过在实验箱上设计构建不同的数字电路功能模块，以验证理论教学中学到的各模块作用以及模块的实际设计方法。在所有功能模块设计结束后，可以将各模块连接在一起，配上输入输出装置，构成一个完整的工程控制系统。 为本课程配套的输入输出装置是颗粒糖果自动灌装控制和一维直线运动控制，颗粒糖果自动灌装系统的框图如下图所示： 颗粒糖果灌装系统框图 本套实验需要设计的功能模块包括：编码器、寄存器、译码器、比较器、加法器、计数器、光电编码器辩向处理电路、步进电机旋转控制环形分配电路等。
数字电路课程设计 一、概述 任务：通过解决一两个实际问题，巩固和加深在课程教学中所学到的知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为今后从事生产和科研工作打下一定的基础。为毕业设计和今后从事电子技术方面的工作打下基础。 设计环节：根据题目拟定性能指标，电路的预设计，实验，修改设计。 衡量设计的标准：工作稳定可靠，能达到所要求的性能指标，并留有适当的裕量；电路简单、成本低；功耗低；所采用的元器件的品种少、体积小并且货源充足；便于生产、测试和维修。 二、常用的电子电路的一般设计方法 常用的电子电路的一般设计方法是：选择总体方案，设计单元电路，选择元器件，计算参数，审图，实验（包括修改测试性能），画出总体电路图。 1．总体方案的选择 设计电路的第一步就是选择总体方案。所谓总体方案是根据所提出的任务、要求和性能指标，用具有一定功能的若干单元电路组成一个整体，来实现各项功能，满足设计题目提出的要求和技术指标。 由于符合要求的总体方案往往不止一个，应当针对任务、要求和条件，查阅有关资料，以广开思路，提出若干不同的方案，然后仔细分析每个方案的可行性和优缺点，加以比较，从中取优。在选择过程中，常用框图表示各种方案的基本原理。框图一般不必画得太详细，只要说明基本原理就可以了，但有些关键部分一定要画清楚，必要时尚需画出具体电路来加以分析。 2．单元电路的设计 在确定了总体方案、画出详细框图之后，便可进行单元电路设计。 （1）根据设计要求和已选定的总体方案的原理框图，确定对各单元电路的设计要求，必要时应详细拟定主要单元电路的性能指标，应注意各单元电路的相互配合，要尽量少用或不用电平转换之类的接口电路，以简化电路结构、降低成本。
【最新整理，下载后即可编辑】 数字逻辑实验报告、总结 专业班级：计算机科学与技术3班 学号：41112115 姓名：华葱 一、 实验目的 1． 熟悉电子集成实验箱的基本结构和基本操作 2． 通过实验进一步熟悉各种常用SSI 块和MSI 块的结构、 各管脚功能、工作原理连接方法 3． 通过实验进一步理解MSI 块的各输入使能、输出使能的 作用（存在的必要性） 4． 通过实验明确数字逻辑这门课程在计算机专业众多课 程中所处的位置，进一步明确学习计算机软硬件学习的 主线思路以及它们之间的关系学会正确学习硬件知识 的方法。 二、 实验器材 1． 集成电路实验箱 2． 导线若干 3． 14插脚、16插脚拓展板 4． 各种必要的SSI 块和MSI 块 三、 各次实验过程、内容简述 （一） 第一次实验：利用SSI 块中的门电路设计一个二进制一 位半加器 1. 实验原理：根据两个一位二进制数x 、y 相加的和与 进位的真值表，可得：和sum=x 异或y ，进位C out =x ×y 。相应电路： 2. 实验内容： a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令 y>={<0,0>,<0,1>,<1,0>,<1,1>}，看输出位sum 和C out 的变化情况。 c) 如果输出位的变化情况与真值表所述的真值相 应，则达到实验目的。 （二） 第二次实验：全加器、74LS138译码器、74LS148编码器、 74LS85比较器的测试、使用，思考各个输入、输出使能 端的作用 1. 实验原理： a) 全加器 i. 实验原理： 在半加器的基础上除了要考虑当前两个二进制为相 加结果，还要考虑低位（前一位）对这一位的进位 问题。由于进位与当前位的运算关系仍然是和的关 系，所以新引入的低位进位端C in 应当与当前和sum 再取异或，而得到真正的和Sum ；而进位位C out 的 产生有三种情况： 实验一 逻辑门电路 一、与非门逻辑功能的测试 74LS20（双四输入与非门） 仿真结果 二、 或非门逻辑功能的测试 74LS02（四二输入或非门） 仿真结果： 三、与或非门逻辑功能的测试 74LS51（双二、三输入与或非门） 仿真结果： 四、异或门逻辑功能的测试 74LS86（四二输入异或 门）各一片 仿真结果： 二、思考题 1. 用一片74LS00实现Y = A+B 的逻辑功能 ； 2. 用一片74LS86设计 一个四位奇偶校验电路； 实验二 组合逻辑 电路 一、分析半加器的逻辑功能 二. 验证 的逻辑功能 4.思考题 （1）用两片74LS138 接成四线-十六线译码器 0000 0001 0111 1000 1111 （2）用一片74LS153接成两位四选一数据选择器； （3）用一片74LS153一片74LS00和接成一位全加器 （1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。 以上四个小设计任做一个，多做不限。 还可以用门电路搭建 实验三触发器及触发器之间的转换 1.D触发器逻辑功能的测试(上升沿) 仿真结果; 2.JK触发器功能测试（下降沿） Q=0 Q=0略 3.思考题： （1） （2） （3）略 实验四寄存器与计数器 1.右移寄存器（74ls74 为上升沿有效） 2.3位异步二进制加法，减法计数器（74LS112 下降沿有效） 也可以不加数码显示管 3.设计性试验 （1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零： 若采用同步置数： （2）74LS160设计7进制计数器 略 （3）24进制 83进制 注意：用74LS160与74LS197、74LS191是完全不一样的 实验五555定时器及其应用 1.施密特触发器 国家电工电子实验教学中心 数字电子技术 实验报告 实验题目：1、2位乘法器 2、可控加法器 3、可控乘法器 4、数模转换电路 5、模拟转换电路 学院：电子信息工程学院 专业： 学生姓名： 学号： 任课教师： 2013 年12 月 3 日 1、设计任务要求 用加法器实现2位乘法电路。 2、设计方案及论证 （1）任务分析： ①设计乘法运算，运用所学的知识，即可转换为累加的情况。其中用到全加器的知识，不过，要在其基础上考虑进位，即所谓的级联。 ②A-B=A+(-B) = (A+(-B))补=A补+（-B）反+1 ③S3=A1A0B1B0 S2=A1A0B0+A1A0B1 S1=A1A0B1+A0B1B0+A1B1B0+A1A0B0 S0=A0B0 （2）方案比较 方案一： 1.设两位二进制分别为A1A0和B1B0，输出为S3S2S1S0 2.可以用与门（74LS08） 式1 方案一公式 方案二： 见真值表： 表一真值表根据真值表画卡诺图列出表达式为： S3=A1A0B1B0 S2=A1A0B0+A1A0B1 S1=A1A0B1+A0B1B0+A1B1B0+A1A0B0 S0=A0B0 通过真值表的分析和卡诺图的简化，得出逻辑表达式。然后运用逻辑门进行连接，即可得到所需的电路了。 比较方案： 通过对比方案一和方案二，方案二单纯利用基本逻辑门完成此多功能运算电路的电路图需要的逻辑门种类多，且逻辑门个数很多，有几个门还没有接触，其插线复杂，占用空间大，不适合在实际操作中实现，故排除此种方案。方案一所用晶体模块都学过，用起来也比较方便，而且能巩固学过的知识。综合以上，我们小组选择方案一。 （3）系统结构设计 在我们小组的方案中，连续两次用到了全加器，联想到集成块方面的知识，级联全加器可以用74LS183代替，这种双全加器具有独立的全加和与进位输出，即可将每个全加器单独使用，又可将一个全加器的进位输出端与另一个进位输出端连接起来，组成2位串行加法器。此处即用到它的第二个功能。这种集成全加器级联方便，使用时分灵活。具体原理图如下： 图一原理图 （4）具体电路设计 成都理工大学实验报告 课程名称：数字通信原理 姓名：__________________学号：______________ 成绩：____ ___ 实验三Matlab的数字调制系统仿真实验（参考） 1 数字调制系统的相关原理 数字调制可以分为二进制调制和多进制调制，多进制调制是二进制调制的推广，主要讨论二进制的调制与解调，简单讨论一下多进制调制中的差分相位键控调制（M-DPSK）。 最常见的二进制数字调制方式有二进制振幅键控（2-ASK）、移频键控（2-FSK）和移相键控（2-PSK 和2-DPSK）。下面是这几种调制方式的相关原理。 1.1 二进制幅度键控（2-ASK） 幅度键控可以通过乘法器和开关电路来实现。载波在数字信号1 或0 的控制下通或断，在信号为1 的状态载波接通，此时传输信道上有载波出现；在信号为0 的状态下，载波被关断，此时传输信道上无载波传送。那么在接收端我们就可以根据载波的有无还原出数字信号的1 和0。 幅移键控法(ASK)的载波幅度是随着调制信号而变化的，其最简单的形式是，载波在二进制调制信号控制下通断，此时又可称作开关键控法(OOK)。多电平MASK调制方式是一种比较高效的传输方式，但由于它的抗噪声能力较差，尤其是抗衰落的能力不强，因而一般只适宜在恒参信道下采用。 2-ASK 信号功率谱密度的特点如下： （1）由连续谱和离散谱两部分构成；连续谱由传号的波形g(t)经线性调制后决定，离散谱由载波分量决定； （2）已调信号的带宽是基带脉冲波形带宽的二倍。 1.2 二进制频移键控（2-FSK） 数字频率调制又称频移键控（FSK），二进制频移键控记作2FSK。数字频移键控是用载波的频率来传送数字消息，即用所传送的数字消息控制载波的频率。2FSK 数字电路实验课程教学大纲 一、课程的基本信息 适应对象：电子科学与技术电子信息工程通信工程 课程代码：AAD00813 学时分配：16 赋予学分：1 先修课程：电路分析低频电子线路 后续课程：信号系统单片机原理与接口技术 二、课程性质与任务 数字电路实验为专业基础实验，面向电子信息工程、电子科学与技术、通信工程专业开设的独立设置的实验课程及课内实验。通过本课程的学习使学生进一步掌握常用仪器的使用，并掌握数字电路基本知识、常用芯片的功能及参数以及中、大规模器件的应用，掌握组合逻辑电路和时序逻辑电路的设计方法。同时通过学习，可以培养学生独立思考、独立解决问题的能力，加强动手能力的培养，使学生掌握数字电路的设计方法。 三、教学目的与要求 本课程是一门集理论与实践与一体的课程。学生通过本课程的学习，能够掌握各种基本逻辑门电路的结构和功能；掌握各种组合逻辑电路的分析和设计方法；熟悉常用的触发器，并会对常用的时序电路进行分析；对较复杂的数字系统的分析方法能有所了解；掌握各种电子电路和系统的测试方法和技能。 四、教学内容与安排 实验项目设置与内容提要 虚拟实验项目设置与内容提要 五、教学设备和设施 DZX-1 电子学综合实验装置示波器数字电路虚拟实验系统 六、课程考核与评估 实验成绩由虚拟实验成绩、平时实验成绩和考核成绩组成，虚拟实验成绩占20%，平时实验成绩占50%，考核成绩占30%。平时实验成绩由实验操作成绩和实验报告成绩组成，实验操作成绩占平时实验成绩的70%；实验报告成绩占平时实验成绩的30%。实验操作主要考察学生对实验电路的设计难易程度、电路连接调试、问题解决的能力，是否能够达到设计要求；实验报告主要考察学生对实验涉及的理论知识的掌握，对实验得到的结论和现象是否能够正确理解和分析，并能够合理的解释实验中出现的问题，正确判断实验的成功、失败。 《模拟和数字电路实验(I)》教学大纲 《模拟和数字电路实验I》中实验教学内容分低频电路和高频电路，根据教学要求，制定本大纲。本大纲适用电子科学与信息专业本科生，其它专业的相关课程可以参考本大纲。 《模拟和数字电路实验I》课程计划1.5个学分，48课时，低频电路实验部分计划36学时，高频电路实验部分计划12学时。实验内容在保留了传统的验证性实验的基础上，增设了计算机仿真实验，如EWB，PSPICE等操作软件的应用。 实验课程名称：模拟和数字电路实验I实验课程性质：专业基础 实验室名称：模拟电路实验室本大纲主撰人：钱晓英 实验课程编号： 适用专业：电子科学与信息专业 开设实验项目数：17个 一、实验教学目标与要求： 1．巩固和加深电子线路的基础理论和基本概念，学会灵活应用电子线路的技能。 2．熟悉常用电子元件和器件的性能，掌握基本测量方法和使用方法。 3．通过实验能正确且较熟练地掌握常用仪器如示波器、毫伏表、高、低频信号发生器、失真度仪、数字式频率计、晶体管特性图示仪……等基本工作原理和性能，掌握调节和使用方法。 4．掌握电子线路基本参数的测量原理和方法。 5．掌握电子线路安装、调整技术，培养分析、判断电路故障的能力和解决问题的方法。6．了解EDA知识，掌握用EWB、PSPISE等软件分析电路的方法。 二、考核办法： 1、实验成绩由两部分组成：平时分和考试分。 2、平时分占总分的70℅。平时分的考核标准为实验内容的完成情况，实验报告情况。 3、考试分占总分的30℅。考试形式可以是操作考试，也可以是笔试。 三、课程内容和课时分配 注：实验项目19个，54课时，打“*”为选做项目，可以根椐要求选择，完成48课时的教学任务。 二、实验教科书、参考书 （一）教科书 1、《TPE—A型系列模拟电路实验箱》使用说明书 2、《模拟电路实验指导书》清华大学科教仪器厂 （二）参考书 1、《模拟电子线路》华中师范大学物理系万嘉若林康运等编 2、《综合电子技术问答》汪源睿编著科学出版社 3、《电子技术基础》（模拟部分）华中工学院电子教研室康华光高等教育出版社 4、《模拟电子技术基础简明教程》清华大学电子学教研室编 5、《电子线路（非线性部分）》谢嘉奎宣月清编 2003年7月订 数字逻辑与CPU 仿真实验报告 姓名： 班级： 学号： 仿真实验 摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。 一、组合逻辑电路的分析与设计 1、实验目的 （1）掌握用逻辑转换器进行逻辑电路分析与设计的方法。 （2）熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。 （3）熟悉字信号发生器、逻辑分析仪的使用方法。 2、实验内容和步骤 （1）采用逻辑分析仪进行四舍五入电路的设计 ①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。 ②在仪表工具栏中跳出逻辑变换器XLC1。 图1-1 逻辑变换器以及其面板 ③双击图标XLC1，其出现面板如图1-1所示 ④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依 次得到0、1、x状态）。 ⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、 电路图及非门实现的逻辑电路。 ⑥记录不同的转换结果。 （2）分析图1-2所示代码转换电路的逻辑功能 ①运行Multisim，新建一个电路文件，保存为代码转换电路。 ②从元器件库中选取所需元器件，放置在电路工作区。 ?从TTL工具栏选取74LS83D放置在电路图编辑窗口中。 ?从Source库取电源Vcc和数字地。 ?从Indictors库选取字符显示器。 ?从Basic库Switch按钮选取单刀双掷开关SPD1，双击开关，开关的键盘控制设 置改为A。后面同理，分别改为B、C、D。 图1-2 代码转换电路 ③将元件连接成图1-2所示的电路。 ④闭合仿真开关，分别按键盘A、B、C、D改变输入变量状态，将显示器件的结果填 入表1-1中。 ⑤说明该电路的逻辑功能。 表1-1 代码转换电路输入输出对应表 数字电路仿真实验报告 班级通信二班姓名：孔晓悦学号：10082207 作业完成后,以班级为单位,班长或课代表收集齐电子版实验报告,统一提交. 文件命名规则如“通1_王五_学号” 一、实验目的 1. 熟悉译码器、数据选择器、计数器等中规模数字集成电路（MSI）的逻辑功能及其使 用方法。 2. 掌握用中规模继承电路构成逻辑电路的设计方法。 3. 了解EDA软件平台Quartus II的使用方法及主要功能。 二、预习要求 1. 复习数据选择器、译码器、计数器等数字集成器件的工作原理。 2. 熟悉所有器件74LS153、74LS138、74LS161的功能及外引线排列。 3．完成本实验规定的逻辑电路设计项目，并画出接线图，列出有关的真值表。 三、实验基本原理 1．译码器 译码器的逻辑功能是将每个输入的二进制代码译成对应的高、低电平信号。译码器按功能可分为两大类，即通用译码器和显示译码器。通用译码器又包括变量译码器和代码变换译码器。 变量译码器是一种完全译码器，它将一系列输入代码转换成预知一一对应的有效信号。 这种译码器可称为唯一地址译码器。如3线—8线、4线—16线译码器等。 显示译码器用来将数字或文字、符号的代码译成相应的数字、文字、符号的电路。如BCD-七段显示译码器等。 2．数据选择器 数据选择器也陈伟多路选择器或多路开关，其基本功能是：在选择输入（又称地址输入）信号的控制下，从多路输入数据中选择某一路数据作为输出。因此，数据选择器实现的是时分多路输入电路中发送端电子开关的功能，故又称为复用器。一般数据选择器有n 个地址输入端，2n错误!未找到引用源。个数据输入端，一个数据输出端或反码数据输出端，同时还有选通端。目前常用的数据选择器有2选1、4选1、8选1、16选1等多种类型。 3．计数器 计数器是一个庸医实现技术功能的时序部件，它不仅可以用来对脉冲计数，还常用作数字系统的定时、分频、执行数字运算以及其他一些特定的逻辑功能。 74LS161是4位同步二进制计数器，它除了具有二进制加法计数功能外，还具有预置数、保质和异步置零等附加功能。 四、实验内容 数字电子技术基础知识总结引导语：数字电子技术基础知识有哪些呢？接下来是小编为你带来收集整理的文章，欢迎阅读！ 处理模拟信号的电子电路。“模拟”二字主要指电压(或电流)对于真实信号成比例的再现。 其主要特点是： 1、函数的取值为无限多个; 2、当图像信息和声音信息改变时，信号的波形也改变，即模拟信号待传播的信息包含在它的波形之中(信息变化规律直接反映在模拟信号的幅度、频率和相位的变化上)。 3.初级模拟电路主要解决两个大的方面：1放大、2信号源。 4、模拟信号具有连续性。 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。 其主要特点是： 1、同时具有算术运算和逻辑运算功能 数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠 以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易 集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。 模拟电路是处理模拟信号的电路;数字电路是处理数字信号的电路。 模拟信号是关于时间的函数，是一个连续变化的量，数字信号则是离散的量。因为所有的电子系统都是要以具体的电子器件，电子线路为载体的，在一个信号处理中，信号的采集，信号的恢复都是模拟信号，只有中间部分信号的处理是数字处理。具体的说模拟电路主要处理模拟信号，不随时间变化，时间域和值域上均连续的信号，如语音信号。而数 脉冲与数字电路实验 目录 实验一TTL数字集成电路使用、与非门参数测试实验二门电路 实验三组合逻辑电路 实验四译码器与编码器 实验五触发器 实验六计数器一 实验七计数器二 实验八多谐振荡电路 实验九综合实验 ·二十四进制计数电路 ·数字定时器 ·图形发生器 专题实习通用计时器安装于调试 附录1 常用数字集成电路外引线图 附录2 TTL集成电路分类、推荐工作条件 实验一TTL数字集成电路使用、与非门参数测试 一、实验目的 学习TTL数字集成电路使用方法，学会查阅引脚图。掌握参数测试方法 二、实验设备及器件 1．逻辑实验箱1台 2．万用表1只 3．四2输入与非门74LS00 1只 三、实验重点 54/74LS系列数字集成电路的认识及使用方法 四、数字集成电路概述 以晶体管的“导通”与“截止”表达的两种状态及高电平（H）低电平（L）并以“1” 或“0”表示二进制数。能对二进制数进行逻辑运算、转换、传输、存储的集成电路称为数字集成电路。按分类有TTL型、CMOS型。按功能分有逻辑门电路、组合集成电路、集成触发器、集成时序逻辑电路。 五、实验内容及步骤 1．74LS系列数字集成电路外引线图及使用方法（引线图以14脚集成电路为例） 1）外引线排列 双列直插式封装引脚识别。引脚对称排 列，正面朝上半圆凹槽向左，左下为第1脚， 按逆时针方向引脚序号依次递增。 2）电源供电 芯片以5V供电，电源正极连接标有Vcc 字符的引脚，负极连接标有GND字符的 引脚。电源额定值应准确。为了达到良好的 使用效果，电源范围应满足4.5V≤Vcc≤5.5V。TTL数字集成电路引脚识别 电源极性连接应正确。 3）重要使用规则 a．输出端不能直接连接电源正极或负极。 b．小规模（SSI）和中规模（MSI）芯片，在使用中发热严重应检查外围连线连接是否正确。 1A1B1Y2A2B2Y GND 4A 4B4Y 3A 3B3Y 1A 1B1Y 2A 2B2Y & A B Y & A B Y 数字电路课程设计 题目乘法器设计 班级实验二班 学号 姓名 时间第十三、十四周 地点科A-304 指导陈学英唐青 【摘要】：用FPGA设计完成基于半加器、全加器和保留进位思想设计的4BIT四级流水乘法器，用modelsim仿真其结果。 【目录】： 第一章、实验任务及原理 第二章、设计思路方法及方案 第三章、FPGA模块程序设计与仿真 第四章、结束语 【正文】 【第一章】：实验任务及原理 本实验只要求编写乘法器的硬件代码，并用Modelsim进行仿真测 试。设计乘法器，两个输入都是4BIT，对所有输入相乘都得到正 确结果，乘法器采用四级流水设计，以增加处理速度。用modelsim 仿真时，要求用时钟上升沿方式遍历所有输入，检查输出结果是否 正确。原理用到流水，进位保留思想。 【第二章】：设计思路及方案 算法结构（无符号） 由上图可见，乘法的运算最终是加法的运算，两个4BIT输入，输出为7BIT。模块一、半加器：单比特输入相加， 模块二、全加器：由两个半加器组成，有一个进位输入， 模块三、进位保留加法器： 最终程序结构图 流水设计的原理：在前向割集上加入四级流水 图一 图二 如上图所示方框代表触发器，五边形代表组合逻辑块，假设图一中逻辑块输入输出延时为Ta，图二将逻辑块切割成两块，延时分别为T1，T2，且Ta=T1+T2， 并在两逻辑块之间加触发器，两个逻辑块工作频率都可以达到clk频率，故工作速度增加一倍，虽然时延增加了，但资源优化了许多。 【第三章】：FPGA程序模块及仿真 半加器的程序模块： entity half_adder is port(a,b:in std_logic; s,cout:out std_logic); end half_adder; architecture Behavioral of half_adder is begin s<=a xor b; cout<=a and b; end Behavioral; 全加器的程序模块：调用半加器，采用顶层设计 entity full_adder is port(a,b,cin:in std_logic; s,cout:out std_logic); end full_adder; architecture Behavioral of full_adder is component half_adder port(a,b:in std_logic; cout,s:out std_logic); end component; signal h1s,h1cout,h2cout:std_logic; begin u1:half_adder port map(a,b,h1cout,h1s); u2:half_adder port map(cin,h1s,h2cout,s); cout<=h1cout or h2cout; end Behavioral; 乘法器的程序模块： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ----Uncomment the following library declaration if instantiating ----any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all;数字电路实验Multisim仿真
2位乘法电路
实验三 Matlab的数字调制系统仿真实验(参考)
数字电路实验大纲
模拟和数字电路实验(I)教学大纲
数字电路仿真实验报告
(完整版)基于QuartusII的数字电路仿真实验报告手册
数字电子技术基础知识总结
数字电路实验(九个)
VHDL的乘法器设计——数字电路课程设计
相关主题
文本预览