湖南工程学院课程设计
课程名称数字电子技术
课题名称大小月份自动调节系统
专业电子科学与技术
班级1102班
学号2011010402
姓名电子工程师
指导教师曾钢燕
2013年9月27日
湖南工程学院
课程设计任务书
课程名称: 数字电子技术
题目: 大小月份自动调节系统
专业班级:电子科学与技术1102班
学生姓名:电子工程师学号:2011010402 指导老师: 曾钢燕
审批:
任务书下达日期2013年09月16日星期一
设计完成日期2013年09月27日星期五
设计内容与设计要求
一．设计内容：
1、设计一基于数字钟的大小月份自动调节系统要求如下:
. 实现大小月份自动调节功能。即日期的计数实现大月31天，小月30天，二月28/29天。
2、用EWB进行仿真
3、在实验室组装实际电路并调试通过
4、写出设计报告
二、设计要求：
1、思路清晰，给出整体设计框图和总电路图；
2、单元电路设计，给出具体设计思路和电路；
3、写出设计报告；
主要设计条件
1．提供调试用实验室；
2．提供调试用实验箱和电路所需元件及芯片；
说明书格式
1．课程设计封面；
2．任务书；
3．说明书目录；
4．设计总体思路，基本原理和框图（总电路图）；
5．单元电路设计（各单元电路图）；
6．安装、调试步骤；
7．故障分析与电路改进；
8．总结与体会；
9．附录（元器件清单）；
10．参考文献
11、课程设计成绩评分表
进度安排
第一周星期一上午布置任务、讲解
星期一下午---星期二下午查资料进行设计
第二周星期一上午领元件（实验楼四楼电子实习实验室）星期一下午---星期四下午调试电路（实验楼四楼电子实习实验室）
星期五答辩
参考文献
?数字电子技术基础?周良权编
?电子技术课程设计指导?彭介华编
?电子技术基础实验?陈大钦编
目录
一、设计总体思路，基本原理和设计框图（总电路图） 1
1.设计总体思路 (1)
2.基本原理 (2)
3.设计框图及电路总图 (3)
二、单元电路设计（各模块电路图） (5)
1.月显示模块 (5)
2.日显示模块 (6)
3.逻辑控制模块 (7)
4.大小月天数设置模块 (8)
5.数据选择模块 (9)
三、安装、调试步骤 (10)
1.安装 (10)
2.调试 (11)
四、故障分析与电路改进 (11)
五、总结与体会 (13)
六、附录 (16)
七、参考文献 (16)
一、设计总体思路，基本原理和设计框图（总电路图）
1.设计总体思路
此设计为大小月份自动调节系统，即自动实现大月31天，小月30天，二月29天，并且在月份上可以进行手动调节。该系统分成四模块，第一个模块为月显示模块，第二个模块为控制逻辑电路，第三个模块为数据选择电路，第四个模块为日期显示电路，第五个模块为大小月份天数设置模块。
为实现自动调节大小月份的功能，月的显示用一片数码管显示器组成，可由一片74ls161进行选择；日期的显示可由两片数码管显示器组成，由两片74ls160级联进行选择显示；控制调节电路则是利用74ls153四选一数据选择器和组合控制逻辑电路去控制日期计数器的置数端及月份计数器的时钟，用74ls138进行译码，将大小月份选择出来，从而实现大小月份自动调节功能。
此外通过一个单刀开关进行手动调节月份大小。单刀开关通过一个非门接到74ls161的计数控制端ENP和ENT，并且一端接地，另一端接数据选择器74ls153的输出端。当进行手动调节月份时，按下开关接地，以实现自动调节月份大小功能。
2.基本原理
（1）计数显示电路
“月计数器”采用一片十六进制计数器74ls161通过预置数做成十二进制计数器，从而实现1--12月份的自动调节，并通过数码管显示出来。
“日计数器”采用两片级联十进制计数器74LS160同步预置数（高位片置入0000，低位片置入0001）构成，控制置数端使其每次从1开始计数（对应每月第一天是1号）。
计数脉冲由实验仪上标准方波信号源提供，并通过试验仪上的译码显示器显示出来。
（2）控制调节电路
当逻辑电路从日计数器的输出端译出29、30、31三个信号送入数据选择器数据输入端，控制逻辑电路从月份计数器输出端用74ls138译码分出1-12月送入数据选择器地址输入端，数据选择器153根据月计数器输出的月份选择译码电路译出的相应一路信号去控制日期计数器的
置数端及月份计数器的时钟，从而实现大小月份自动调节功能，即日期的计数实现大月31天，小月30天，二月29天。控制电路从月计数器的输出中用74ls138译出二月、小月和大月三组信号，通过组合逻辑电路将要显示的月份所对应的数据送入74ls153数据选择器的数据端。令数据选择器的地址端输入为1C0=31，1C1=30，1C2=29，1C3=0，
A=（1、3、5、7、8、10和12月），B=（4、6、9和11月），2月用组合逻辑门分别与A、B连接，由153逻辑函数式
1Y=[1C0（A′B′）+1C1（AB′）+1C2（A′B）+1C3（AB）]G′可知当A和B都为0即选通31天，当A和B为01时选通30天，当AB为10时选通29天,如此可自动调节天数。
3.设计框图及电路总图
（1）设计框图
（2）电路总图
（3）实际接线图
二、单元电路设计（各模块电路图）
1.月显示模块
用一块十六进制74ls161芯片和一个二输入与非门芯片做成十二进制计数器实现。通过对74ls161的置数端LOAD＇的预置数，此时LOAD＇接与二输入非门的输出端，与非门的输入端接QC和QD，D0端置1，B、C、D端置0，表示计数器从1开始计数，当第11个输入脉冲信号（11月份）来时经与非门产生低电平信号，待第12个脉冲信号（12月份）来时计数器将置1，表示1月份，如此循环实现十二个月份的自动调节。
模块电路图如下：
在实际电路中，74ls161的ENP和ENT引脚与数据选择器的输出端Y1经反向后与之相连接，即由日计满后进位来控制月的进位。此时由于进位控制的原因，在实际总电路图中应当用一片3输入的与非门来控制，与非门的第三个引脚接31天的输出经反向后的输出端，这样才会避免出现13月。
2.日显示模块
用两片十进制74ls160芯片通过级联(低位74ls160的进位输出端RCO接高位的计数控制端ENP和ENT引脚)实现。通过对两片74ls160的置数端LOAD＇的预置数，
此时低位74ls160的A端置1，低位74ls160的B、C、D 端和高位74ls160的A、B、C、D端置0，表示计数器从01开始计数，即表示每月的第一天为1号。
模块电路图如下：
在实际电路中，两片74ls160的置数端LOAD＇与数据选择器74ls153的输出端Y0相连以此开始下个月的计数。
3.逻辑控制模块
用两片3线-8线译码器74ls138通过级联组合成4线-16线译码器，其输入端和74ls161相连，输出端再通过组
合逻辑电路分出大小月份并送到数据选择器74ls153的数据端A、B引脚，二月由第一片74ls138译码器的Y2输出，通过组合电路分别与数据选择器74ls153的A、B引脚相连。其电路图如下：
4.大小月天数设置模块
由三个与非门控制大小月的天数，即大月31天，小月30天，及二月29天，与非门的输入端由两片74ls160送出，其输出端分别与数据选择器的地址端1C0、1C1、1C2引脚相连。其电路图如下：
5.数据选择模块
此模块由逻辑控制模块和大小月天数设置模块组合成，并控制数据选择器74ls153控制，及满足74ls153的逻辑函数式1Y=[1C0（A′B′）+1C1（AB′）+1C2（A′B）+1C3（AB）]G′，对各个月份选择对应的天数。此模块为整个电路的核心，以此实现大小月份自动调节功能。
模块电路图如下：
三、安装、调试步骤
1.安装
（1）电路设计
根据课题要求规划出设计框图，通过框图设计出电路并在Multisim 12.0上进行仿真。
（2）安装前准备
选取实验台，领取设计电路所需要的各种芯片，并用芯片检测仪检查芯片引脚有无短路，芯片有无损坏，连接处有无接触不良。。准备好导线并检测其是否损坏，用蜂
鸣器检测其是否是断线。
（3）安装
按照已仿真好的电路图进行分模块接线，并在每个模块接好后，进行模块电路的测试。
将各模块安装好以后，再将模块之间连接起来，待整个电路安装完成以后，接通实验台的电源，观察电路的运行情况，看电路能否正常工作，如果电路不能正常运行，则进行下一步工作——调试。
2.调试
（1）检查所用的三片七段显示器（数码管）是否是好的。
（2）检查实验板的芯片是否与实验板接触良好。
（3）检查各芯片的电源和地是否接完整。
（4）检查导线是否与实验板接触不良。
（5）检查所接电路是否与仿真电路相符，观察是否有漏接的元件或导线。
四、故障分析与电路改进
以电路所需实现的功能对故障做出分析并改进：
1、七段数码显示器并不是按照电路的要求显示。
分析：每次通电均出现8，检查七段显示器接线是否正
确，其次检查与显示器连接的芯片供电是否正常或连接是否稳定，经过换线处理其初始化及之后都能正确显示。
2、在非手动设置月份的情况下，月数与日同时增加。
分析：说明74161的ENP为高电平，检查与此连接的线是否断路，若不是则检查非门（7404芯片）是否正常工作或与其连接的线是否正常。依次顺藤摸瓜式检查。
电路改进：在设置月份时，日也会增加，再增加一个开关可以解决此问题，但操作也会随之变得复杂，所以电路改为异步脉冲（CLK）更好。
3.月份是从0开始的
分析：没有对第一片74ls138译码器的输出端Y0引脚进行处理。
电路改进：第一片74ls138译码器的输出端Y0引脚与12月31的与非门组合电路相与，即一旦74ls138译出0或电路运行到12月31就对74ls161置数0001，即1月。
4.数码管按顺序显示数字但不连续，掉了几个数
字。
分析：实验板有故障，板子背后的线路可能有掉线
或松动。经过换实验板处理可得到正确结果。
五、总结与体会
两周的电子实习很快就结束了，然而在这短短的两周的实习中，自己感受颇多。有欢笑，喜悦，也有痛苦，郁闷。同时在这喜悦，郁闷中，自己收获了不少，对上个学期所学的数字电子技术这门课程的知识得到了温习与巩固，更进一步学习了数电里的知识。知道了怎样去排除故障，怎样去处理问题的能力，面对错误的调试结果，怎样去拿更好的设计方案去解决。
这次大小月份自动调节系统主要的困难在于区分每个月的是大月还是小月，这部分的逻辑电路需要写出真值表并化简出最简形式，并以此连接与非门等的逻辑电路。由于日期需要同步变化，所以采用全部为同步时钟，但同步时钟也带来一些问题：如月的设置问题，日会随月的设置一起增加，但多加开关虽可解决此问题可带来设置时操作更麻烦；同步电路在进位时出现错误，如日对月的进位（且月恰好在12月）此时就会出现月先变为1再加1即为2月，或者仍为12月。在实际接线中问题比理论设计更难，因为实验板及导线用得过久，很多线里面已经断了，实验板的插孔变得非常松，导线基本插不牢，导致线常出现虚接（对于芯片来说就为高电平）。接线时必须很小心因为线较多很容易搞混。
数电设计不仅考查了数电理论设计能力而且增加我们的动手能力，两个星期的课程设计让学到了很多东西。
首先，因为数电我们是上个学期学的，所以我们都忘
课程设计题目名称：数字时钟 专业名称：电气工程及其自动化班级： ******** 学号： *******8 学生姓名： ******* 任课教师： *******
《电子技术课程设计》任务书
2．对课程设计成果的要求〔包括图表（或实物）等硬件要求〕：设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。要求图纸布局合理，符合工程要求，使用Protel软件绘出原理图（SCH）和印制电路板(PCB),器件的选择要有计算依据。 3．主要参考文献：⑴《电子技术课程设计指导》彭介华编，高等教育出版社，1997年10月 ⑵《数字电子技术》康华光编著高等教育出版社， 2001年 要求按国标GB 7714—87《文后参考文献著录规则》书写。 4．课程设计工作进度计划： 序号起迄日期工作内容 初步设想和资料查询，原理图的绘画 1 2015.11.18-2015.12.21 仿真调试，元件参数测定，实物的拼接与测试 2 2015.12.21-2016.1.8 叙写设计报告，总结本次设计，论文提交 3 2016.1.8-2016.1.18 主指导教师日期：年月日
摘要 数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。并且数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。报告围绕此次数字钟的设计进行介绍、总结，包含了设计的步骤，前期的准备，装配的过程。在实装时，采用了74LS90进行计数，用CD4060产生秒脉冲，CD4511进行数码管转换显示，还要考虑电路的校时、校分，每块芯片各设计为几进制等等，最后实现了数字钟设计所要求的各项功能：时钟显示功能；快速校准时间的功能。 关键字：数字时钟校时CD4511
《数字逻辑》课程设计报告 题目数字时钟 学院（部）信息工程学院 专业计算机科学与技术 班级计算机一班 学生姓名 学号20132402 6 月29 日至 7 月 3 日共1 周 指导教师（签字）
题目 一．摘要： 钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。 二．关键词： 校时计时报时分频石英晶体振荡器 三．技术要求： 1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能； 2、有计时功能，时钟不会在计时的时候停下。计时范围是0~99秒； 3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟； 4、要在七段显示器（共阴极6片）显示时间； 5、电子钟要准确正常地工作。 四、方案论证与选择： 钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。石英晶体
数字电路课程设计 数字时钟
《数字时钟》技术报告 概要 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。经过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。 此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。 系统方框图1 （3）系统组成。 1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。 3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相
连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。 5.显示模块：由7段数码管来起到显示作用，经过接受CD4511的信号。本次选用的是共阴型的CD4511。 二、各部分电路原理。 三、秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。最终如图3接口就输出矩形波，而形成的秒脉冲。 图2-1 内部结构图
一、选择正确答案填入空内，只需填入A 、B 、C 、D 1．已知图示电路中晶体管的100≈β，Ω≈k 1be r ，在输入电压为有效值等于10mV 的1kHz 正弦信号时，估计输出电压有效值为____。（ A ．0.5V ， B ．1V ， C ．2V ， D ．5V ）。 2k Ω L 2. 放大电路如图所示，已知硅三极管的50=β，则该电路中三极管的工作状态为（ ）。 3. 放大电路如图所示，已知三极管的05=β，则该电路中三极管的工作状态为（ ）。 4. 放大电路A 、B 的放大倍数相同，但输入电阻、输出电阻不同，用它们对同一个具有内阻 的信号源电压进行放大，在负载开路条件下测得A 的输出电压小，这说明A 的（ ）。 A. 输入电阻大 B. 输入电阻小 C. 输出电阻大 D.输出电阻小 5. 关于三极管反向击穿电压的关系，下列正确的是（ ）。 A. EBO BR CBO BR CEO BR U U U )()()(>> B. EBO BR CEO BR CBO BR U U U )()()(>> A. 截止 B. 饱和 C. 放大 D. 无法确定 A. 截止 B. 饱和 C. 放大 D. 无法确定
C. CEO BR EBO BR CBO BR U U U )()()(>> D. CBO BR CEO BR EBO BR U U U )()()(>> 6. 在三极管放大电路中，下列等式不正确的是（ ）。 A.C B E I I I += B. ?B C I βI C. CEO CBO I I )1(β+= D. βααβ=+ 7. 图示电路中，欲增大U CEQ ，可以（ ）。 A. 增大Rc B. 增大R L C. 增大R B1 D. 增大β 8、射极输出电路如图所示，分析在下列情况中L R 对输出电压幅度的影响，选择：2 （1）．保持i U 不变，将L R 减小一半，这时o U 将____； （2）．保持s U 不变，将L R 减小一半，这时o U 将____。 （A ．明显增大， B ．明显.减小， C ．变化不大） 9、在共射、共集、共基三种组态的放大电路中____的电压放大倍数u A 一定小于1，____的电流放大倍数i A 一定小于1，____的输出电压与输入电压反相。（A ．共射组态， B ．共集组态， C ．共基组态） 10、已知图示电路中晶体管的50≈β，Ω≈k 2be r ，在输入电压为有效值等于10mV 的1kHz 正弦信号时，估计输出电压有效值为________。（ A ．0.2V ， B ．0.5V ， C ．1V ， D ．2V ）
数字逻辑课程设计 自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲 究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时 间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的
功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应 用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统， 从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时 功能地实现?
电子时钟课程设计_数电课程设计数字电子 时钟的实现 课程设计报告设计题目：数字电子时钟的设计与实现班级： 学号： 姓名： 指导教师： 设计时间： 摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输 出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集 成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、 性能稳定、维护方便等优点。 关键词：数字钟，组合逻辑电路，时序电路，集成电路目 录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)
课程设计报告 学生姓名:张浩学学号：201130903013 7 学 院:电气工程学院 班 级: 电自1116(实验111） 题 目: 模电音频功率放大电路设计 指导教师：张光烈职称: 2013 年 7月 4 日
1、设计题目：音频功率放大电路 2、设计任务目的与要求： 要求：设计并制作用晶体管和集成运算放大器组成的音频功率放大电路，负载为扬声器，阻抗8。 指标：频带宽50HZ～20kHZ，输出波形基本不失真；电路输出功率大于8W；输入灵敏度为100mV，输入阻抗不低于47KΩ。 模电这门课程主要讲了二极管，三极管，几种放大电路，信号运算与处理电路，正弦信号产生电路，直流稳压电源。功率放大器的作用是给音响放大器的负载RL（扬声器）提供一定的输出频率。当负载一定时，希望输出的功率尽可能大，输出的信号的非线性失真尽可能小，效率尽可能高。功率放大器的常见电路形式有OTL电路和OCL电路。有用继承运算放大器和晶体管组成的功率放大器，也有专集成电路功率放大器。本实验设计的是一个OTL功率放大器，该放大器采用复合管无输出耦合电容，并采用单电源供电。主要涉及了放大器的偏置电路克服交越失真，复合管的基本组合提高电路功率，交直流反馈电路，对称电路，并用multism软件对OTL 功率放大器进行仿真实现。根据电路图和给定的原件参数，使用multism 软件模拟电路，并对其进行静态分析，动态分析，显示波形图，计算数据等操作。 3、整体电路设计： ⑴方案比较： ①利用运放芯片 LM1875和各元器件组成音频功率放大电路，有保护电路，电源分别接+30v和-30v并且电源功率至少要50w，输出功率30w。 ②利用运放芯片TDA2030和各元器件组成音频功率放大电路，有保护电路，电源只需接+19v，另一端接地，负载是阻抗为8Ω的扬声器，输出功率大于8w。 通过比较，方案①的输出功率有30w，但其输入要求比较苛刻，添加了实验难度。而方案②的要求不高，并能满足设计要求，所以选取方案②来进行设计。 ⑵整体电路框图：
数字电子技术基础课程设计报告 班级：姓名: 学号： 一、设计目的 1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。 3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。 4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。 5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。 6培养书写综合实验报告的能力。 二、设计仪器 1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS08 4 电源电阻电容二极管接地等 三数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性
能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。 多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。 四设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数
. 单片机课程设计题目：电子时钟 班级： 姓名： 学号： 指导教师： 设计时间：
.
摘要 针对数字时钟的问题，利用8051单片机，proteus软件，vw(伟福)等软件，运用单片机中定时计数器T0,中断系统以及按键的控制实现了电子时钟的设计。设计的电子时钟通过数码管显示，并能通过按键的设计实现小时与分钟的调整。时间的启动与暂停等等。 关键字：数字时钟；单片机；定时计数器 .
1 引言 时钟，自他发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术不断的发展，人们对时间计量的进度要求越来越高，应用越来越广。怎样让时钟更好地为人类服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。 现金，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都使用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替指针显示器，减小了计时误差，这种表具有时、分、秒显示的功能，还可以进行时、分的校对，片选的灵活性好。 时钟电路在计算机系统中起着非常重要的作用，是保证系统正常工作的基础。在一个单片机应用系统中，时钟有两方面的含义：一是指为保障系统正常工作的基准震荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢；二是指系统的标准定时时钟，及定时时间，它通常有两种方法实现：一是软件实现，即用单片机内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要起不高的场合；二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法。本文主要介绍用单片机内部的定时计数器来实现电子时钟的方法，以单片机为核心，辅以必要电路，构成了一个单片机电子时钟。 单片机应用系统由硬件系统和软件系统两部分组成。硬件系统是指单片机以及扩展的存储器、I\O接口、外围扩展的功能芯片以及接口电路。软件系统包括监控程序和各种应用程序。 在单片机应用系统中，单片机是整个系统的核心，对整个系统的信息输入、处理、信息输出进行控制。与单片机配套的有相应的复位电路、时钟电路以及扩展的存储器和I\O接口，使单片机应用系统能够运行。 在一个单片机应用系统中，往往都会输入信息和显示信息，这就涉及键盘和显示器。在单片机应用系统中，一般都根据系统的要求配置相应的键盘和显示器。配置键盘和显示器一般都没有统一的规定，有的系统功能复杂，需输入的信息和显示的信息量大，配置的键盘和显示器功能相对强大，而有些系统输入/输出的信息少，这时可能用几个按键和几个LED指示灯就可以进行处理了。在单片机应用系统在中配置的键盘可以是独立键盘，也可能是矩阵键盘。显示器可以是LED指示灯，也可以是LED数码管，也可 .
数电课程设计报告数字钟的设计
数电课程设计报告 第一章设计背景与要求 设计要求 第二章系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理 第三章单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析 第四章电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果 4.4功能的测试方法，步骤，记录的数据 第五章结束语 5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会 附图（电路总图及各个模块详图） 参考文献
第一章设计背景与要求 一．设计背景与要求 在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。 设计一个简易数字钟，具有整点报时和校时功能。 （1）以四位LED数码管显示时、分，时为二十四进制。 （2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。 （3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。 （4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。 二．设计要求 电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选
数字电路课程设计--数字时钟
《数字时钟》技术报告 概要 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。 此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 （2）系统框图。
译码器译码器译码器 时计数分计数秒计 校时电路 振荡器分频器 系统方框图 （3）系统组成。 1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。 3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD锁存译码器4511，接受74LS90来的信
《数字时钟》技术报告 概要 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 一、系统结构。 （1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图
系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。
5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。 二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。 图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。
数字电子技术课程设计 数字电子钟 指导老师： 小组成员：
目录 摘要 (3) 第一节系统概述 (4) 第二节单元电路设计与分析 (6) 第三节电路的总体设计与调试 (11) 第四节设计总结 (13) 附录部分芯片功能参数表 (14) 参考文献 (17)
摘要 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 关键词振荡器、计数器、译码显示器、Multisim
第一节系统概述 数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。 1.1实验目的 1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3).提高电路布局﹑布线及检查和排除故障的能力； 4).培养书写综合实验报告的能力。 1.2 主要内容 熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。 1.3 系统设计思路与总体方案 数字时钟基本原理的逻辑框图如下所示：
, 课程设计 课程名称_模拟电子技术课程设计 题目名称音频功率放大电路 $ 学生学院 专业班级 学号 学生姓名__ 指导教师 : 2010 年 6 月 20 日
— 音频功率放大电路课程设计报告 一、设计题目 题目：音频功率放大电路 二、设计任务和要求 ` 1）设计任务 设计并制作一个音频功率放大电路（电路形式不限），负载为扬声器，阻抗8Ω。 2）设计要求 频带宽50H Z ～20kH Z ，输出波形基本不失真；电路输出功率大于8W； 输入灵敏度为100mV，输入阻抗不低于47KΩ。 三、原理电路设计 功率放大电路： % 功率放大电路通常作为多级放大电路的输出级。功率放大器的常见电路形式有OTL电路和OCL电路。在很多电子设备中，要求放大电路的输出级能够带动某种负载，例如驱动仪表，使指针偏转；驱动扬声器，使之发声；或驱动自动控制系统中的执行机构等。也就是把输入的模拟信号经被放大后,去推动一个实际的负载工作，所以要求放大电路有足够大的输出功率，这样的放大电路统称为功率放大电路。而音频功率放大器的作用就是给音响放大器的负载RL（扬声器）提供一定的输出功率。当负载一定时，希望输出的功率尽可能大，输出的信号的非线形失真尽可能地小，效率尽可能的高。随着半导体工艺,技术的不断发展,输出功率几十瓦以上的集成放大器已经得到了广泛的应用。功率VMOS管的出现,也给功率放大器的发展带来了新的生机。总之，功率放大器的主要任务是向负载提供较大的信号功率,故功率放大器应具有以下几个主要特点： 1. 输出功率要足够大 工作在大信号状态下,输出电压和输出电流都很大.要求在允许的失真条件下,
一、数字电子钟 1.设计目得 (1)培养数字电路得设计能力。 (2)掌握数字电子钟得设计、组装与调试方法。 2.设计内容及要求 (1)设计一个数字电子钟电路。要求: ①按24小时制直接显示“时”、“分”、“秒”。 ②当电路发生走时误差时具有校时功能。 ③具有整点报时功能,报时音响为4低1高,即在59分51秒、53秒、55秒、57秒输出500Hz信号,在59分59秒时输出1000 Hz信号,音响持续时间为1秒,最后一响结束时刻正好为整点。 (2)用中小规模集成电路组成电子钟,并在实验仪上进行组装、调试。 (3)画出各单元电路图、整机逻辑框图与逻辑电路图,写出设计、实验总结报告。 (4)选作部分:①闹钟系统。②日历系统。 3.数字电子钟基本原理及设计方法 数字电子钟得逻辑框图如图1411所示。它由振荡器、分频器、计数器、译码器、显示器、校时电路与整点报时电路组成。振荡器产生得脉冲信号经过分频器作为秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器显示时间。有得数字电子钟还加有定时响铃、日历显示等其它功能,需增加相应得辅助电路。 图1411 数字电子钟得基本逻辑框图 (1)振荡分频电路 振荡器就是数字电子钟内部用来产生时间标准“秒”信号得电路。构成振荡器得电路很多,图1412(a)就是RC环形多谐振荡器,其振荡周期T≈2、2RC。作为时钟,最主要得就是走时准确,这就要求振荡器得频率稳定。要得到频率稳定得信号,需要采用石英晶体振荡器。石英晶体振荡器电路如图1412(b)所示,这种电路得振荡频率只取决于石英晶体本身得固有频率。 图1412 振荡器
(a)RC环形多谐振荡器 (b)石英晶体多谐振荡器 由于石英晶体振荡器产生得频率很高,要得到秒信号,需采用分频电路。例如,振荡器输出4 MHz信号,先经过4分频变成1 MHz,再经过6次10分频计数器,便可得到1Hz得方波信号作为秒脉冲。 (2)计数器 把秒脉冲信号送入秒计数器个位得CP输入端,经过6级计数器,分别得到“秒”个位、十位,“分”个位、十位,以及“时”个位、十位得计时。“秒”、“分”计数器为60进制,“时”计数器为24进制。 24进制计数器如图1413所示。当“时”个位计数器输入端CP来到第10个触发脉冲时,该计数器归零,进位端Q D5向“时”十位计数器输出进位信号。当第24个“时”脉冲(来自“分”计数器输出得进位信号)到来时,十位计数器得状态为0010,个位计数器得状态位0100,此时“时”十位计数器得Q B6与“时”个位计数器得Q C5输出为1。两者相与后送到两计数器得清零端R0A与R0B,通过74LS90内部得R0A与R0B与非后清零,完成24进制计数。同理可构成60进制计数器。 CP 来自分计数器 的进位信号 图1413 24进制计数器 (3)译码显示电路 译码驱动器采用8421 BCD码七段译码驱动器74LS48,显示器采用共阴极数七段数码显示器,有关74LS48与七段显示器得使用方法前面已经作了介绍,这里不再赘述。 (4)校时电路 当数字电子钟出现走时误差时,需要对时间进行校准。实现校时电路得方法很多,如图1414所示电路即可作为时计数器或分计数器得校时电路。 图1414 校时电路 现设用该电路作为分计数器得校时电路,图中采用RS触发器作为无抖动开关。通过开关K得接入位置,可以选择就是将“1 Hz信号”还就是将“来自秒计数器得进位信号”送至分计数器得CP端。当开关K置于B端时,RS触发器得输出、,“来自秒计数器得进位信号”被送至分计数器得CP端,分计数器正常工作;需要校正分计数器时,将开关K置于A端,这时RS触发器得输出、,“1 Hz信号”被送至分计数器得CP端,分计数器在“1Hz信号”得作用下快速计数,直至正确得时间,再将开关K置于B端,达到了校准时间得目得。 (5)整点报时电路 电路得设计要求在差10 s为整点时开始每隔1 s鸣叫一次,每次持续时间为1 s,共鸣叫5次,前4次为低音500 Hz,最后一次为高音1 kHz。因为分计数器与秒计数器从59分51秒计数到59分59秒得过程中,只有秒个位计数器计数,分十位、分个位、秒十位计数器得状态不变,分别为Q D4Q C4Q B4Q A4＝0101,Q D3Q C3Q B3Q A3＝1001,Q D2Q C2Q B2Q A2＝0101,所以Q C4＝Q A4＝Q D3＝Q A3＝Q C2＝Q A2＝1不变。设Y1＝Q C4Q A4Q D3Q A3Q C2Q A2,又因为在51、53、55、57秒时Q A1＝1,Q D1＝0,输出500Hz信号f2;59秒时Q A1＝1,Q D1＝1,输出1kHz信号f1,由此可写出整点报时电路得逻辑表达式为:
《电子线路课程设计报告》 系另 1」： 机电与自动化学院 专业班级：电气及自动化技术1001 学生姓名：陈星涯 指导教师：梁宗善 i=r （课程设计时 间： 2012年1月3日——2012年1月13日） 华中科技大学武昌分校 1.课程设计目的................................................. 3页 2.课程设计题目描述和要求....................................... 3页 2.1课程设计题目............................................. 3页
2.2课程设计要求............................................. 3页 3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页 3.1数字钟的构成............................................. 4页 4.单元电路设计及工作原理....................................... 5页 4.1时基电路................................................. 5页 a. 多谐振荡器的工作原理................................... 5页 4.2计数器................................................... 7页 a.中规模计数器组件介绍.................................. 7页 b.60 进制计数器 .......................................... 8页 C.12 翻1计数器........................................... 9页 4.3译码器................................................... 10页 4.4显示器................................................... 10页 4.5校时电路................................................. 11页 4.6定时控制电路............................................. 12页 4.7仿广播电台正点报时电路................................... 13页 5.调试过程及分析............................................... 14页 5.1显示器故障排查........................................... 14页 5.2计数器调试及分析......................................... 15页 5.3校时电路的调试........................................... 16页 5.4增加抗干扰电路........................................... 16页 5.5闹时电路的调试........................................... 17页 5.6仿广播电台整点报时电路调试............................... 17页 6.课程设计总结................................................. 17页 7.参考文献..................................................... 19页 8.附件一：电子时钟主体电路电路图............................... 20页 9.附件二：扩展电路电路图....................................... 21页 10.附件三：系统所需元器件清单 ................................ 22页 11.课程设计成绩.............................................. 23页 一、设计任务与目的 数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的
数字逻辑课程设计说明书 题目: 多功能数字钟 专业: 计算机科学与技术 班级: 姓名: 学号: 完成日期: -9 一、设计题目与要求
设计题目: 多功能数字钟 设计要求: 1.准确计时, 以数字形式显示时、分、秒的时间。 2.小时的计时能够为”12翻1”或”23翻0”的形式。 3.能够进行时、分、秒时间的校正。 二、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率?( 1HZ) 进行计数的计数电路。由于计数的起始时间不可能与标准时间( 如北京时间) 一致, 故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。 图1 数字电子时钟方案框图
⑴多谐振荡器电路 多谐振荡器电路给数字钟提供一个频率1Hz 的信号, 可保证数字钟的走时准确及稳定。 ⑵时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求, 时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路 译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态, 而且为保证数码管正常工作提供足够的工作电流。 ⑷数码管 数码管一般有发光二极管( LED) 数码管和液晶( LCD) 数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、 R2, 电容C1、 C2 构成一个多谐振荡器, 利用电容的充放电来调节输出V0, 产生矩形脉冲波作为时钟信号, 因为是数字钟, 因此应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元 六片74LS90 芯片构成计数电路, 按时间进制从右到左构成从低位向高位的进位电路, 并经过译码显示。在六位LED 七段显示起
辽宁工业大学电子技术基础课程设计（论文） 题目：语音放大电路
课程设计（论文）任务及评语 1
第 1 章语音放大电路设计方案论证 (1) 1.1 语音放大电路的应用意 义 (1) 1.2 语音放大电路设计的要求及技术指标................................... 1 1.3 设计方案论 证 (1) 1.4 总体设计方案框图及分析............................................. 2 第 2 章语音放大电路各单元电路设计.. (3) 2.1 前置放大电路的设 计 (3) 2.2 滤波电路的设 计 (4) 2.3 功率放大电路的设计.................................................5 第3 章语音放大电路整体电路设计. (7) 3.1 整体电路图及工作原 理 (7)
3.2 电路参数计算及整机电路性能分析.....................................9 第 4 章设计总结...........................................................9 参考文献.. (9) 附录：器件清单 (10) 2
第1 章语音放大电路设计方案论证 1.1语音放大电路的应用意义 在电子电路中，输入信号常常受各种因素的影响。即含有一些不必要的成分（即干扰），或者输入信号是不同频率信号混合在一起的信号，对前者应设法将不必要的成份衰减到足够小，而后者应设法将需要的信号提取出来。这时我们就需要一种技能放大语音信号又能降低外来噪声的仪器。 1.2语音放大电路设计的要求及技术指标 设计要求： 1. 分析设计要求，明确性能指标。必须仔细分析课题要求、性能、指标及应用环境 等，广开思路，构思出各种总体方案，绘制结构框图。 2. 确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、成 本的高低及制作的难易等方面作综合比较，并考虑器件的来源，敲定可行方案。 3. 设计各单元电路。总体方案化整为零，分解成若干子系统或单元电路，逐个设计。 4. 组成系统。在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出 的规律摆放各电路，并标出必要的说明。 技术指标：采用全部或部分分立元件设计一种语音 放大电路额定输出功率P o≥5W 负载阻抗R L=4Ω频率响 应：300HZ～3KHZ 1.3设计方案论证 语音放大电路主要有信号输入、前置放大电路、有源带通滤波电路、功率放大电路和输出组成。 1.3.1 前置放大电路 前置放大电路以为测量用小信号放大电路。在测量用的放大电路中，一般传感器送 1