一、 选择题
1. 求逻辑函数Y AB B AB =++的最简与或式（ ）
()()()()1A A B AB
B A B
C A B B
D +++++
2. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）
C ． F (A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）
3. 求逻辑函数C B A ABC C B A ABC Y ++++=的最简与或式
A. C B A ABC Y ++=
B. C B A Y +=
C. C B Y +=1
D. 1
4. 求逻辑函数C B A ABC C B A ABC Y ++++=的最简与或式
A. B AB Y +=
B. 1=Y
C. B A Y +=
D. AC AB ABC Y ++=
5. 求逻辑函数01234689101114(,,,)(,,,,,,,,,,)Y A B C D m m m m m m m m m m m =∑最简与或式（ ）
()()()()A B CD AD
B B CD ACD
C B C
D AD D B CD AD ++++++++
6. 函数Y ABC AB =+的最简与或式（ ）
()()()0()1A AB AB AC BC
B AB AB A
C BC C
D ++++++
7. 逻辑函数()Y ABC AB AB BC =+++，最少需要几个与非门可以实现此逻辑（ ）
(A) 2 (B) 3 (C) 4 (D) 5
8. 逻辑函数()Y CD A B ABC ACD =⊕++约束条件0AB CD +=的最简与或式（ ）
()()()()A B AD AC
B B AD A
C C B A
D AC D B AD AC ++++++++
9. 逻辑函数(,,)Y A B C ABC AC BC =++的标准与或式为（ ）
()(1,3,5,7)
()(0,3,5,7)()(1,2,5,7)()(1,3,5,6)A m B m C m D m ∑∑∑∑
10. 图中门电路为74系列TTL 门。要求当V I ＝V IH 时，发光二极管D 导通并发光，且发光二极管导通电流约为10mA ，下列说法正确的是（ ） &
V I V CC
D
&V I D R (A)(B)R
(A)两个电路都不能正常工作
(B)两个电路都能正常工作
(C)电路（A ）可以正常工作
(D)电路（B ）可以正常工作
11. 74HC00为CMOS 与非门采用+5V 电源供电，输入端在下面哪种接法下属于逻辑0（ ）
A ．输入端接地 B. 输入端接高于3.6V 电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平3.6V
12. 下列说法正确的是（ ）
(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关
(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器
(C)组合逻辑电路可能发生竞争冒险
(D)组合逻辑电路需要用状态方程来描述其逻辑功能
13. 用8选1数据选择器实现函数Y =ACD +ABCD +BC +BCD ，A2、A1、A0分别接A 、B 、C ，下列选项正确的是( ) 4分 (A) D0= D5=1 D1= D4=D D2= D D3= D6=D7=0 (B) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (C) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (D) D0= D5=0 D1= D4=D D2= D D3= D6=D7=0
14. 8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。
A ．111 B. 010 C. 000 D. 101
15. 十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.8
16. 已知74LS138译码器的输入三个使能端（E 3=1， E 1=E 2=0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101
B. 10111111
C. 11110111
D. 11111111
17. 设计一个全加器，选择哪个方案可以实现（ ）
(A)编码器和必要的门电路
(B)数值比较器和必要的门电路
(C)二进制译码器和必要的门电路
(D)7段显示译码器和必要的门电路
18. 函数F=AB+BC ，使F=1的输入ABC 组合为( )
A ．ABC=000
B ．ABC=010
C ．ABC=101
D ．ABC=110
19. 已知某电路的真值表如下，该电路的逻辑表达式为( )。
A ．C Y = B. A
B
C Y = C ．C AB Y +=
D ．C
C B Y +=
A B C Y A B C Y 0
0 0 0 1 0 0 0 0
0 1 1 1 0 1 1 0
1 0 0 1 1 0 1 0 1 1 1 1 1 1 1
20. 下列选项中是8421BCD 码的是( )
A. 0101
B. 1010
C. 1100
D. 1111
21. 逻辑函数B A A C B A ++++的最简与或式是( )
A. 1
B. A
C. A
D. A+B+C
22. 欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是
( )
A. 6
B. 5
C. 10
D. 53
23. 以下式子中不正确的是（ ）
A .
B A B A +=+ B . A A A +=
C . 1A A ?=
D . 11A +=
24. 在数字电路中，稳态时三极管一般工作在( )状态。在图示电路中，若0i u <，则三极管T ( ),此时uo =( )
A ．开关，截止，3.7V
B ．放大，截止，5V
C ．开关，饱和，0.3V
D ．开关，截止，5V
25. 数字电路中的工作信号为( )。
A. 脉冲信号
B. 随时间连续变化的电信号
C.直流信号
D.模拟信号
26. 下列等式不成立的是( )
A. AB+AC+BC=AB+BC
B. (A+B)(A+C)=A+BC
C. A+AB=A
D. 1=+++B A AB B A B A
27. 最小项D C AB 逻辑相邻项是（ ）
A.ABCD
B.D BC A
C.D C B A
D.CD B A
28. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。
A ．与非门
B ．非门
C ．或门
D ．与门
29. n 个变量的最小项是 。
A .n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。
B.n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。
C.n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。
D.n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。
30. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
31. 对于TTL 与非门闲置输入端的处理，可以。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
32. CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
33. 如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（ ）
A. 计数器
B. 编码器
C. 数据选择器
D. 数据分配器
34. 三位二进制编码器输出与输入端的数量分别为（ ）
A.3个、2个
B.3个、8个
C.8个、3个
D.2个、3个
35. 七段显示译码器，当译码器七个输出端状态是abcdefg=0110011，高电平有效，输入一定为（）
A.0011
B.0110
C.0100
D.0101
36. 译码器驱动输出为低电平，则显示器应该选用（）
A.共阴极显示器
B.共阳极显示器
C.两者均可
D.不能确定
37. 半加器的逻辑功能是（）
A、两个同位的二进制数相加
B、两个二进制数相加
C、两个同位的二进制数及来自低位的进位三者相加
D、两个二进制数的和的一半
38. 全加器的逻辑功能是（）
A、两个同位的二进制数相加
B、两个二进制数相加
C、两个同位的二进制数及来自低位的进位三者相加
D、不带进位的两个二进制数相加
39. 对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（）
A、如果A3＞B3，则A＞B
B、如果A3＜B3，则A＞B
C、如果A0＞B0，则A＞B
D、如果A0＜B0，则A＞B
40. 实现多输入、单输出逻辑函数，应选（）
A、编码器
B、译码器
C、数据选择器
D、数据分配器
41. 对于触发器和组合逻辑电路，以下（）的说法是正确的。
A、两者都有记忆能力
B、两者都无记忆能力
C、只有组合逻辑电路有记忆能力
D、只有触发器有记忆能力
42. CP 有效期间，同步RS 触发器的特性方程是（ ）。
A 、n n Q R S Q +=+1
B 、n n Q R S Q +=+1（RS=0）
C 、n n RQ S Q +=+1
D 、n n RQ S Q +=+1（RS=0）
43. CP 有效期间，同步D 触发器特性方程是（ ）。
A 、D Q n =+1
B 、n n DQ Q =+1
C 、n n Q
D Q ⊕=+1 D 、n n Q D Q ⊕=+1
44. 对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0
B 、1
C 、可能是0，也可能是1
D 、与n Q 有关、
45. JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K J
B 、Q K Q J ==,
C 、Q K Q J ==,
D 、0==K J
46. 具有“置0” “置1” “保持” “翻转”功能的触发器叫（A ）。
A 、JK 触发器
B 、基本RS 触发器
C 、同步
D 触发器 D 、同步RS 触发器
47. 仅具有“保持”“翻转”功能的触发器叫（ ）。
A 、JK 触发器
B 、RS 触发器
C 、
D 触发器 D 、T 触发器
48. 仅具有“翻转”功能的触发器叫（ ）。
A 、JK 触发器
B 、RS 触发器
C 、
D 触发器 D 、T ’触发器
49. 时序逻辑电路中一定包含（ ）
A 、触发器
B 、编码器
C 、移位寄存器
D 、译码器
50. 时序电路某一时刻的输出状态，与该时刻之前的输入信号（ ）
A 、有关
B 、无关
C 、有时有关，有时无关
D 、以上都不对
51. 用n 个触发器构成计数器，可得到的最大计数长度为（ ）
A、n
B、n2
C、2n
D、n2
52. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
53. 一位8421BCD计数器，至少需要（）个触发器。
A、3
B、4
C、5
D、10
54. 经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。
A、能
B、不能
C、不一定能
D、以上都不对
55. 寄存器在电路组成上的特点是（）
A、有CP输入端，无数码输入端。
B、有CP输入端和数码输入端。
C、无CP输入端，有数码输入端。
D、无CP输入端和数码输入端。
56. 通常寄存器应具有（）功能。
A、存数和取数
B、清零和置数
C、A和B都有
D、只有存数、取数和清零，没有置数。
57. 表示脉冲电压变化最大值的参数叫（）。
A、脉冲幅度
B、脉冲宽度
C、脉冲前沿
D、脉冲后沿
58. 表示两个相邻脉冲重复出现的时间间隔的参数叫（）。
A、脉冲周期
B、脉冲宽度
C、脉冲前沿
D、脉冲后沿
59. 集成555定时器的输出状态有（）
A、0状态
B、1状态
C、0和1状态
D、高阻态
60. 多谐振荡器能产生（）
A 、正弦波
B 、矩形波
C 、三角波
D 、锯齿波
61. 用555定时器构成的施密特触发器的回差电压T U ?可表示为（ ）
A 、DD V 21
B 、DD V 31
C 、D
D V 3
2 D 、DD V 62. 施密特触发器常用于对脉冲波形的（ ）。
A 、计数
B 、寄存
C 、延时与定时
D 、整形与变换
63. 图1为由或非门构成的基本SR 锁存器，输入S 、R 的约束条件是 。
A ．SR =0
B ．SR =1
C ．S +R =0
D ．S +R =1
Q
Q
G 22Q Q
R S
图.1 图.2
64. 图2所示为由与非门组成的基本SR 锁存器，为使锁存器处于“置1”状态，其R S ?应为 。
A ．R S ?=00 C ．R S ?=10 D ．R S ?=11
65. 电路如图所示。实现A Q Q n n +=+1的电路是 。
A
A A A A ．
B ．
C ． D
66. 电路如图所示。实现n n Q Q =+1的电路是 。
CP CP CP A
A ．
B ．
C ．
D ．
67. 电路如图所示。输出端Q 所得波形的频率为CP 信号二分频的电路为 。
1A ． B ． C ．
D ．
68. 将D 触发器改造成T 触发器，如图所示电路中的虚线框内应是 。
T Q
A ．或非门
B ．与非门
C ．异或门
D ．同或门
69. 米利型时序逻辑电路的输出是 。
A ．只与输入有关
B ．只与电路当前状态有关
C ．与输入和电路当前状态均有关
D ．与输入和电路当前状态均无关
70. 摩尔型时序逻辑电路的输出是 。
A ．只与输入有关
B ．只与电路当前状态有关
C ．与输入和电路当前状态均有关
D ．与输入和电路当前状态均无关
二、 填空题
1. 模拟信号的特点是在 幅度 和 时间 上都是 连续 变化的。
2. 数字信号的特点是在 幅度和 时间 上都是 不连续 变化的。
3. 数字电路主要研究 输出 与 输入 信号之间的对应 逻辑 关系。
4. 用二进制数表示文字、符号等信息的过程称为 编码_。
5. ()11011(2= 2710)，()1110110(2= 1668)，()21(10= 101012)。
6. ()101010(2= 42 10)，()74(8=1111002)，()7(16=D 110101112)。
7. 最基本的三种逻辑运算是与 、或 、非 。
8. 逻辑等式三个规则分别是代入 、 对偶 、 反演 。
9. 逻辑函数化简的方法主要有 公式 化简法和卡诺图 化简法。
10. 逻辑函数常用的表示方法有真值表 、表达式 和 卡诺图 。
11. 任何一个逻辑函数的 真是表 是唯一的，但是它的 表达式 可有不同的形
式，逻辑函数的各种表示方法在本质上是一致或相同 的，可以互换。
12. 写出下面逻辑图所表示的逻辑函数Y= （C B A Y )(+= 。
13. 写出下面逻辑图所表示的逻辑函数Y= ))((C A B A Y ++=） 。
14. 半导体三极管作为开关元件时工作在 饱和 状态和 截至 状态。
15. 与门电路和或门电路具有 多 个输入端和 1 个输出端。
16. 非门电路是 单 端输入、 单端输出的电路。
17. TTL 门电路具有负载能力强 、 抗干扰能力强 和 转换速度快 等优点。
18. OC 门是一种特殊的TTL 与非门，它的特点是输出端可以并联输出，即 。
19. 三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为高阻态。
20. 根据逻辑功能的不同特点，逻辑电路可分为两大类：组合逻辑电路 和 时序逻辑电路 。
21. 组合逻辑电路主要是由 与 、 或 和 非 三种基本逻辑门电路构成的。
22. 只考虑 加数和被加数 ，而不考虑 低位进位 的运算电路，称为半加器。
23. 不仅考虑 加数和被加数 ，而且考虑 低位进位的运算电路，称为全加器。
24.译码是编码的逆过程。
25. 数据选择器是在选择信号 的作用下，从 多个数据 中选择 某一数据或一个数据 作为输出的组合逻辑电路。
26. 从奇偶校验角度来说，数码1011011是 奇 码，1001011是 偶 码。
27. 触发器具有2个稳定状态，在输入信号消失后，它能保持 稳定状态 。
28. 在基本RS 触发器暗中，输入端D R 或D R 能使触发器处于复位状态，输入端D S 或D S 能使触发器处于置位 状态。
29. 同步RS 触发器状态的改变是与 CP 脉冲 信号同步的。
30. 在CP 有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 触发器的空翻 。
31. 同步D 触发器的特性方程为 D Q n =+1） 。
32. 主从触发器是一种能防止 空翻 现象的触发器。
33. 在CP 脉冲和输入信号作用下，JK 触发器能够具有保持 、 置0 、 置1 、和 翻转 的逻辑功能。
34. 在CP 脉冲有效期间，D 触发器的次态方程1+n Q = D ，JK 触发器的次态方程1+n Q = n n Q K Q J +） 。
35. 对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态保持 ；若K J =时，触发器 置0或置1；若J=K=1时，触发器状态 翻转 。
36. 对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
37. 对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
38. 将D 触发器的D 端与Q 端直接相连时，D 触发器可转换成 T 触发器。
39. 时序逻辑电路任何时刻的输出信号不仅取决于 当时的输入信号 ，而且还取决于 电路原来的状态 。
40. 时序逻辑电路逻辑功能的表示方法有 方程 、 状态转换真值表 、 状态转换图 、和 时序图 四种。
41．用来记忆和统计输入CP 脉冲个数的电路，称为计数器 。
42. 用以存放二进制代码的电路称为 寄存器 。
43. 具有存放数码和使数码逐位右移或左移的电路称为 移存器 。
44. 产生 顺序脉冲信号 的电路称为顺序脉冲发生器。
45. 脉冲周期T 表示两个相邻脉冲的 时间间隔 。
46. 集成555定时器的TH 端，TR 端的电平分别大于DD V 32和DD V 3
1，定时器的输出状态是 低电平或0 。
47. 集成555定时器的TH 端，TR 端的电平分别小于DD V 32和DD V 3
1，定时器的输
出状态是
高电平或1 。
48. 多谐振荡电路没有 稳定状态，电路不停地在两个状态 之间转换，因此又称 无稳态触发器 。
49. 在触发脉冲作用下，单稳态触发器从稳态 转换到 暂稳态 后，依靠自身电容的放电作用，又能回到 稳态 。
50. 用555定时器构成的施密特触发器的回差电压可表示为-+-=?TH TH T U U U ） 。
51. 用555定时器构成的施密特触发器的电源电压为15V 时，其回差电压T U ?为 5 V 。
三、 判断题
1. 十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。
2. 二进制只可以用来表示数字，不可以用来表示文字和符号等。
3. 十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。
4. 若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。
5. 证明两个函数是否相等，只要比较它们的真值表是否相同即可。
6. 在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。
7. 当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。
8. 在全部输入是“0”的情况下，函数B
=运算的结果是逻辑“0”。
Y+
A
9. 逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
10. 在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
11. 逻辑函数的卡诺图中，相邻最小项可以合并。
12. 对任意一个最小项，只有一组变量取值使得它的值为1.
13. 任意的两个最小项之积恒为0。
14. 半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。
15. 与门、或门和非门都具有多个输入端和一个输出端。
16. 在与门电路后面加上非门，就构成了与非门电路。
17. CMOS门电路的输入端在使用中不允许悬空。
18. 任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。
19. 组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。
20. A
A+型竞争冒险也称为1型竞争冒险。
21. A
A?型竞争冒险也称为0型竞争冒险。
22. 3位二进制译码器应有3个输入端和8个输出端。
23. 3线—8线译码电路是三—八进制译码器。
24. 十六路数据选择器的地址输入端有四个。
25. 能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
Q 1 CP Q 1 Q 0 &&D 1D 0第一组： 计算题 一、（本题20分） 试写出图示逻辑电路的逻辑表达式，并化为最简与或式。 解：C B A B A F ++=C B A B A F ++= 二、（本题25分） 时序逻辑电路如图所示，已知初始状态Q 1Q 0＝00。 （1）试写出各触发器的驱动方程； （2）列出状态转换顺序表； （3）说明电路的功能； 解：（1）100Q Q D =，101Q Q D =； （2）00→10→01 （3）三进制移位计数器 三、（本题30分）
由集成定时器555组成的电路如图所示，已知：R 1＝R 2＝10 k Ω，C ＝5μF 。 （1）说明电路的功能； （2）计算电路的周期和频率。 解：（1）多谐振荡器电路 （2）T 1＝7s ， T 2＝3.5s 四、（本题25分） 用二进制计算器74LS161和8选1数据选择器连接的电路如图所示， （1）试列出74LS161的状态表； （2）指出是几进制计数器； （3）写出输出Z 的序列。 "1" 解： （1）状态表如图所示 （2）十进制计数器 （3）输出Z 的序列是0010001100 C R R CC u o
第二组： 计算题 一、（本题20分） 逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。 B 二、（本题25分） 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。 试：（1）写出表决电路的真值表； （2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。 解： （1）真值表
广东技术师范学院《数字电子技术》试卷及答案 一、填空题（每空1分，共20分） 1.?147），作为8421BCD 码时，它相当于十进制数（93）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5.已知某函数?? ? ? ?+??? ? ?++=D C AB D C A B F ，该函数的反函数F =（D C B A D C A B ++）。 时，输出 ROM 有0Y 的值是A ．111B.010 C.000D.101 3．十六路数据选择器的地址输入（选择控制）端有（C ）个。 A ．16B.2 C.4D.8 4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（A ）。 A.1011--0110--1100--1000--0000 B.1011--0101--0010--0001--0000 C.1011--1100--1101--1110--1111 D.1011--1010--1001--1000--0111
5．已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2 A 1 A =011，则输出Y 7 ～ Y 是(C)。 6.一只四输入端或非门，使其输出为1的输入变量取值组合有(A)种。A．15?????????B．8 C．7?????????D．1 7.随机存取存储器具有(A)功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N个触发器可以构成最大计数长度（进制数）为(D)的计数器。 9 10 A 11 12 A． 13 14 A.4 B.6 C.8 D.16 三、判断说明题（本大题共2小题，每小题5分，共10分） （判断下列各题正误，正确的在题后括号内打“√”，错误的打“×”。） 1、逻辑变量的取值，１比０大。（×） 2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小（√）。
《 数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1
； 数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。【 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 （ C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 " 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3 . A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 \ A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
数字电子技术模拟试题及 答案 Prepared on 24 November 2020
《数字电子技术》模拟试题 一、填空题（每题2分，共20分） 1、十六进制数97，对应的十进制数为 （1） 。 2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。 3、 （3） 变量逻辑函数有16个最小项。 4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。 5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。 6、TTL 器件输入脚悬空相当于输入 （8） 电平。 7、RAM 的三组信号线包括： （9） 线、地址线和控制线。 8、采用四位比较器对两个四位数比较时，先比较 （10） 位。 二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。 A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++= 3、下面逻辑式中，不正确的是_ （13）____。 A.C B A ABC ??= B. A AB A += C. ()A A B A += D. AB BA = 4、时序逻辑电路中必须有___（14）___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码 器
5、有S1，S2两个状态，条件（15）可以确定S1和S2不等价。 A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同 三、简答题（共10分） 1、证明：B A+ = +（4分） A A B 2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 1 1 1 X 四、分析题（20分） Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝；CP0＝。 2）列出其驱动方程：（4分） J1＝；K1＝；J0＝；K0＝。 3）列出其输出方程：（1分） Z＝
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
数 字 电 子 技 术 2011年7月23日星期六
1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．1是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- -+++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画 出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Q n +=- +1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作 波形，并求出振荡频率。（15）
第1页（共28页） 第2页（共28页） 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码 时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错 选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1
图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ）
一、 选择题： 1、在下列逻辑电路中，不是组合逻辑电路的是（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 2、下列触发器中没有约束条件的是（ D ） A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器 3、555定时器不可以组成 D 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K 触发器 4、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为１。 A 、有 B 、无 C 、允许 D 、不允许 5、（ D ）触发器可以构成移位寄存器。 A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器 6、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K 触发器 B. R-S 触发器 C. D 触发器 D. T 触发器 7、十进制数6在8421BCD 码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000 8、在图所示电路中，使__ A Y 的电路是---------------------------------------------（ A ） A. ○1 B. ○2 C. ○3 D. ○4 9、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ） A. 单稳态触发器 B. 施密特触发器 C. D 触发器 D. 多谐振荡器 10、多谐振荡器有-------------------------------------------------------------------------------（ C ） A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定 11、已知输入A 、B 和输出Y 的波形如下图所示，则对应的逻辑门电路是-------（ D ） A. 与门 B. 与非门 C. 或非门 D. 异或门 12、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ） A. 编码器 B. 计数器 C. 译码器 D. 数据选择器 13、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ） A. 延迟 B. 超前 C. 突变 D. 放大
第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：
数字电子技术复习题 一、填空题 1.十进制数(95.12)10转化为二进制数为( )2转化为8421BCD码则是( ) 2.将(8E.C)H、(136.4)8、(10011.0111)B转化为十进制数分别为_________、__________、________. 3.常用的集数成数字电路芯片，按照组成的器件不同，可以分成______系列和_______系列。 4.进行异或运算，若取值为1为奇数个，“0”的个数任意个，则运算结果为_______，.若取值为1为偶数个,0的个数为任意个，则运算结果为__________. 5.同个变量A、B、C、D最小项共有_______个，其中用m g表示的最小项表达式为________. 6.某班有45个学生，现采用二进制数编码，则编码器输出至少___位二进制数才能满足要求. 7.在时序逻辑电路中，起到储存作用的是________ 8.将某一脉冲的频率进行二分频得到新的脉冲，则其周期是原脉冲的____倍. 9.JK触发器的输出状态有1变成0时，需要满足J=______K=________. 10使四位右移寄存器的输出为1011，则在串行输入端口应依次输入__________. 11.计数器按照计数循环有效状态的个数可以分为________ ________ _________三类. 二、选择题 1.已经8421BCD码01011001，其对应的十进制数为（） A.59 B.75 C.110 D.89 2.一个班级有4个班委委员，如果要开班委会，这四个委员全部同意才可以召开，其逻辑为（）逻辑 A.或 B.非 C.与 D.或非 3.在一个三变量函数中，以下（）为最小项 A.A B.ACA C.ABB D.ABC 1 4.图中所示的符号为什么符号（） A.或门 B.非门 C.与门 D.或非门 5.同或门的输入分别为1和0，其输出为（） A.0 B.1 C.X D.无法判断 6.具有记忆和储存功能的电路属于（） A.组合逻辑电路 B.时序逻辑电路 C.TTL.电路 D.无法判断 7.逻辑式AB+AC+C与下列（）相同 A. AB B.AC+B C.A D.AB+C 8.在逻辑式于AB+CD中，输入A=1，B=0，C=1，D=1，则F为（） A.0 B.1 C.X D.无法判断 9.负边沿D触发器，在时钟脉冲CP负边沿到来前D为1，而CP负边沿后D变为0，则CP 负边沿Q的值为（） A. 0 B.1 C. X D.无法判断 10.在同步工作条件下，D触发器的现态Q n=1，要求Q n-1=0，则应使（） A.D=0 B.D=1 C.D=X D.Q=0 三、简答题 1.逻辑代数中三种基本的逻辑运算？常用的复合逻辑运算有哪些？ 2.简述什么是组合逻辑电路，什么是时序逻辑电路？分别是由什么组成？
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式