基于FPGA的立体视频转换系统

基于FPGA的立体视频转换系统

关键词:自由立体显示FPGADVI左右格式SDRAMTFP401Spartan3E

TIXlinx公司

摘要：给出了以FPGA为核心、针对自由立体显示器的立体视频格式转换系统的设计与实现方法。详细介绍了系统的硬件构成和FPGA逻辑设计，包括DVI控制、视频格式转换以及数据缓冲系统等。

关键词：自由立体显示；FPGA；DVI；左右格式；SDRAM

自由立体显示器是一种无需佩戴辅助装置就能观看三维立体效果的显示器。由于立体显示器能够真实还原三维信息，因此在军事、商业、医疗等领域有着广阔的发展前景[1]。

随着立体显示器研究的不断发展，自由立体显示技术日趋成熟，不断涌现出各种新型的立体显示技术[1，2]。其中基于视差的立体图像显示技术以实现方便和技术成熟的优点被广泛应用[2]。传统的立体图像源通常不能直接用于新型立体显示器显示，为立体显示器提供合适的图像源成为立体显示研究的一个重要环节。本文介绍一种基于视差原理的立体显示器的视频转换系统，它能够将已有的立体视频格式转换成所

需的视频格式。

基于视差的立体显示器需要在屏幕上同时显示一对立体图像，因此显示器所需的图像格式也不同于平面显示器。本文将以输入左右格式（Side-by-Side）的视频信号为例，详细描述该信号格式转换为一种液晶立体显示器格式的设计与实现。该系统以FPGA为核心，采用全数字的数字视频口DVI（Digital Visual Interface）作为液晶显示器的视频接口，并且使用一片DDR SDRAM构建了高速的帧缓存系统，保证了数据的实时处理。系统可以工作在2D和3D模式下，实现显示器的平面/立体兼容，在1 280×1 024@60 Hz的19寸立体显示器上工作稳定，满足系统要求，通用性很好。

1 系统设计

1.1 目标视频格式

目前存在大量左右格式的立体图像和视频。所谓的左右格式，就是在一幅完整的图像上，将一对立体图像平行放置在图像的左半边和右半边，如图1(a)所示。观看者左眼只看到左边的图像，右眼只看到右边的图像时就能看到立体图像。一种基于液晶和视差原理的自由立体显示器，将左右图像分别放在亚像素列的偶数列和奇数列。以屏幕分辨率为1 280×1 024为例，原图第0~639列为左图，640~1 279为右图，则第0列和第640列像素组成变换后图像的第0列和第1列；第1列和第641列组合为第2第3列……依次类推。组合的方式为交换对应像素的绿色分量。合成后的效果如图1（b）所示，左右图像的亚像素在水平

方向间隔排列。

1.2 硬件系统设计

系统的硬件框图如图2所示。该系统采用DVI作为视频输入输出接口。DVI作为一种全数字的接口标准，已经成为液晶显示器必备的一种接口。与VGA相比，它的优点在于采用数字信号传输，没有A/D、D/A 二次转换带来的信号损失。其中输入输出分别采用TI公司的TFP401和TFP410芯片，该芯片支持最高165 MHz的像素时钟，即对应1 600×1 200@60 Hz的分辨率。FPGA芯片采用Xilinx公司的Spartan3E系列的XC3S1600E，该芯片具有较为丰富的资源，并且成本较低。为了满足视频数据存储的需要，该系统还配备了一组位宽为32 bit、容量为64 MB的DDR SDRAM存储芯片。当系统工作在2D模式时，FPGA采集由DVI输入的视频数据，经SDRAM缓存后发送给DVI输出芯片；当系统工作在3D模式时，FPGA先对读入的数据实时进行格式转换后再写入SDRAM，然后从SDRAM读出转换好的数据发送给DVI输出芯片，立体显示器接收到的即是对应的立体格式的数据。该设计利用DVI输入输出时序上的特点，分时利用一组SDRAM实现了类

似“乒乓操作”的帧缓存功能，充分利用了系统资源。

2 FPGA逻辑设计

系统设计的主要任务是完成FPGA对各个模块的控制，包括DVI数据的输入输出、SDRAM的读写控制、数据的缓存以及各模块之间的协调等。其中，数据的缓存是整个系统设计的关键。FPGA内部的模块划分如图3所示，虚线左边的模块采用视频的像素时钟作为工作时钟，频率取决于分辨率；右边的模块采用系统

自身生成的时钟作为工作时钟，频率最高为166 MHz。

2.1 DVI输入输出

DVI输入输出控制，一方面根据同步信号采集视频数据；另一方面要根据输入信号生成输出信号，包括行同步(HSYNC)、场同步(VSYNC)、数据有效信号(DE)等。以输入视频信号1 280×1 024@60Hz为例，根据VESA(Video Electronics Standards Association)标准，此时像素时钟fp=108 MHz，每一行信号期间，当DE信号为高电平时，数据有效。于是可以在检测到DE信号的上升沿后开始采集数据，而在DE转为低电平后停止数据的采集。采集的数据写入SRAM，SRAM地址由同步信号解码产生。

为了精确生成输出DVI的同步信号，需要在采集DVI输入数据的同时统计输入信号各个特征脉冲维持的时钟数。图4所示为以行为单位统计场同步信号的参数。输出端在根据统计参数生成DVI同步信号的同时，当输出信号的DE为高电平时，从输出SRAM读取相应的数据送到数据总线。

2.2 数据缓冲

数据缓冲是整个设计的关键。数据的存储缓冲是信号处理中通常会遇到的问题。视频信号的缓冲，由于其数据量大，使得对存储器的容量和速度都提出了比较高的要求。当系统工作在1 600×1 200@60 Hz的最大分辨率时，存储一帧数据所需的容量是d

=1 600×1 200×3 B=5.49 MB，此时的数据率为d=d0×

60=329.59 MB/s，这要求存储器具有大容量和足够快的速度。常用的数据缓冲方法有FIFO、双端口RAM和

乒乓操作3种。

FIFO的使用非常简单，缺点是只能顺序读写，并且容量较小。双端口RAM可以做随机存取，且速度很快，然而SRAM的价格昂贵，容量通常在几百Kbit到几Mbit大小，所以也不适合做大容量的存储。而SDRAM 有容量大且速度较快的优点，所以采用SDRAM的乒乓操作既可以满足视频数据大容量的要求，又能满足速

度上的要求，是一种较好的方案。

综合以上方案，同时根据输入输出数据时序上的相似性特点，本文提出了一种时分复用单片SDRAM的方案。该方案用一组SDRAM实现类似“乒乓操作”的帧缓冲效果。

整个存储缓冲的结构如图5所示。输入输出均采用两级缓存的方式。其中第一级缓存可以存储一行数据，采用FPGA片内双端口SRAM实现；二级缓存是可以存放完整两帧数据的DDR SDRAM，作为主存储器。

当某一帧数据到来时，输入端的数据不停地从双端口RAM的一个端口写入SRAM_Rx。每当检测到DE的下降沿，说明已经有一行的数据写入完毕，则从另外一个端口将SRAM_Rx的数据写入DDR用于保存当前帧数据的存储区。写入一行结束时，输入端要等到下一个DE下降沿到来才会再次有读写SDRAM的需求。也就是说SDRAM此时处于空闲期，于是马上从之前保存好的上一帧数据中读出相应的一行数据写入SRAM_Tx，输出端则在写入SRAM_Tx一行完毕后从SRAM_Tx的另一个端口读出数据。这样一直到一帧结束。当下一帧数据到来时，交换读写所指向的帧存储区，这样保证了原视频信号的帧率不变。

为了使设计简单，DDR控制器模块DDR_IF使DDR工作在BL（Burst Length）即数据突发长度等于2的状态[4]，并且以行为单位完成一次读写流程。每次要写入或者读出一行数据时，主控制模块MAIN_CTL向DDR_IF发送读写请求，然后发送一行数据所需要传送的突发长度的数量BL_CNT，以及该行数据要存入DDR 的bank地址、行起始地址、列起始地址。之后，MAIN_CTL和DDR_IF进入读写流程。一行数据读写操作的Modelsim时序仿真如图6所示，图中以一行数据有3个像素为例。

根据以上分析，DDR在一行数据的时间内被复用，理论上只要满足写入一行加读出一行数据的时间小于一行数据的持续时间Th即可。在1 600×1 200@60 Hz的分辨率下，行周期Th=13.3 ?滋s，当DDR工作在165 MHz时，其读一行数据加写一行数据的时间为：Tl=1 600×2/165 M×2=9.7 ?滋s

2.3 格式转换

2.3.1 3D模式

2.3.2 2D模式

对于本文设计的系统，对程序稍作修改即可实现2D/3D兼容。只须在输入端，第k个像素到达时，各

分量分别存入地址addr=k即可。

本文介绍的立体视频转换系统能够在不影响帧率的情况下进行实时转换，并且满足2D/3D兼容的需要。

该系统目前已应用于立体显示器格式转换。DVI接口的使用，使得该系统有着广泛的兼容性。此外，系统用一片SDRAM实现了帧缓冲的功能，在充分利用系统资源的同时，使得整个系统的设计更为简洁，有利于减小体积和降低成本。同时，该系统实际上构建了一个通用的视频处理架构，具有很好的扩展性，程序只需稍作修改即可用于其他尺寸、其他格式视频源（如上下格式、时分格式）、其他立体实现方式（如按行

或者按列分割左右图像）的立体显示器。

基于FPGA的嵌入式技术

基于FPGA的嵌入式技术 “嵌入式系统是一个面向应用、技术密集、资金密集、高度分散、不可垄断的产业，应用在通信、航空航天、消费类电子产品等各种领域中。”随着经济的发展，各领域对嵌入式产品的应用需求呈现多样化，嵌入式系统设计技术和芯片技术也不断革新。传统设计ASIC的成本很低，但设计周期长、上市时间晚、风险较大。基于FPGA的嵌入式系统设计可以缩短设计周期，加快上市时间，抢占市场先机。 1、概述 现场可编程门阵列FPGA（Field-Programmable Gate Array）是由复杂可编程逻辑器件CPLD（Complex-Programmable Logical Device）发展而来。其功能强大，设计灵活。设计性能能够与ASIC媲美。而且，性能价格比也可以与ASIC抗衡。因此，FPGA在嵌入式系统设计领域越来越重要。 FPGA的基本结构由以下几个部分：CLB（Configurable Logic Blocks）、IOB （Input/Output Blocks）和PI（Programmable Interconnection）。随着工艺的进步和应用需求，一般在FPGA中还包含以下可选结构：Memory、数字时钟管理单元、Select I/O、乘法器和加法器、硬IP核和微处理器等。随着FPGA性能提高和设计人员能力提高，FPGA将进一步扩大可编程芯片领地，使专用芯片更高端和超复杂。[1] 2、可编程片上系统（SOPC） 可编程片上系统（SOPC）是一种特殊的嵌入式系统。片上是指由单个芯片完成整个系统的主要逻辑功能；可编程使其具有灵活的设计方式，可以裁剪、扩充、升级。并且，SOPC结合了SOC和FPGA各自的优点，具备软硬件在系统可编程的功能。 SOPC至少包含一个嵌入式处理器内核，具有小容量片内高速RAM，一部分IP Core（简称IP），大量的片上可编程逻辑，处理器调试接口和FPGA编程接口等。SOPC设计技术涵盖了嵌入式系统设计技术的全部内容。包含以处理器和实时多任务操作系统为中心的软件设计技术、以PCB和信号完整性分析为基础的电路设计技术及软硬件协同设计技术。[2] 3、IP资源复用理念与IP Core设计 IP资源复用是指在集成电路设计中，通过继承、共享或购买所需的知识产权内核，利用EDA工具进行设计、综合和验证，加速流片设计过程，降低开发风险。IP核复用技术已逐渐成为现代ASIC设计的重要手段，不仅应用于专用集成电路设计，也广泛使用于基于FPGA的嵌入式系统设计领域。设计师倾向于使用IP内核保持和提高产量。

基于FPGA的快速图像处理系统的设计毕业设计论文

基于FPGA的快速图像处理系统的设计 摘要 我们评估、改进硬件、软件架构的性能，目的是为了适应各种不同的图像处理任务。这个系统架构采用基于现场可编程门阵列（FPGA）和主机电脑。PC端安装Lab VIEW应用程序，用于控制图像采集和工业相机的视频捕获。通过USB2.0传输协议执行传输。FPGA控制器是基于ALTERA的Cyclone II 芯片，其作用是作为一个系统级可编程芯片（SOPC）嵌入NIOSII内核。该SOPC集成了CPU，片内、外部内存，传输信道，和图像数据处理系统。采用标准的传输协议和通过软硬件逻辑来调整各种帧的大小。与其他解决方案作比较，对其一系列的应用进行讨论。 关键词：软件/硬件联合设计；图像处理；FPGA；嵌入式

毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

基于FPGA图像压缩和解码

基于FPGA的图像压缩传输与解码 硬件设计部分 一、硬件完成的功能定义 1.使用FPGA普通端口作为GPIO使用。 2.使用FPGA开发板的50MHZ时钟分频后25MHZ作为VGA输出时钟。 3.时钟频率25MHZ完成行扫描信号计数。 4.时钟频率25MHZ完成祯扫描信号计数，并完成祯计数。 5.在行,场信号有效范围内进行VGA数据输出。 二、顶层模块划分 1.顶层的输入输出定义

2.顶层模块输入、输出之间的时序关系: vag输入时钟50mhz，分频产生25mhz,作为vga输出时钟，PLL倍频，200mhz作为cpu时钟，UART接收来自串口数据。软件读取数据，处理 后，输出数据。 软件设计部分 一、软件功能定义1 获取发送数据， 二：软件设计的总体设计及结构图

三：软件详细设计 1:用matlab取图像的reb值，将取出的rgb值写入文件。 2：读取rbg值，将十六进制数表示的rgb值转化为以该asc||值对应的字符(减少信息传输量)，将转化后的的字 符写入文件中。 3:对转化后的文件数据进行压缩，发送目标文件格式为，文件头信息，发送文件的起始信息，用来判定开始发 送数据，用三个字节，信息数据为GCL,一个字节表示 最后一个字节的有效位，最后一个字节有效位为0bit- 8bit之间，一个字节表示文件中rgb的种类，0-255，四字节，表示整个压缩文件的大小，其后数据格式为， 字符及字符对应的出现次数，即字符频度信息，字符 频度之后对应的是压缩信息。

4：具体软件的实现： 1.Matlab取图片rgb值，写入rgb.txt文件中，处理得到 对应字符文件，读取文件统计rgb值得种类及每种rgb 值出现的次数。 2.根据统计rgb值得种类及次数，生成huffman树。 3.由生成的huffman树，递归生成huffmancode。 4.根据reb.txt文件内容和huffmancode生成压缩信。 四、软件功能测试 1:手工构造最简单的huffman树，huffmancode,compress code。 2：显示软件统计字符及频度与最小模型是否一样。 3:显示软件生成的huffmantab与最小模型huffmantab是否一样。 4：显示软件递归生成的huffmantab code与最小模型huffmantab code是否一样。 5显示软件递归生成compresse code与最小模型compress code 是否一样。 一:软件功能定义2 UART串口发射接收。该模块主要用于数据发送与接收,UART_RXD作为接收端，UART_TXD作为发射端， 二：软件设计的总体设计及结构图 三：软件详细设计 1：初始化UART，将UART设置为单字节触发模, UART->STATUS.BITS.RRDY = 0; UART->SIATUS.BITS.TRDY =0 ; UART->DIVISOR.WORD=(unsigned int)(ALT_CPU_FREQ/baudrate+0.5);

基于FPGA的图像预处理系统

基于FPGA的图像预处理系统 由于获取图像的工具或手段的影响，使获取图像无法完全体现原始图像的全部信息。因此，对图像进行预处理就显得非常重要。预处理的目的是改善图像数据，抑制不需要的变形或者增强某些对于后续处理来说比较重要的图像特征。 通常根据预处理目的的不同，把预处理技术归为图像增强技术和图像分割技术两类。图像对比度处理是空间域图像增强的一种方法。由于图像灰度范围狭窄会使图像的对比度不理想，可用对比度增强技术来调整图像灰度值的动态范围。 图像处理通常采用软件或者DSP(数字信号处理器)来实现。如果利用软件实现，运行时会耗费较多的PC资源，而且算法越复杂时耗费的资源就越多，对于需要高速处理的情况就不适用了；而如果采用DSP来实现，提高并行性的同时指令执行速度必然会提高，较高的指令速度可能导致系统设计复杂化，并增加功耗和成本。新一代的FPGA集成了CPU或DSP 内核，可以在一片FPGA上进行软硬件协同设计，为实现SOPC提供了强大的硬件支持。本文介绍的是利用FPGA并行处理和计算能力，以Altera FPGA Stratix EP1S40为系统控制的核心实现的SOPC。 系统硬件平台 采用基于PCI总线的FPGA开发平台，结构如图1所示。板上主要硬件资源有：PCI 桥、FPGA、SRAM和SDRAM等其他外设。 图1 基于PCI总线的FPGA开发平台 PCI桥采用PCI9656桥接芯片实现，用来连接PCI总线与32位/50MHz的板级局部总线；FPGA包括41 250个逻辑单元，14个DSP模块，112个嵌入式乘法器，4个增强型PLL(锁相环)和4个快速型PLL等逻辑资源；SDRAM用来存储图像数据。Avalon总线模块完成整个片上可编程系统组件之间的互连。Avalon总线是SOPC设计中连接片上处理器和其他IP 模块的一种简单总线协议，规定了主、从构件之间的端口连接以及通信时序关系，SOPC Builder来完成整个系统(包括Avalon)模块的生成和集成。丰富的板级资源可以满足图像的高速预处理需求。 系统工作原理 设计采用DMA方式快速传输图像数据，这样数据的传输和处理可以并行起来，使得系统的运行效率大为提高。PC与PCI板卡之间建立软件环境，在该环境下利用DMA通道把图像数据从主机通过PCI总线、PCI桥、板级局部总线和Avalon总线传到SDRAM存储起来，然后送入算法逻辑模块进行处理，处理完成后再把图像数据存储到SDRAM中，最后再用DMA通道把图像处理结果传送回主机。 建立片上系统中的关键模块

基于FPGA的数字图像处理

龙源期刊网 https://www.doczj.com/doc/9b12502336.html, 基于FPGA的数字图像处理 作者：李科唐波张玉 来源：《科技资讯》2012年第02期 摘要：随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。图像处理系统一般包括两个部分：图像采集部分和图像处理部分。图像采集部分由专用的视频处理器，图像缓存和控制接口电路组成。图像处理部分可以是计算机，也可以是专用图像处理器件，或者是两者的结合。由于底层图像处理的数据量很大，要求处理速度快，但运算结果相对比较简单，以(FPGA作为主要处理芯片的图像处理系统非常适合于对图像进行处理。 关键词：FPGA数字图像数据处理 中图分类号：TP2文献标识码：A文章编号：1672-3791(2012)01(b)-0032-01 数字图像处理的特点是处理的数据量大，处理非常耗时，本文研究了在FPGA上用硬件描述语言实现图像处理算法，通过功能模块的硬件化，解决了视频图像处理的速度问题。随着微电子技术的高速发展，FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。 图像处理系统的发展大致分为三个阶段。 第一阶段大体上是20世纪60年代末到20世纪80年代中期，当时的代表产品是美国和英国的一些公司推出的各种图像计算机以及图像分析系统。 第二阶段是从20世纪80年代中期到20世纪90年代初期，该阶段的特点是小型化，外部结构不再是机箱式而是插卡式。 第三阶段是从20世纪90年代初开始，这阶段的产品出现两大类，一种仍是采用插卡式，随着PCI,总线技术的成熟，采用PCI,总线的产品逐步取代采用ISA总线接口的产品。 随着近些年来多媒体技术的发展，人们对视频信息的需求愈来愈强烈，图像采集与处理显得越来越重要。依托计算机技术、通信技术和网络条件的发展以及数字信号处理的快速发展，图像处理系统出现以下发展趋势。 (1)随着硬件的发展，图像处理系统的性能会越来越高，价格会逐步降低。 (2)图像处理系统的功能都会集成在一个便于携带使用方便的电子设备上，不需要PC和各种辅助设备。

基于FPGA的软核处理器在嵌入式中的运用

基于FPGA的软核处理器在嵌入式中的运用 随着一些ASIC 应用开发日益受到成本的困扰，OEM日渐转向FPGA 来构建自己的系统。这些系统中绝大多数需要一个处理器为了给设计者提供一个为FPGA 优化的灵活的嵌入式处理器方案，满足16位和32位嵌入式处理器市场的需求，Altera公司公司推出Nios II 系列32位RSIC嵌入式处理器。这是Altera的第二代软核嵌入式处理器，性能超过200DMIPS，在Altera FPGA 中实现仅需35美分。因为Nios II处理器是软核，因此开发者能够从无限的系统配置组合中选择满足性能和成本目标的方案，而不必为系统级设计考虑采用ASIC。 与此同时赛灵思公司（Xilinx,Inc.）宣布推出Virtex?-5 FXT 器件。这些FPGA 器件在业界率先集成了嵌入式PowerPC?440处理器模块、高速RocketIO?GTX收发器和专用XtremeDSP?处理能力。作为65nm Virtex-5系列的第四款平台， Virtex-5 FXT提供了极高的性能，还可帮助设计人员降低系统成本、缩小板尺寸并减少元件数量。在赛灵思公司以及业界领导厂商提供的逻辑、嵌入式和DSP开发工具以及IP内核的支持下，Virtex-5 FXT FPGA为有线和无线通信、音频/视频广播设备、军事、航空航天、工业系统以及其它众多应用提供了一个终极系统集成平台。 从FPGA两大主要生产公司的设计方向上我们可以看出，未来的嵌入式发展将向基于软核处理器的FPGA发展，也就是常称之为的SoPC(可编程片上系统Sysein on a Programmable Chip)设计思想。基于FPGA 的SoPC 具有设计灵活、可裁减、可配置、可扩充、可升级的特点，并具备软硬件在系统可编程的功能。我们借助强大得EDA 工具，在设计嵌入式系统时，不仅可以实现软件的可裁减性，同样可以实现硬件的可裁减性，并且可以自主定义处理器的引脚，方便PCB板布线，同样方便更改设计。 Altera 的Nios 处理器和Stratix FPGA 是其Maestro 平台的核心，它具有的核心功能提供了前所未有数据为中心的功能。能够用于任何需要32位嵌入式处理器的应用。据介绍，Nios II 系列包括三种软CPU 核，一个是最大系统性能，一个是为最少逻辑使用量优化的，还有一个是二者之间的平衡。所有核都是100% 代码兼容，让设计者根据系统需求变化改变C P U ，而不会影响现有的软件投入。Nios II系列是建立在前一代成功的基础之上，以部分的资源提供高得多的性能。 另外，Nios II处理器具有健全的软件开发套件，包括编译器、集成开发环境（IDE ），JTAG 调试器，实时操作系统（RTOS）和TCP/IP 协议栈。Nios II嵌入式处理器结合Altera的低成本Cyclone 系列和高性能StratixII 系列FPGA 和HardCopy 结构化ASIC系列，在价格、性能和功能上具有很高的灵活性。Lytle先生认为，Nios II系列增加了Altera 在嵌入式处理器市场上的机会。当第一代Nios 处理器为Altera 开辟了新的应用和市场之门时，Nios II嵌入式处理器系列有望增加公司在16位和32位嵌入式处理器市场上的机会。从使用Altera 低成本Cyclone FPGA 系列的探鱼器和引擎测试仪到使用高性能Stratix系列的视频处理和高级通信系统，Altera的软核嵌入式处理器已经成为新应用中使用可编程逻辑的推动力。 在单片器件上集成重要处理性能和SERDES元件，可为那些需要节约板级空间和成本、同时又需要满足高性能要求的设计人员提供巨大的价值。例如，在无线应用中，Virtex-5

基于FPGA的图像处理现状分析

基于FPGA的图像处理现状分析 摘要：本文首先介绍了现场可编程门阵列（FPGA）的基本特点和设计流程。针对图像处理中处理速度的瓶颈问题，本文回顾了基于FPGA的图像处理算法，包括图像的采集和压缩存储、预处理、图像检测、视频图像的实时处理和显示等。这些实现算法，在提高图像的处理速度上都有明显的效果，在图像的实时处理方面具有现实的意义。 关键字：FPGA，图像处理，实时，硬件设计. 1引言 随着数字多媒体技术的不断发展,数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量,在图像处理过程中,虽然处理算法简单,但参与运算的数据量大,数据需多次重复使用,因此,图像处理往往是图像处理系统中最为耗时的环节,对整个系统速度影响较大。在当前图像处理算法研究已经很成熟的背景下，提高图像处理的时效性有很大的应用前景。随着微电子技术的高速发展,FPGA 为数字图像信号处理在算法、系统结构上带来了新的方法和思路。由于图像中的所有元素均可施以同样的操作,存在固有的并行性,非常适合于映射到FPGA架构中由硬件算法实现,使得图像的处理速度大大加快。对于数字图像处理，底层图像处理的数据量很大,要求处理速度快,但运算结果相对比较简单,以FPGA作为主要处理芯片的图像处理系统非常适合于对图像进行处理。 2现场可编程门阵列（FPGA）概述 FPGA（Field Programmable Gate Array）是一类高集成度的可编程逻辑器件，起源于美国的XILINX公司，该公司于1985年推出了世界上第一块FPGA芯片。FPGA技术结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计。与专用集成电路ASCI(Application Specific Integrated Circuit)相比，FPGA具有灵活性高、设计周期短、成本低、风险小等优势，因而得到了广泛应用。 随着工艺的发展和市场需求的扩大，超大规模、高速、低功耗的新型FPGA不断推陈出新。新一代的FPGA甚至集成了中央处理器（CPU）或数字处理器（DSP）内核[1]，在一片FPGA开发板上进行软硬件协同设计，为实现片上可编程系统提供了强大的硬件支持。 目前，FPGA的主要发展动向是实现片上可编程系统，芯片朝着高密度、低电压、低功耗方向发展，实现在速度和集成方面的进一步提高。迄今为止，FPGA的品种繁多，主要有XILINX公司的Spartan、vertex、Atrix-7、Kintex-7系列，以及ALTERA公司的FIEX系列等。根据FPGA基本结构的不同，可以将其分为基于乘积项技术的FPGA和基于查找表技术的FPGA 两种。 FPGA主要有6个部分组成：可编程输入/输出单元、基本可编程逻辑单元、完整的时钟管理、内嵌SRAM、丰富的布线单元、底层嵌入功能单元和内嵌专用单硬件模块等。基于FPGA

基于FPGA的图像差分处理

基于FPGA的图像差分处理 1背景知识 差分图像在许多领域得到了广泛的应用，比如：视频压缩，生物医学诊断，天文学，遥感，人脸识别等。 2 matlab仿真MATLAB源码：Main.mI = imread(flower.bmp); figure, imshow(I);I_gray = rgb2gray(I);figure,imshow(I_gray);Id = mipcentraldiff(I_gray,dx); figure, imshow(Id);Mipcentraldiff.mfunction dimg = mipcentraldiff(img,direction)% MIPCENTRALDIFF Finite difference calculations %% DIMG = MIPCENTRALDIFF(IMG,DIRECTION)%% Calculates the central-difference for?a given direction% IMG : input image% DIRECTION : dx?or dy% DIMG : resultant image%% See also MIPFORWARDDIFF MIPBACKWARDDIFF MIPSECONDDERIV% MIPSECONDPARTIALDERIV% Omer Demirkaya, Musa Asyali, Prasana Shaoo, ... % Medical Image Processing Toolboximg = padarray(img,[1 1],symmetric,both);[row,col] = size(img);dimg = zeros(row,col);switch(direction)casedx,dimg(:,2:col-1) = (img(:,3:col)-img(:,1:col-2))/2;casedy,dimg(2:row-1,:) = (img(3:row,:)-img(1:row-2,:))/2;otherwise,disp(Direction is unknown);enddimg = dimg(2:end-1,2:end-1);仿真结果： 图1 RGB原图 图2 gray 图3 central_diff 3 FPGA设计 图4 基于串口传图的中心差分 如图4所示，我们将RGB565格式转化为Ycbcr格式，Y通道进入中心差分模块，完成中心差分算法。

基于FPGA的高速图像处理系统的设计

基于FPGA的高速图像处理系统的设计 摘要: 在本文中，设计了一个高速图像处理系统，是为了解决这样的问题，如出现在车载计算机图像处理中的低系统集成，低速的处理过程。通过配置Nios II软核CPU和一些基于主要硬件FPGA的图像预处理，处理和显示的功能模块和设计的系统软件，使得该系统实现了图像的采集，记忆和重叠功能。由于采用可编程芯片和并行处理技术，该系统集成度高，好维修，图像处理速度快、实时性强。 关键词：图像处理，FPGA，Nios II CPU。 I.介绍 近年来,车载计算机中存在的主要问题集中在两个方面。首先，在使用低功率损耗的PowerPC CPU的状态下，对于图像的采集和显示，一个集成板是必需的。其次，随着视频图像和红外热像仪的广泛使用，还有电子一体化的发展，应该设计出一个高速的图像处理系统。 为了解决这两个主要的问题，作者设计了一个基于FPGA的高速图像处理系统用来识别重叠的多通道图像信息。功能模块，比如图像采集，处理和显示，都可以在一个单一的FPGA芯片上实现，它减少了外围电路,提高整个系统的性能。因为并行处理技术，处理速度和实时性都大大的提高。

II.图像处理算法分析 A.基于双线性插值的图像放大 基于像素的放大倍率的方法原理简单、快速，但它只是复制原始像素的邻域。随着放大系数增大，图像会出现明显的块锯齿，不能保留原始图像的边缘信息。这个问题是可以通过双线性插值来解决。双线性插值可以消除锯齿，保留原始图像的边缘信息和获得更好的视觉效果。 图1.原始图像(略) 图2.放大图像(略) 图1是原始图像，其中f ij，f i,j+1，f i+1,j，f i+1,j+1是相邻的像素块。图2是在水平方向上放大K倍，在垂直方向放大L倍的图像。f ij，f i,j+1，f i+1,j，f i+1,j+1在放大图像中只改变位置但像素值保持不变。因此，我们可以得到以下方程：

基于FPGA的VGA图像显示

基于FPGA的VGA图像显示 1、VGA显示原理 VGA标准是一种计算机显示标准，最初是由IBM公司在1987 年提出的，分辨率是640*480。VGA 接口也叫做D_Sub 接口，是显卡上输出模拟信号的接口。目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的D/A 转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。 常见的彩色显示器一般由阴极射线管(CRT) 构成，彩色由GRB(Green Red Blue) 基色组成。显示采用逐行扫描的方式解决,阴极射线枪发出电子束打在涂有荧光粉的荧光屏上,产生 GRB 基色，合成一个彩色像素。扫描从屏幕的左上方开始,从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。 要实现VGA显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现VGA时序。VGA的标准参考显示时序如图1所示。行时序和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front porch d)四个部分。 2、方案设计 由VGA的显示原理可知，该任务的关键是VGA时序控制部分和汉字图形显示部分： （1）VGA时序控制部分，采用FPGA本地50MHz时钟，根据所需时序要求，经Verilog 语言编写的计数模块分频而得到，该部分十分重要，如果产生的时序有偏差，那么就会使汉字图形无法显示或显示结果混乱；

基于FPGA的嵌入式系统毕业论文课程设计

目录 1 NiosⅡ CPU的体系结构3 NiosⅡ处理器的结构 (3) NiosⅡ处理器的基本组成 (3) Debug模块 (3) NiosⅡ开发环境简介 (3) 2 IP核4 SDRAM控制器 (4) 3 基于SOPC的温湿度监测系统设计5 系统总体设计方案 (5) SOPC硬件系统设计 (6) SOPC软件系统设计 (9) NiosⅡ软件系统设计 (9) NiosⅡ IDE C/C++Build属性配置 (13) 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于FPGA的数字CMOS摄像机图像采集

基于FPGA的数字CMOS摄像机图像采集 一、数据采集系统概述 数据采集是指将以各种形式输入的被测信号，包括语音信号、温度信号、湿度信号、图像信号等经过适当处理，成为计算机可以识别的数字信号，从而送入计算机进行存储处理的过程，数据采集卡就是典型的基于数据采集系统原理的集成计算机扩展卡。如图1所示，在数据采集过程中主要有几个关键部分:(1)输入信号的幅度较小或者过大，需要经过放大器单元将输入信号幅度放大或者缩小;(2)输入信号带有较大的噪声，需要经过一个硬件的模拟滤波单元，将信号滤波整形;(3)将信号送到AD进行模数转换;(4)将信号传输到计算机；(5)存储记录和处理数据。 图1数据采集过程 通常认为如果数字逻辑电路的频率超过50MHz，而且工作在这个频率之上的电路已经 占到了整个电路系统的三分之一以上，就称为高速电路。相应的，对于并行采样系统，如果采样频率达到50MHZ，数据量并行8bit以上;对于串行采样系统，如果采样频率达到200MHz，一般将这种采样系统也称为高速数据采集。目前高速数据采集使用较多的采样频率一般在 50M~100MHz之间。采集系统分模拟系统和数字系统，大多数字采集系统中，CMOS图像 传感器是系统的成像部件，它是系统的“眼睛”，能够捕获高速运动物体的图像，此模块是将采集的模拟图像转化为数字信号输出;图像处理模块是系统的中间缓存处理部分，此模块为了消除或降低前期采集携带噪声的影响，提高图像质量，将庞大的数据量进行压缩，以减小对存储介质容量的要求;数据传输模块是系统与外设搭建的桥梁，此模块是将实时采集的数据高速传输，给外设提供信息。 二、总体方案设计 方案1： 图像数据的传输通过USB总线技术完成系统的初始化以及将最终的传输信号准确无误 地传送到上位机上。USB技术具有简单化、通用性、可靠性、热插拔、传输速率高等优点，随之带来的是应用USB技术的复杂程度高、总线传输协议需要协调等问题。 方案2： 利用两片SDRAM进行图像数据的短时间存储并快速传输，SDRAM是多Bank结构，

基于fpga的嵌入式系统设计——复习题

《基于fpga的嵌入式系统设计》复习题 1、名词概念解释： （1）ASIC，FPGA，SOC，SOPC，NIOS II，I/O ，IP ； （2）VHDL，verilog HDL，HDL，EDA ； （3）功能仿真，后仿真，设计综合，设计验证； （4）嵌入式系统的定义： 以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系统对功能、 可靠性、成本、体积、功耗等严格要求的专用计算机系统。 （5）嵌入式系统的组成： 嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应用软件等组 成，它是集软硬件于一体的可独立工作的“器件”。其中：嵌入式处理器是嵌入 式系统的核心部件，具有小型化、高效率、高可靠性、高集成度等特点。外围 设备是嵌入式系统中用于完成存储、通信、调试、显示等辅助功能的部件。 2、填空题 （1）NiosII处理器有三种运行模式：___________ ，___________ ，_____________ 。（2）CycloneII FPGA支持串行配置器件的isp编程，该特性是通过_____________利用JTAG接口实现的。 （3）在SOPC Builder中，复位地址的偏移量是________，异常地址的偏移量是________。（4）在NiosII的多处理器系统中，最常用的共享资源是____________。 （5）根据Flash是否支持处理器的直接读操作，NiosII处理的bootloader分成两种模式：________________bootloader、________________ bootloader。 （6）用uC/OS-II操作系统实现以太网与轻量IP功能的时候，以太网的中断号至少是____________。 （7）Altera公司的FPGA常用的配置方式： JTAG方式、___________、___________。（8）CycloneII FPGA上面集成的Block RAM为M4K，一个M4K的大小是________。（9）使用QuartusII进行FPGA设计的开发流程是：设计输入、__________、___________、仿真、_________ 。 （10）NiosII IDE为软件开发提供了4个主要功能：工程管理器、编辑器和编译器、调试器、____________ 。 （11）SOPC组件On-chip Memory可以用作RAM外，还可以设置成___________，甚至可以设置成双口存取。 （12）CycloneII EP2C35器件包含4个PLL，每个PLL均有_________个输出。其中第_________个输出的驱动能力最强。

基于FPGA的图像边缘检测系统设计

摘要：许多关于图像中比较重要的信息都在图像的边缘包含着，图像边缘检测作为图像处理的重要组成部分，在许多领域有着重要的应用。图像边缘检测在很大程度上减少了数据的量，并且除去了一些并不是特别相关的信息，但是却保留了对于图像来说重要的结构属性，数据量大，重复度高是边缘检测算法最主要的特点。由于FPGA的算法在硬件处理中速度快、而且可以用来直接编程、可重配置等各种特点,因此它在图像处理中占有很重要的位置，为此文章提出了运用FPGA实现边缘检测的方法,并且根据FPGA的特性,对Sobel算子进行了FPGA设计与实现以及仿真,并且对几种边缘检测算子进行了比较。仿真中通过改变程序中的阈值可以得到不同的处理效果,这也是利用FPGA的优点,方便容易、速度也得到了提高,并且可编程、可重配置,使得FPGA在数字图像处理方面显得非常优越。 关键词：边缘检测；FPGA；图像处理；Sobel算子；Prewitt算子 The design of image edge detection technology based on FPGA Abstract:Many important information about the image is contained at the edge of the image,Image edge detection is an important part of image processing,It is important in many fields .Image edge detection greatly reduces the amount of data,And removed some information that is not particularly relevant,But it preserves the structural attributes that are important to the image,Large amount of data,High repetition is the most important feature of edge detection algorithm.Because the FPGA algorithm is fast in hardware processing、And can be used for direct programming, reconfiguration and other characteristics,Therefore, it plays an important role in image processing,For this reason, a method of edge detection using FPGA is proposed,And according to the characteristics of FPGA,FPGA design, implementation and Simulation of Sobel operator are carried out,And several edge detection operators are compared.In simulation, different processing results can be obtained by changing the thresholds in the program,This is also the advantage of using FPGA, which is convenient, easy and fast,And programmable and reconfigurable, enabling FPGA to be very good in digital image processing.

基于FPGA的嵌入式系统

1 NiosⅡ CPU的体系结构3 1.1 NiosⅡ处理器的结构 (3) 1.2 NiosⅡ处理器的基本组成 (3) 1.3 Debug模块 (3) 1.4 NiosⅡ开发环境简介 (3) 2 IP核4 2.1 SDRAM控制器 (4) 2.2FLASH (5) 3 基于SOPC的温湿度监测系统设计5 3.1 系统总体设计方案 (5) 3.2 SOPC硬件系统设计 (6) 3.3 SOPC软件系统设计 (9) 3.3.1 NiosⅡ软件系统设计 (9) 3.3.2 NiosⅡIDE C/C++Build属性配置 (13) 3.3.3 软件系统的设计流程 (15) 4 实验结果与分析15结论18

SOPC是可编程片上系统，即一种特殊的嵌入式系统。首先它是片上系统（SOC），由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色。构成SOPC的途径有基于FPGA嵌入IP硬核的系统、基于FPGA嵌入IP软核的系统和基于HardCopy 技术的SOPC系统三种方式。本文介绍基于FPGA的嵌入IP软核的SOPC系统实现方法，设计了一种基于SOPC的温湿度监测系统。通过Quartus II 软件里的SOPC builder把Nios II Processor、Avalon总线、UART、SDRAM_controller、Flash Memory、Avalon三态桥等多个IP核集成生成系统所需的SOPC。传感器扩展板采用Mega8作为主控芯片，用于数据的采集、显示以及和PC的通信。同时配有由SPI总线控制的数码管，可以显示传感器的测量结果，以及与PC通信过程中的具体情况。对外采用波特率为115200的串口进行通信，用户可通过串口向该模块发出各种查询命令以查询传感器的状态。本次设计使用NiosII IDE编写应用程序，发送相应指令，获取温度和湿度的值，同时显示在Console窗口。 关键词： SOPC技术；FPGA开发板；IP核；温湿度监测；NiosⅡ处理器；Mega8芯片

基于FPGA的嵌入式Linux软硬件设计概要

基于FPGA的嵌入式Linux软硬件设计 摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte FPGA是通过逻辑组合电路来实现各种功能的器件。由于FPGA内部集成了大量的逻辑资源和可配置的I/O引脚，加上独特的并行处理架构，可以轻松实现同时对多个外部设备的配置和管理，以及内外各种接口数据的传输。现在开发厂商又在FPGA 内部加入了大量的DSP和Block RAM资源，非常适合图像处理、数字信号处理等运算密集的应用，因此在这些领域取得了广泛的应用。但是由于FPGA 程序编写的灵活性和功能的多样性，使得它在一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性，这样就必须引入操作系统进行统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。 Linux操作系统提供了许多系统级的应用，例如网络协议的实现、进程调度、内存管理等，同时Linux 是一个成熟的开源操作系统，有丰富的应用资源，利用这些资源和强大的系统功能，用户可以快速地开发基于嵌入式环境复杂系统。因此，结合FPGA和Linux双方优势，可以很好地满足嵌入式系统设计需求，量体裁衣，去除冗余。本文给出了一种基于Xilinx FPGA的嵌入式Linux操作系统解决方案。 基于FPGA的嵌入式系统的硬件设计 本设计是基于Xilinx XC4VFX40系列 FPGA，它内部集成了两个PowerPC405处理器, 4个10/100/1000M以太网MAC模块，运行频率300MHz时，具有420D-MIPS性能，能解决高速网络数据传输问题，并且能解决通过网络加载操作系统和交叉编译等问题。它内部有448个可配置I/O口，2592kb BlockRAM，能实现对各种外部设备的并行控制以及较多数据的存储与处理。加载一个操作系统，一般需要几十兆的内存空间，FPGA内部自带的RAM空间是远远不够的，本设计在板上扩展了两片MICRON公司的256Mb DDR内存，作为上电时操作系统的加载和运行空间。现在主流的嵌入式操作系统，都需要搭建交叉编译环境，把在主机上编写好的可执行文件下载到目标板上，这就需要实现网络数据的传输。由于XC4VFX40 自带了以太网MAC模块，只需要在外面添加个PHY芯片和带隔离器的RJ45接口就能实现这个功能。本设计由于对网络数据实时性要求很高，因此采用Marvell公司的千兆以太网PHY芯片88E1111-RCJ。它能根据自身配置和主机设计，实现10/100/1000M自适应传输，并且Linux本身对这个芯片提供了驱动支持，实现无缝链接。操作系统加载到DDR 中能快速有效的运行，但是掉电就会丢失，因此必须加入FLASH芯片，把系统文件存储到外部FLASH中。加电时，FPGA把操作系统文件从FLASH读入到 DDR中运行。FPGA设计当然会

基于FPGA的VGA彩条图像显示

基于FPGA的VGA彩条图像显示 1. 设计的任务及内容 在电子电路领域中，设计自动化工具已经被广大电子工程师所接受，它必将取代人工设计方法并成为主要的设计手段。目前，Verilog语言已经成为各家EDA工具和集成电路厂商认同和共同推广的标准化硬件描述语言，随着科学技术的迅猛发展，电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展，这种发展必将导致集成电路的设计规模日益增大。 该实训的设计是用Verilog语言硬件描述语言设计出一个VGA图象显示控制器，用Verilog 硬件描述语言进行编程，把Verilog语言描述的VGA图象显示控制器所需的程序在QuartusⅡ软件环境下进行模拟仿真，以此来验证所设计的结果是否满足设计的要求。在结果符合要求的情况下把Verilog程序下载到FPGA器件上，利用FPGA器件内部存储器存储所需要的数据，再通过VGA接口输出到显示器上，从而达到设计的要求。 VGA显示器因为其输出信息量大，输出形式多样等特点已经成为现在大多数设计的常用输出设备，FPGA以其结构的优势可以使用很少的资源产生VGA的各种控制信号。 CRT显示器作为一种通用型显示设备，如今已广泛应用于我们的工作和生活中。与嵌入式系统中常用的显示器件相比，它具有显示面积大、色彩丰富、承载信息量大、接口简单等优点，如果将其应用到嵌入式系统中，可以显著提升产品的视觉效果。如今随着液晶显示器的出现，越来越多的数字产品开始使用液晶作为显示终端。但基于VGA标准的显示器仍是目前普及率最高的显示器[1]。若驱动此类显示器，需要很高的扫面频率，以及极短的处理时间，正是由于这些特点，所以可以用FPGA来实现对VGA显示器的驱动。本次专业课程设计即选用FPGA 来实现VGA的显示。 随着FPGA的不断发展及其价格的不断下降，FPGA的可编程逻辑设计的应用优势逐渐显现出来。现在,越来越多的嵌入式系统选择了基于FPGA的设计方案。在基于FPGA的大规模嵌入式系统设计中，为实现VGA显示功能,既可以使用专用的VGA接口芯片如SPX7111A等，也可以设计和使用基于FPGA的VGA接口软核。虽然使用VGA专用芯片具有更稳定的VGA时序和更多的显示模式可供选择等优点,但设计和使用VGA接口软核更具有以下优势：(1)使用芯片更少,节省板上资源,减小布线难度；(2)当进行高速数据传输时，具有更小的高频噪声干扰；(3) FPGA(现场可编程门阵列)设计VGA接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。 1.1 FPGA简介 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分[9]。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 1