library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity second is --秒模块
port(reset,inclk,setmin : in std_logic;
dataout : out std_logic_vector(7 downto 0);
enmin : out std_logic);
end second;
architecture behav of second is
signal count_shi,count_ge : std_logic_vector(3 downto 0);
signal count : std_logic_vector(24 downto 0);
signal clk : std_logic;
signal flag_sec : std_logic;
begin
process(inclk) --50MHZ分频为1HZ begin
if(inclk'event and inclk='1')then
if(count=24999999)then
count<="0000000000000000000000000";
clk<=not clk;
else
count<=count+1;
clk<=clk;
end if;
end if;
end process;
process(reset,clk,setmin)
begin
if(reset='1')then
count_shi<="0000";
count_ge<="0000";
elsif(clk'event and clk='1')then
if(count_shi<5)then
if(count_ge<9)then
count_ge<=count_ge+1;
flag_sec<='0';
else
count_ge<="0000";
count_shi<=count_shi+1;
flag_sec<='0';
end if;
else
if(count_ge<9)then
count_ge<=count_ge+1;
flag_sec<='0';
else
count_ge<="0000";
count_shi<="0000";
flag_sec<='1';
end if;
end if;
end if;
end process;
dataout(7 downto 4)<=count_shi;
dataout(3 downto 0)<=count_ge;
enmin<=flag_sec or setmin;
end behav;
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity minute is --分模块port(reset,clk,sethour : in std_logic;
dataout : out std_logic_vector(7 downto 0);
enhour : out std_logic);
end minute;
architecture behav of minute is
signal count_shi,count_ge : std_logic_vector(3 downto 0);
signal flag_min : std_logic;
begin
process(reset,clk,sethour)
begin
if(reset='1')then
count_shi<="0000";
count_ge<="0000";
elsif(clk'event and clk='1')then
if(count_shi<5)then
if(count_ge<9)then
count_ge<=count_ge+1;
flag_min<='0';
else
count_ge<="0000";
count_shi<=count_shi+1;
flag_min<='0';
end if;
else
if(count_ge<9)then
count_ge<=count_ge+1;
flag_min<='0';
else
count_shi<="0000";
count_ge<="0000";
flag_min<='1';
end if;
end if;
end if;
end process;
dataout(7 downto 4)<=count_shi;
dataout(3 downto 0)<=count_ge;
enhour<=flag_min or sethour;
end behav;
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity hour is --时模块port(reset,clk : in std_logic;
dataout : out std_logic_vector(7 downto 0));
end hour;
architecture behav of hour is
signal count_shi,count_ge : std_logic_vector(3 downto 0);
begin
process(reset,clk)
begin
if(reset='1')then
count_shi<="0000";
count_ge<="0000";
elsif(clk'event and clk='1')then
if(count_shi<2)then
if(count_ge<9)then
count_ge<=count_ge+1;
else
count_ge<="0000";
count_shi<=count_shi+1;
end if;
else
if(count_ge<3)then
count_ge<=count_ge+1;
else
count_ge<="0000";
count_shi<="0000";
end if;
end if;
end if;
end process;
dataout(7 downto 4)<=count_shi;
dataout(3 downto 0)<=count_ge;
end behav;
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity scantime is
port(reset,inclk : in std_logic;
second,minute,hour : in std_logic_vector(7 downto 0);
dataout,addrout : out std_logic_vector(3 downto 0));
end scantime;
architecture behav of scantime is
signal flag : std_logic_vector(2 downto 0);
signal clk : std_logic;
signal count : std_logic_vector(24 downto 0);
begin
process(inclk) --动态扫描分频5MHZ分频为500HZ
begin
if(inclk'event and inclk='1')then
if(count=49999)then
count<="0000000000000000000000000";
clk<=not clk;
else
count<=count+1;
clk<=clk;
end if;
end if;
end process;
process(reset,clk)
begin
if(reset='1')then
flag<="000";
elsif(clk'event and clk='1')then
if(flag="111")then
flag<="000";
else
flag<=flag+1;
end if;
end if;
end process;
process(flag,second,minute,hour)
begin
case flag is
when "000" => addrout<="0000";
when "001" => addrout<="0001";
when "010" => addrout<="0010";
when "011" => addrout<="0011";
when "100" => addrout<="0100";
when "101" => addrout<="0101";
when "110" => addrout<="0110";
when "111" => addrout<="0111";
when others => addrout<="XXXX";
end case;
case flag is
when "000" => dataout<=second(3 downto 0);
when "001" => dataout<=second(7 downto 4);
when "010" => dataout<="1111";
when "011" => dataout<=minute(3 downto 0);
when "100" => dataout<=minute(7 downto 4);
when "101" => dataout<="1111";
when "110" => dataout<=hour(3 downto 0);
when "111" => dataout<=hour(7 downto 4);
when others => dataout<="XXXX";
end case;
end process;
end behav;
library ieee;
use ieee.std_logic_1164.all;
entity display is --显示模块port(s,y : in std_logic_vector(3 downto 0);
a,b,c,d,e,f,g,h : out std_logic;
h7,h6,h5,h4,h3,h2,h1,h0 : out std_logic);
end display;
architecture behav of display is
signal datain,addrin : std_logic_vector(3 downto 0);
signal dataout,addrout : std_logic_vector(7 downto 0);
begin
datain<=s;
addrin<=y;
process(datain,addrin)
begin
case datain is
when "0000" => dataout<="11111100";--0
when "0001" => dataout<="01100000";--1
when "0010" => dataout<="11011010";--2
when "0011" => dataout<="11110010";--3
when "0100" => dataout<="01100110";--4
when "0101" => dataout<="10110110";--5
when "0110" => dataout<="10111110";--6
when "0111" => dataout<="11100000";--7
when "1000" => dataout<="11111110";--8
when "1001" => dataout<="11110110";--9
when "1111" => dataout<="00000010";--'-'
when others => dataout<="XXXXXXXX";
end case;
case addrin is
when "0000" => addrout<="00000001";--1
when "0001" => addrout<="00000010";--2
when "0010" => addrout<="00000100";--3
when "0011" => addrout<="00001000";--4
when "0100" => addrout<="00010000";--5
when "0101" => addrout<="00100000";--6
when "0110" => addrout<="01000000";--7
when "0111" => addrout<="10000000";--8
when others => addrout<="XXXXXXXX";
end case;
end process;
h7<=addrout(7);
h6<=addrout(6);
h5<=addrout(5);
h4<=addrout(4);
h3<=addrout(3);
h2<=addrout(2);
h1<=addrout(1);
h0<=addrout(0);
a<=dataout(7);
b<=dataout(6);
c<=dataout(5);
d<=dataout(4);
e<=dataout(3);
f<=dataout(2);
g<=dataout(1);
h<=dataout(0);
end behav;
使用模块化编写，顶层文件用原理图做。
摘要 伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。 本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。 系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII 软件进行功能仿真, 验证数字钟设计的正确性。 测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。 关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下
Abstract Accompanied by the development of integrated circuit technology, electro nic design automation (EDA) technology is becoming an important means of digital circuit design. FPGA EDA technology development and expansion of a pplication fields and in-depth, the importance of EDA technology in the field of electronic information, communication, automatic control, computer, etc. hav e become increasingly prominent. This design gives a FPGA-based multifunctional digital clock using ED A as a development tool, VHDL language and graphical input hardware descri ption language, the QuartusII as a platform for running the program, written procedures debugging and running, the waveform simulation downloaded to th e FPGA chip to achieve the design goals. The main system chip CycloneII series EP2C35F672C8. Adopted a topdw n design ideas, the system is divided into five modules: frequency module, ti ming module, timer module, display module, the top-level module. With VHD L various functional modules, graphical input method to generate the top-level module. Last QuartusII under simulation, to verify the correctness of the digi tal clock design. The test results show that the design of a multifunctional digital clock, with seconds time display, 24-hour cycle timing; has a school, cleared, and th e whole point timekeeping functions. Key words: EDA technology; FPGA; VHDL language; top-down; digital cloc k
中文摘要 数字钟已经成为人们日常生活中不可缺少的必需品，广发应用于家庭及办公室等公共场所，给人们的生活、学习、工作及娱乐带来了极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使得数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用方便，但鉴于单片机的定时器功能也可以完成数字钟的设计，因此进行数字的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路，写程序、调试电路的能力。 单片机具有体积小、功能强、可靠性高、价格低廉等一系列优点，不仅已成为工业测控领域普遍采用的智能化控制工具，而且已渗入到人们工作和生活的各个角落，有力地推动了各行各业的技术改造和产品的更新换代，应用前景广阔。 本次做的数字钟是以单片机（AT89C51）为核心，结合相关的元器件（共阴极LED 数码显示器等），再配以相应的软件，达到制作简易数字钟的目的。硬件部分采用了单片机原理实验室的实验箱进行合理接线调试；软件部分通过keil进行了C程序的修改编译，protues软件仿真等。最终在实验箱上实现了与仿真结果相同的实际效果。 关键词单片机定时功能、AT89C51、共阴LED、Keil、Protues软件。
Abstract Microelectronics and computer technology along with the rapid development and progress, making the design of electronic systems and applications have entered a new era. The traditional manual design process is being advanced electronic design automation technology to replace. And is currently supporting modern technology has become the universal platform for electronic design, and step by step to support the development of system-level design. Only to hardware description language and logic synthesis-based top-down design methodology to meet the increasingly complex needs of digital system design. The progressive development of the taxi industry, the taxi meter is getting higher and higher requirements, the user requires not only the performance of the stability of billing, billing and accurate anti-cheat functions; and as a result of the instability in oil prices, billing system the need for regular adjustment of the meter so that users can request not to change the hardware to facilitate the billing system modifications. The system is the use of language, it can make use of digital circuits and system description, simulation and automatic design, and software as a development platform designed billing system procedures taxi and carried out a simulation program. To the achievement of pre-billing and simulation, as well as car to start, stop, pause and other functions, and dynamic scan shows the number of fares. Key Words Microcontroller\、AT89C51、7SEG-MPX6-CC-RED 、Keil、Proteus
《多功能数字钟电路的设计、制作》 课程设计报告 班级：(兴) 2008级自动化 姓名：胡荣 学号：2008960623 指导教师：刘勇 2010年11月13日
目录 一、设计目的．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 二、设计内容及要求．．．．．．．．．．．．．．．．．．．．．．．．．．．1 三、总设计原理．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 四、主要元件及设备．．．．．．．．．．．．．．．．．．．．．．．．．．．2 五、单元电路的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．5 1、数字电子计时器组成原理．．．．．．．．．．．．．．．．．5 2、用74LS160实现12进制计数器．．．．．．．．．．．．．．6 3、校时电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7 4、时基电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．8 六、设计总电路图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．8 七、设计结果及其分析．．．．．．．．．．．．．．．．．．．．．．．．．8 八、设计过程中的问题及解决方案．．．．．．．．．．．．．．．9 九、心得体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．9 十、附录．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．10
多功能数字钟电路设计 一、设计目的 通过课程设计要实现以下两个目标：一、初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；二、课程设计为后续的毕业设计打好基础。毕业设计是系统的工程设计实践，而课程设计的着眼点是让我们开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。 二、设计内容及要求 1、功能要求： ①基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。 ②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。 2、设计步骤与要求： ①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低； ②设计各单元电路，并用Multisim软件仿真； ③在通用电路板上安装电路，只要求显示时分； ④测试数字钟系统的逻辑功能； ⑤写出设计报告。设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。 三、总设计原理 数字电子钟原理是一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。 四、主要元件及设备 1、给定的主要器件： 74LS00（4片），74LS160（4片）或74LS161（4片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），555（1片），开关（1个），电阻47k（2个）电容10uF（1个）10nF(1个) 各元件引脚图如下图：
基于FPGA的数字时钟的设计课题: 基于FPGA的数字时钟的设计 学院: 电气信息工程学院 专业: 测量控制与仪器 班级 : 08测控(2)班 姓名 : 潘志东 学号 : 08314239 合作者姓名: 颜志林 2010 年12 月12 日
综述 近年来随着数字技术的迅速发展,各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。这就迫切要求理工科大学生熟悉与掌握常用中、大规模集成电路功能及其在实际中的应用方法,除通过实验教学培养数字电路的基本实验方法、分析问题与故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外,还必须培养大学生工程设计与组织实验能力。 本次课程设计的目的在于培养学生对基本电路的应用与掌握,使学生在实验原理的指导下,初步具备基本电路的分析与设计能力,并掌握其应用方法;自行拟定实验步骤,检查与排除故障、分析与处理实验结果及撰写实验报告的能力。综合实验的设计目的就是培养学生初步掌握小型数字系统的设计能力,包括选择设计方案,进行电路设计、安装、调试等环节,运用所学知识进行工程设计、提高实验技能的实践。数字电子钟就是一种计时装置,它具有时、分、秒计时功能与显示时间功能;具有整点报时功能。 本次设计我查阅了大量的文献资料,学到了很多关于数字电路方面的知识,并且更加巩固与掌握了课堂上所学的课本知识,使自己对数字电子技术有了更进一步的认识与了解。
1、课题要求 1、1课程设计的性质与任务 本课程就是电子与信息类专业的专业的专业基础必修课——“数字电路”的配套实验课程。目的在于培养学生的理论联系实际,分析与解决问题的能力。通过本课程设计,使学生在理论设计、计算机仿真、指标调测、故障排除等方面得到进一步的训练,加强学生的实践能力。学生通过设计、仿真、调试、撰写设计报告等过程,培养学生的动手能力与严谨的工作作风。 1、2课程设计的基本技术要求 1)根据课题要求,复习巩固数字电路有关专业基础知识; 2)掌握数字电路的设计方法,特别就是熟悉模块化的设计思想; 3) 掌握QUARTUS-2软件的使用方法; 4) 熟练掌握EDA工具的使用,特别就是原理图输入,波形仿真,能对仿真波形进行分析; 5) 具备EDA技术基础,能够熟练使用VHDL语言进行编程,掌握层次化设计方法; 6) 掌握多功能数字钟的工作原理,学会不同进制计数器及时钟控制电路的设计方法; 7) 能根据设计要求对设计电路进行仿真与测试; 8) 掌握将所设计软件下载到FPGA芯片的下载步骤等等。 9) 将硬件与软件连接起来,调试电路的功能。 1、3课程设计的功能要求 基本功能:能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时,60分钟,60秒钟的计数器显示。 附加功能:1)能利用硬件部分按键实现“校时”“校分”“清零”功能; 2)能利用蜂鸣器做整点报时:当计时到达59’59’’时开始报时, 鸣叫时间1秒钟; 3)定时闹铃:本设计中设置的就是在七点时进行闹钟功能,鸣叫 过程中,能够进行中断闹铃工作。 本人工作:负责软件的编程与波形的仿真分析。 2、方案设计与分析
简易数字钟设计 摘 要 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计， 最后将设计好的模块组合调试，并最终在EWB 下仿真通过。 关键词 数字钟，EWB ，74LS160，总线，三态门，子电路 一、引言：所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。 设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。 二、任务分析：能按时钟功能进行小时、分钟、秒计时，并显示时间及调整时间，能整点报时，定点报时，使用4个数码管，能切换显示。 总体设计 本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。 方案一、采用异步电路，数据选择器 将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下： 该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了异步电路，计数在59的时候，高一级马上进位，故本次设计不采用此方案。 方案二、采用同步电路，总线结构 时钟信号分别加到各个模块，各个模块功能相对独立，框图如下： 显示 切换 秒钟 分钟 小时 控制 1Hz 脉冲信号 闹钟
基于单片机的数字钟设计毕业设计 目录 1. 引言 (1) 2. 关于单片机 (3) 2.1单片机的发展 (3) 2.2 单片机的开发背景 (5) 2.2 单片机的开发背景 (6) 2.3 AT89S52单片机 (7) 2.3.1 AT89S52单片机引脚功能 (8) 2.3.2 AT89S52单片机硬件结构的特点 (9) 2.3.3 AT89S52单片机的硬件原理 (11) 3. 方案设计与论证 (13) 4. 系统总体结构框图 (14) 5. 系统的硬件设计 (14) 5.1 显示部分电路的设计 (14) 5.1.1 LED数码显示管的基本原理 (14) 5.1.2 数码管显示模块分析 (15) 5.1.3 LED显示电路 (16) 5.2 控制部分电路的设计 (16) 5.2.1 时钟模块 (16) 5.2.2 温度模块 (16) 5.2.3 音乐模块 (17) 5.2.4 复位模块 (17) 5.2.5 光识模块 (18) 6. 系统的软件设计 (19) .参考资料.
6.1 各模块的程序设计 (19) 6.1.1 计时程序 (19) 6.1.2 定时闹钟程序 (19) 6.1.3 温度程序 (19) 6.2 系统程序设计的总体框图 (20) 7. 系统电路的制作与调试 (21) 7.1 电路硬件焊接制作 (21) 7.2 调试的主要方法 (21) 7.3 系统调试 (21) 7.3.1 硬件调试 (21) 7.3.2 软件调试 (21) 7.3.3 联机调试 (22) 7.3.4调试中遇到的问题及解决方法 (22) 结论 (24) 参考文献 (25) 附录1 数字钟电路图 (27) 附录2 程序清单 (27) 附录3 英文资料 (65) 附录4 英文资料翻译 (76) 致谢 (84) .参考资料.
基于FPGA的Verilog HDL数字钟设计 专业班级姓名学号 一、实验目的 1.掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法； 4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计; 6.学会FPGA的仿真。 二、实验要求 ?功能要求： 利用实验板设计实现一个能显示时分秒的多功能电子钟，基本功能： 1)准确计时，以数字形式显示时、分、秒，可通过按键选择当前显示时间范围模式； 2)计时时间范围00:00:00－23:59:59 3)可实现校正时间功能； 4)可通过实现时钟复位功能：00:00:00 扩展功能： 5)定时报：时间自定(不要求改变)，闹1分钟(1kHz)---利用板上LED或外接电路实现。 6)仿广播电台正点报时：XX:59:[51,53,55,57(500Hz);59(1kHz)] ---用板上LED或外接 7)报整点时数：XX:00:[00.5-XX.5](1kHz)，自动、手动---用板上LED或外接 8)手动输入校时； 9)手动输入定时闹钟； 10)万年历； 11)其他扩展功能； ?设计步骤与要求： 1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2)在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及显示的电路系 统，设计模块间的连接调用关系，编写并输入所设计的源程序文件。 3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快 得出仿真结果）。 4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit文件。 5)在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。
实验名称 : 简易数字钟设计 系别： 班号： 实验者姓名： 学号： 实验日期： 2013 年 11 月 实验报告完成日期： 2013 年 12 月指导老师意见：
摘要：本数字钟实现了基本时间显示（包括分钟、小时、星期）、时间调整、闹钟以及精度为0.1s的秒表。用于显示的数码管可实现时间、闹钟、秒表显示。下面从外部到内部对时钟各模块说明并在最后介绍按键使用。 一、使用说明： （一）下表是操作步骤说明（从左到右逐级选择）： （二）说明各按键的作用： 1、SWITCH1：为显示切换也可以说是功能切换，因为这两者是同时进行的，当切到显示闹钟时，你可以调整闹钟。 2、SWITCH2:次级切换按键，比如当切到闹钟时，你可以通过波动它而选择要调小时还是分钟；
3、INC：由于它大部分时间是在发生脉冲使当前对象的值增一的效果，故命名为INC。但在基本时间功能处还有清零功能，在秒表功能处有开始/暂停的功能。 4、CLR:在基本时间时是所有清零的功能，在秒表功能时是秒表清零功能。 二、各模块说明。 最外层为： ○1clock_base（基本时间计数）； ○2ALARM&&SCREEN(闹钟判断、秒表功能和闹钟、秒表、时间显示切换)； ○3SET_NUM(设置闹钟)； ○4FUNCTION_CH（按键翻译） 附注：显示秒的数码管可去除。信号源为10Hz的时钟信号。秒表时，小时数码管为秒，分钟左一数码管为0.1秒。
(一)clock_base： 本模块实现秒、分、时、星期计数。由一片七进制计数器、一片24进制计数器、两片60进制计数器以及一片10进制计数器74160N构成（因为只允许用一个时钟信号源，为满足秒表需要故用之）。七进制、24进制、60进制计数器最后说明。 (二)ALARM&&SCREEN 本模块实现功能： 1、通过当前时间与设定的时间相比较实现闹钟功能并附有闹钟使 能； 2、用一片10进制计数器和一片60进制计数器实现秒表功能并附 有开始/暂停和重置功能； 3、用若干三或非门、非门、若干与门实现闹钟、秒表、时间显示 切换。
单片微型计算机课程设计报告 多功能电子数字钟 姓 名 学
教师 许伟敏 电气二班 林卫
目录 一：概述 (1) 二：设计基本原理简介 (2) 三：设计要求及说明 (3) 四：整体设计方案 (4) 系统硬件电路设计 4 系统软件总流程设计模块划分及分析5 6 五：单模块流程设计 (8) 各模块设计概述、流程图模块源程序集合及注释8 13 六：单模块软件测试 (23) 七：系统检测调试 (24) 硬件电路调试 软件部分烧写调试 八：系统优化及拓展 (26) 九：心得体会 (28)
单片微型计算机课程设计 一、概述 基于汇编语言的电子数字钟概述 课程设计题目：电子数字钟 应用知识简介： ● 51 单片机 单片机又称单片微控制器,它不是完成某一个逻辑功能 的芯片,而是把一个计算机系统集成到一个芯片上。作为嵌 入式系统控制核心的单片机具有其体积小、功能全、性价比高等诸多优点。51 系列单片机是国内目前应用最广泛的单片机之一，随着嵌入式系统、片上系统等概念的提出和普遍接受及应用，51 系列单片机的发展又进入了一个新的阶段。在今后很长一段时间内51 系列单片机仍将占据嵌入式系统产品的中低端市场。 ●汇编语言 汇编语言是一种面向机器的计算机低级编程语言，通常是为特定的计算机或系列计算机专门设计的。汇编语言保持了机器语言的优点，具有直接和简捷的特点，其代码具有效率高实时性强等优点。但是对于复杂的运算或大型程序，用汇编语言编写将非常耗时。汇编语言可以与高级语言配合使用，应用十分广泛。 ● ISP ISP（In-System Programming）在系统可编程， 是当今流行的单片机编程模式，指电路板上的空白元器 件可以编程写入最终用户代码，而不需要从电路板上取 下元器件。已经编程的器件也可以用ISP方式擦除或再 编程。本次课程设计便使用ISP方式，直接将编写好的 程序下载到连接好的单片机中进行调试。 选题 系统功能分析 硬件电路设计 整体流程设计 及模块划分 模块流程设计 模块编 码测试 系统合成调 试编译 下载调试（含硬件电路调试及软件烧写调试） 验收 完成总结报告课程设计流程图↑ 选题目的及设计思想简介： 课程设计是一次难得的对所学的知识进行实践的机会，我希望通过课程设计独立设计一个简单的系统从而达到强化课本知识并灵活运用的目的。电子数字钟是日常生活钟随处可见的简单系统。对电子数字钟的设计比较容易联系实际并进行拓展，在设计中我将力求尽可能跳出课本的样板，从现实生活中寻找设计原型和设计思路，争取有所突破。 如图所示便是我本次课程设计流程图，设计的整个过程运用自顶向下分析、自底向上实现的
南昌大学实验报告 学生姓名：邓儒超学号：6100210045 专业班级：卓越通信101 实验类型：□验证□综合□√设计□创新实验日期：2012.10.28 实验成绩： 实验三数字钟设计 一、实验目的 （1）掌握数字钟的设计 二、实验内容与要求 （1）设计一个数字钟，要求具有调时功能和24/12进制转换功能 （2）进行波形仿真，并分析仿真波形图； （3）下载测试是否正确； 三、设计思路/原理图 本次数字钟的设计采用了自顶向下分模块的设计。底层是实现各功能的模块，各模块由vhdl语言编程实现：顶层采用原理图形式调用。其中底层模块包括秒、分、时三个计数器模块、按键去抖动模块、按键控制模块、时钟分频模块、数码管显示模块，其中，时计数器模块又包括24进制计数模块、12进制计数模块、24/12进制转换模块。设计框图如下： 由图可以清晰的看到数字钟系统设计中各功能模块间连接关系。系统时钟1KHZ经过分频后产生1秒的时钟信号，1秒的时钟信号作为秒计数模块的输入信号，秒计数模块产生的进位信号作为分计数模块的输入信号，分计数模块的进位信号作为时计数模块的输入信号。秒计数模块、分计数模块、时计数模块的计数输出分别送到显示模块。由于设计中要使用按键进行调节时间，而按键的动作过程中存在产生得脉冲的不稳定问题，所以就牵扯到按键去抖动的问题，对此系统中设置了按键去抖动模块，按键去抖动模块产生稳定的脉冲信号送入按键控制模块，按键控制模块根据按键的动作对秒、分、时进行调节。 原理图如下：
四、实验程序（程序来源：参考实验室里的和百度文库的稍加改动，还有自己写的） 1、分频模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpin IS PORT(CLK:IN STD_LOGIC; CLK1:OUT STD_LOGIC); END fenpin; ARCHITECTURE behav OF fenpin IS SIGNAL X,CNT:STD_LOGIC_VECTOR(11 DOWNTO 0); BEGIN P1:PROCESS(CLK) BEGIN X<="001111101000";--1000分频 IF CLK'EVENT AND CLK = '1' THEN CNT<=CNT+1; IF CNT=X-1 THEN CLK1<='1';CNT<="000000000000"; ELSE CLK1<='0'; END IF; END IF; END PROCESS; END behav; 2、60进制计数器（秒、分计数器）模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY count60 IS PORT(EN,RST,CLK1: IN STD_LOGIC; Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT: OUT STD_LOGIC); END count60;
辽东学院信息技术学院 《单片机原理与接口技术》课程设计报告简易数字钟设计 学生姓名： 学号： 0915110606 班级： B1106 专业：电子信息工程 指导教师： 2014年07月
【摘要】 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 单片机模块中最常见的是数字钟，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 单片机数字时钟是以单片机为核心，在它的基础上设计出来的数字时钟，本设计采用了STC公司生产的AT80C51型单片机设计了一个单片机最小系统，外接LED 显示电路，按键电路，晶振电路，复位电路模块构成了一个简易的数字钟，具有显示、时、分、秒的功能，且时、分、秒每一个参数都可以自行设置，以实现时间的校正，总体来说实现了一个数字时钟的应有功能。 关键词：80C51系列单片机、单片机最小系统、时钟定时器、4位一体数码管显示
【Abstract】 At the end of twentieth Century, electronic technology has obtained the rapid development, under its impetus, the modern electronic products into almost every field of the society, a strong impetus to the development of social productivity and the improvement of social information-based degree, simultaneously also makes the modern electronic products to further improve the performance, product upgrading have become increasingly fast pace. SCM module is the most common digital clock, digital clock is a device for digital circuit technology, minutes, seconds, compared with the mechanical clock has a higher accuracy and intuitive, and no mechanical devices, has a longer service life, so it is widely used. Single chip digital clock is a single-chip microcomputer as the core, the digital clock design based on it, this design uses the AT80C51 microcontroller STC produced the design of a microcomputer system, connected with the LED display circuit, keyboard circuit, crystal circuit, reset circuit module consists of a simple digital clock, with a display, when, minutes and seconds, function, and when, minutes and seconds, all parameters can be set up, to correct the realization of time, generally realize the function of a digital clock. Keywords：80C51 Series MCU, MCU minimum system, clock timer, one of 4 digital tube display
数字钟设计 院系电子信息工程学院专业电子信息工程班级 1 姓名马梦珂
摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 数字钟就是由电子电路构成的计时器，是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应该该有校时功能和报时，整体清零等附加功能。主电路系统由秒信号发生器，时、分、秒计时器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号发生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，发出一个“时脉冲”信号，该信号将被送到“时计数器”，“时计数器”采用24进制计时器，可实现一天24小时的累计， 本课题利用了单片机的数码管和定时器相关知识，采用AT89C51单片机子控制核心，结合LED数码管实现时分秒的显示。硬件电路设计主要包括中央处理单元电路，键盘扫描电路。软件程序则采用VC语言实现。本设计实现了显示时间、调整时间等功能，达到了设计的目的和要求。并在Proteus软件上进行了仿真和调试。 关键词：计时器，计数，译码，校时，数字时钟，单片机，仿真调试
目录 摘要 ............................................................................................................... I 目录 ............................................................................................................ III 1 引言 ............................................................................ 错误！未定义书签。 1.1 研究背景及意义 (1) 1.2 国内外研究现状 (1) 2 硬件设计 (1) 2.1 元件组成 (1) 2.2 电路组成...................................................................... 错误！未定义书签。 3 软件设计 (4) 3.1 电路原理图设计 (6) 3.2 源程序 (7) 4 系统调试与实验 (11) 5 总结 (12) 参考文献 (12)
f p g a数字钟课程设计报告 Prepared on 24 November 2020
课程设计报告 设计题目：基于FPGA的数字钟设计 班级：电子信息工程1301 姓名：王一丁 指导教师：李世平 设计时间：2016年1月 摘要 EDA（Electronic Design Automation）电子设计自动化，是以大规模可编程器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，通过相关的软件，自动完成软件方式设计得电子系统到硬件系统，最终形成集成电子系统或专用集成芯片。本次课程设计利用Quartus II 为设计软件，VHDL为硬件描述语言，结合所学知识设计一个多功能时钟，具有显示年、月、日、时、分、秒显示，计时，整点报时，设定时间等功能。利用硬件描述语言VHDL 对设计系统的各个子模块进行逻辑描述，采用模块化的思想完成顶层模块的设计，通过软件编译、逻辑化简、逻辑综合优化、逻辑仿真、最终完成本次课程设计的任务。 关键词：EDA VHDL语言数字钟 目录 摘要 1 课程设计目的 2 课程设计内容及要求
设计任务 设计要求 3 VHDL程序设计 方案论证 系统结构框图 设计思路与方法 状态控制模块 时分秒模块 年月日模块 显示模块 扬声器与闹钟模块 RTL整体电路 4 系统仿真与分析 5 课程设计总结，包括.收获、体会和建议 6 参考文献 1 课程设计目的 (1)通过设计数字钟熟练掌握EDA软件(QUARTUS II)的使用方法，熟练进行设计、编译，为以后实际工程问题打下设计基础。 (2)熟悉VHDL 硬件描述语言，提升分析、寻找和排除电子设计中常见故障的能力。 (3)通过课程设计，锻炼书写有理论根据的、实事求是的、文理通顺的课程设计报告。
基于FPGA的多功能数字钟的设计 摘要数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常生活中不可少的必需品。本文介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。关键词数字钟、分频器、译码器、计数器、校时电路、报时电路。 Design of Abstract Keywords
目录 0.引言 (4) 1.设计要求说明 (4) 1.1设计要求 (4) 1.2完成情况说明 (4) 2.多功能数字钟的基本原理及其在FPGA中的设计与实现 (4) 2.1计时电路 (5) 2.2异步清零电路 (5) 2.3校时、校分功能电路 (5) 2.4报时电路 (6) 2.5分频电路 (7) 2.6闹钟及音乐闹铃电路 (9) 2.7秒表计时电路 (15) 2.8译码显示电路 (15) 2.9逻辑总图 (16) 3.设计感想 (17) 参考文献 (17)
0．引言 数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度远远超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 1.设计要求说明 1.1设计要求 1）设计一个具有校时、校分、清零，保持和整点报时功能的数字钟。 2）多数字钟采用层次化的方法进行设计，要求设计层次清晰、合理；构成整个设计的功能模块既可采用原理图方法实现，也可采用文本输入法实 现。 3）数字钟的具体设计要求具有如下功能： ①数字钟的最大计时显示23小时59分59秒； ②在数字钟正常工作时可以进行快速校时和校分，即拨动开关K1可对小 时进行校正，拨动开关K2可对分钟进行校正； ③在数字钟正常工作情况下，可以对其进行不断电复位，即拨动开关K3 可以使时、分、秒回零； ④整点报时是要求数字钟在每小时整点来到前进行鸣叫，鸣叫频率是在 59分53秒、55秒、57秒时为500Hz，59分59秒时为1KHz； ⑤哟啊去所有开关具有去抖动功能。 4）对设计电路进行功能仿真。 5）将仿真通过的逻辑电路下载到EDA实验系统，对其进行验证。 1.2完成情况说明： 对于实验要求的基本功能我们设计的电路都能准确实现。另外，我们还附加了显示星期、秒表、闹钟时间来时播放音乐等功能。 2.多功能数字钟的基本原理及其在FPGA中的设计与实现 通过分析多功能数字钟的设计要求和所要实现的功能，应用层次化方法设计出数字钟应由计时模块、分频脉冲模块、译码显示模块、校时校分和清零模块、报时模块等几个模块组成，其原理框图如下图1所示：
单片机课程设计报告设计课题：简易电子时钟的设计 专业班级：07通信1班 学生姓名：黎捐 学号：0710618134 指导教师：曾繁政 设计时间：2010.11.5—2010.12.20
一、设计任务与要求 (1)设计任务: 利用单片机设计并制作简易的电子时钟，电路组成框图如图所示。 (2)（2） 设计要求：1）制作完成简易的电子时钟，时间可调整。 2）有闹钟功能。 二、方案设计与论证 简易电子时钟电路系统由主体电路和扩展功能电路两主题组成，总体功能原理是以STC89C52单片机为主要的控制核心，通过外接4个独立式键盘作为控制信号源，八个七段数码管作为显示器件，蜂鸣器作为定时器件，单片机实时的去执行相应的功能。在数码管上显示出来，此时通过不同的按键来观看和调节各种数据。CPU 控制原理图如图1所示。 图1. CPU 控制原理图 三、硬件系统的设计 3.1 STC89C52控制模块 STC89C52是一个低功耗高性能单片机，40个引脚，32个外部双向输入/输出（I/O ）端口，同时内含2个外中断口，2个16位可编程定时计数器,2个全双工串行通信口，STC89C51可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash 存储器结合在一起，特别是可反复擦写的Flash 存储器可有效地降低开发成本。 MCS-52单片机内部结构 8052单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明： 中央处理器： 中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU 负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。 数据存储器(RAM)： 8052内部有128个8位用户数据存储单元和128 个专用寄存器单元，它们是统一编 时间显示显示 主控器（51单片机） 时间 调整 声音报 时 (选做)