第一部分
数字电子课程设计
成绩评定表
课程设计任务书
目录
1 课程设计的目的与作用 (1)
1.1设计目的及设计思想 (1)
1.2设计的作用 (1)
1.3 设计的任务 (1)
2 所用multisim软件环境介绍 (1)
3 三位二进制同步加法计数器设计 (3)
3.1 基本原理 (3)
3.2 设计过程 (3)
4序列信号发生器的设计 (6)
4.1 基本原理 (6)
4.2 设计过程 (6)
5串行序列检测器电路设计 (7)
5.1 基本原理 (7)
5.2 设计过程 (8)
6 仿真结果分析 (11)
6.1 三位二进制同步加法计数器仿真 (11)
6.2 序列信号发生器（发生序列100101）的仿真 (14)
6.3 0110串行序列检测器电路设计 (17)
7 设计总结和体会 (23)
8 参考文献 (23)
1 课程设计的目的与作用
1.1设计目的及设计思想
根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。了解计数器和序列信号发生器的工作原理。
1.2设计作用
通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。学会分析仿真结果的正确性，与理论计算值进行比较。通过课程设计，加强动手，动
脑的能力。
1.3设计任务
1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。
2.设计一个序列信号发生器，要求发生序列100101。
2 所用multisim软件环境介绍
multisim软件环境介绍
Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。
针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。其中教育版适合高校的教学使用。
Multisim 7主界面。启动Multisim，就会看到其主界面，主要是由菜单栏、系统工具栏、设计工具栏、元件工具栏、仪器工具栏使用中元件列表、仿真开关、状态栏以及电路图编辑窗口等组成。如下图2.2.1所示。
Multisim 7提供了丰富的元器件。这些元器件按照不同的类型和种类分别存放在若干个分类库中。这些元件包括现实元件和虚拟元件。所谓的现实元件给出了具体的型号，它们的模型数据根据该型号元件参数的典型值确定。而所谓的虚拟元件没有型号，它的模型参数是根据这种元件各种元件各种型号参数的典型值，而不是某一种特定型号的参数典型值确定。另外，Multisim 7元件库中还提供一种3D虚拟元件，这种元件以三维的方式显示，比较形象、直观.。Multisim 7容许用户根据自己的需要创建新的元器件，存放在用户元器件库中。路2.2.2图所示。
图2.1multisim电路编辑窗口
Multisim 7提供了品种繁多、方便实用的虚拟仪器。比如数字万用表、信号发生器、示波器等17种虚拟仪器。点击主界面中仪表栏的相应的按钮即可方便地取用所需的虚拟仪器如图2.2.3所示。
图2.2multisim元件库
图2.3虚拟仪器
3 三位二进制同步加法计数器设计电路
3.1基本原理
设计一个三位二进制同步加法计数器，要求无效状态为000,110。
000 010 011 100 101 111
图3.1 状态图 排列n n n 210Q Q Q
3.2设计过程
⑴．选择触发器，求时钟方程、输出方程和状态方程 a ．选择触发器
由于JK 触发器的功能齐全，使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器。
b ．求时钟方程 采用同步方案，故取
012CP CP CP CP === (1-1）
CP 是整个要设计的时序电路的输入时钟脉冲。 c ．求状态方程
由1-1所示状态图可直接画出1-2所示电路次态n+1n+1n+1
2
10Q Q Q 卡诺图。再分解开便可以得到如图1-3所示各触发器的卡诺图。
n n
Q
图3.2次态n+1n+1n+1
2
10Q Q Q 卡诺图 Q 1n Q 0n
Q
a ．n+12Q 的卡诺图
n n
Q
b ．n+11Q 的卡诺图
n n
Q
c ．n+1
Q 的卡诺图
图3.3各触发器次态的卡诺图
显然，由图2-3所示各卡诺图便可以很容易的得到
10
201010
1101211012
2012n n
n n n n n n
n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +++?=++??=++??=+?? （2-2） ⑵．求驱动方程
JK 触发器的特性方程为1n Q JQ KQ +=+ （2-3） a ．变换状态方程，使之与式（2-3）的形式一致
10
2100012101110121
210010120221()()n n n n n n n n n
n n n n n n n
n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +++?=++=+??=++=+??=+?? (2-4)
b ．比较特性方程求驱动方程
0121121002021,,,n n n
n n n
n n J Q Q K Q J Q Q K Q J Q K Q ?==??==??
==?? (2-5)
⑶．画逻辑电路图
根据所选用的触发器和时钟方程，输出方程，驱动方程，便可以画出如图2-4所示的逻辑电路图。
图3.4三位二进制同步加法计数器逻辑电路图
⑷． 检查电路能否自启动
001010→, 110111→，可见在CP 操作下都能回到有效状态，电路
能够自启动。
4序列信号发生器的设计（发生序列100101）
4.1基本原理
序列信号发生器是能够依据时钟脉冲信号输出规定序列代码的一种时序电路。序列信号发生器的设计方法同序列检测器，只是不存在输入信号X 。
4.2设计过程
序列发生器（发生序列100101）的特性表
图4.1发生器特性表 输出方程
2
1
211010n
n
n
n
n
n n n
Y Q Q Q Q Q Q Q Q =+=?
设计电路图
根据上题设计的三位二进制加法器，用来设计这个序列中的六个不同的数值，这样可以很容易的观察这个序列的变化。
图4.2序列信号发生器逻辑图
5.0110串行序列检测器设计电路
5.1基本原理
设计一个串行序列信号检测器，检查输入信号中是否有“0110”序列信号。 设计步骤如下。
⑴．逻辑抽象，画出电路状态转换图
a ．输入变量用X 表示，X=0表示位数据为0，X=1表示位数据为1。输出变量用Z 表示，Z=1表示检测到0110序列信号，Z=0表示未检测到。
b ．电路状态量为4个，电路状态编号分别用0S ~3S 表示 各电路状态的含义
0S ：初始状态，电路还未收到一个有效的0
1S ：收到一个0或连续收到0后状态
2S ：连续收到01后的状态 3S ：连续收到011后的状态
c. 由题，列出电路状态转换图如图5.1所示。图中圆圈表示电路的各个状态，箭头表示在一个脉冲作用下，电路转换方向和结果；斜线上方和下方的数字表示转换前
输入，输出变量的值.
图5.1 电路状态转换图
从图中知，检测器的输出不仅取决于输入变量，而且还取决于电路的当前状态。
5.3设计过程
（1）状态分配，列出电路状态转换表
a ． 确定触发器的数目
电路状态数量M=4，代入n-1n 22M ≤≤，计算得n=2，电路需要两个触发器。 b ．电路状态编码
电路状态0S ~3S 用两个触发器的状态组合10Q Q 来表示，取0S ~3S 的编码为00,01,11,10。 c ．列出状态转换表
由图1及0S ~3S 的编码列出详细的状态转换表1
表1 0110序列信号检测器电路状态转换表
⑵．选定触发器，求出电路状态方程、输出方程和驱动方程 a ．确定触发器类型，JK 触发器。
b ．逻辑函数化简，写出状态方程，输出方程，驱动方程。
选用卡诺图化简的方法。将表1中的触发器当前状态编码作为输入数据，而将它们的下一个状态编码作为输出数据，并添入三变量卡诺图，可得次态变量11n Q +，10n Q +和输出变量Z 的卡诺图，如图1-6所示。
n
n
图5.211n Q +，10n Q +和输出变量Z 的卡诺图
将图2分解成3个卡诺图，分别表示11n Q +，10n Q +，Z 三个逻辑函数，如图1-7所示。 Q n n
a ．11n Q +
Q 1n Q 0n
b ．10n Q +
Q 1n Q 0n
Q 2n 00 01 11 10
c ．Z
图5.3卡诺图的分解
在图5.3中，用X ，1Q ，0Q 表示现态变量，并作为输入变量，进行化简后，得到电路状态方程
()
()()
11
01101011
0100010010010n n Q XQ Q Q XQ Q XQ Q
Q X Q Q X Q Q Q Q X Q X Q Q X Q XQ Q ++?=+=+??=+=++=++=+??
（5-1） 电路输出方程 10Z XQ Q = (2-2)
将式（2-1）中的两个逻辑式与JK 触发器特性方程1n Q JQ KQ +=+进行比较，得到两个触发器的驱动方程
1010
001
,,J XQ K XQ J X K XQ ?==??
==?? (5-2) ⑶．画出逻辑电路图
根据式（5-1）,式（5-2），画出0110序列信号检测器逻辑图，如图1-8所示。
图5.4. 0110序列信号检测器逻辑图
6 仿真结果分析
6.1三位二进制同步加法计数器仿真
在Multisim 10上开始对三位二进制同步加法计数器仿真，结果如图6.1所示。
（1）状态000
（2）状态010
（3）状态011
（4）状态100
（5）状态101
(6)状态111
图6.1三位二进制同步加法计数器仿真
6.2序列信号发生器（发生序列100101）的仿真
在Multisim 10上开始对序列信号发生器（发生序列100101）的仿真，结果如图6.2所示
（1）发生1
（2）发生0
(3)发生0
(4)发生1
(5)发生0
(6)发生1
图6.2序列信号发生器（发生序列100101）的仿真
重庆大学城市科技学院电气学院EDA课程设计报告 题目：多功能信号发生器 专业：电子信息工程 班级：2006级03班 小组：第12组 学号及姓名：20060075蒋春 20060071冯志磊 20060070冯浩真 指导教师：戴琦琦 设计日期：2009-6-19
多功能信号发生器设计报告 一、设计题目 运用所掌握的VHDL语言，设计一个信号发生器,要求能输出正弦波、方波、三角波、锯齿波，并且能改变其输出频率以及波形幅度，能在示波器上有相应波形显示。 二、课题分析 （1）．要能够实现四种波形的输出，就要有四个ROM（64*8bit）存放正弦波、方波、三角波、锯齿波的一个周期的波形数据，并且要有一个地址发生器来给ROM提供地址，ROM给出对应的幅度值。 （2）．因为要设计的是个时序电路，所以要实现输出波形能够改变频率，就必须对输入的信号进行分频，以实现整体的频率的改变。 （3）．设计要求实现调幅，必须对ROM输出的幅度信息进行处理。最简单易行的方法是对输出的8位的幅度进行左移（每移移位相当于对幅度值行除以二取整的计算），从而达到幅度可以调节的目的。同时为了方便观察，应再引出个未经调幅的信号作为对比。 三、设计的具体实现 1、系统概述 系统应该由五个部分组成：分频器（DVF）、地址发生器（CNT6B）、四个ROM 模块（data_rom_sin、data_rom_sqr、data_rom_tri、data_rom_c）、四输入多路选择器mux、幅度调节单元w。 2、单元电路设计与分析 外部时钟信号经过分频器分频后提供给地址发生器和ROM，四个ROM的输出接在多路选择器上，用于选择哪路信号作为输出信号，被选择的信号经过幅度调节单元的幅度调节后连接到外部的D/A转换器输出模拟信号。 （1）分频器（DVF） 分频器（DVF）的RTL截图
成绩评定表
课程设计任务书
摘要 本次课设题目为四位二进制加法计数器（缺0011 0100 0101 0110）。 首先在QuartusII8.1中建立名为count16的工程，用四位二进制加法计数器的VHDL语言实现了四位二进制加法计数器的仿真波形图，同时进行相关操作，锁定了所需管脚，将其下载到实验箱。 然后，在Multisim软件中，通过选用四个时钟脉冲下降沿触发的JK触发器和同步电路，画出其时序图，卡诺图，建立相关方程，做出相关计算，完成四位二进制加法计数器（缺0011 0100 0101 0110）的驱动方程。在Multisim软件里画出了四位二进制加法计数器的逻辑电路图。经过运行，分析由红绿灯的亮灭顺序及状态，和逻辑分析仪里出现波形图。说明四位二进制加法计数器顺利完成。 关键词：计数器；VHDL语言；仿真；触发器。
目录 一、课程设计目的 (1) 二、设计框图 (1) 三、实现过程 (2) 1、QUARTUS II实现过程 (2) 1.1建立工程 (2) 1.2编译程序 (7) 1.3波形仿真 (10) 1.4 仿真结果分析 (14) 1.5引脚锁定与下载 (14) 2、MULTISIM实现过程 (16) 2.1求驱动方程 (16) 2.2画逻辑电路图 (19) 2.3逻辑分析仪的仿真 (20) 2.4结果分析 (21) 2.5自启动判断 (22) 四、总结 (23) 五、参考书目 (24)
一、课程设计目的 1 了解同步加法计数器工作原理和逻辑功能。 2 掌握计数器电路的分析、设计方法及应用。 3 学会正确使用JK 触发器。 二、设计框图 状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制同步加法计数器用四个CP 下降沿触发的JK 触发器实现，其中有相应的跳变，即跳过了0011 0100 0101 0110四个状态，这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： 1010 101111001101111011110 /1 /1000 101101110010000100000/0/0/0/0/0/0/0/0/0/????←????←????←????←????←↓↑???→????→????→????→????→? B:状态转换图
信号发生器 一、设计目的 1.进一步掌握模拟电子技术的理论知识，培养工程设计能力 和综合分析问题、解决问题的能力。 2.基本掌握常用电子电路的一般设计方法，提高电子电路的 设计和实验能力。 3.学会运用Multisim10仿真软件对所作出的理论设计进行 仿真测试，并能进一步完善设计。 4.掌握常用元器件的识别和测试，熟悉常用仪表，了解电路 调试的基本方法。 二、设计容与要求 1.设计、组装、调试函数信号发生器 2.输出波形：正弦波、三角波、方波 3.频率围：10Hz-10KHz围可调 4.输出电压：方波V PP<20V, 三角波V PP=6V, 正弦波V PP>1V 三、设计方案仿真结果 1.正弦波—矩形波—三角波电路 原理图：
首先产生正弦波，再由过零比较器产生方波，最后由积分电路产生三角波。正弦波通过RC串并联振荡电路（文氏桥振荡电路）产生，利用集成运放工作在非线性区的特点，由最简单的过零比较器将正弦波转换为方波，然后将方波经过积分运算变换成三角波。 正弦—矩形波—三角波产生电路： 总电路中，R5用来使电路起振；R1和R7用来调节振荡的频率，R6、R9、R8分别用来调节正弦波、方波、三角波的幅值。左边第一个运放与RC串并联电路产生正弦波，中间部分为过零比较器，用来输出方波，最好一个运放与电容组成积分电路，用来输出三角波。
仿真波形： 调频和调幅原理 调频原理：根据RC 振荡电路的频率计算公式 RC f o π21 = 可知，只需改变R 或C 的值即可，本方案中采用两个可变电阻R1和R7同时调节来改变频率。 调幅原理：本方案选用了最简单有效的电阻分压的方式调幅，在输出端通过电阻接地，输出信号的幅值取决于电阻分得的电压多少。其最大幅值为电路的输出电压峰值，最小值为0。 RC 串并联网络的频率特性可以表示为 ) 1(311112 1 2 RC RC j RC j R C j R RC j R f Z Z Z U U F ωωωωω-+=++++=+= = ? ? ? 令,1 RC o =ω则上式可简化为) ( 31 ω ωωωO O j F -+ = ? ，以上频率特性可 分别用幅频特性和相频特性的表达式表示如下：
同步二进制加法计数器 F0302011 5030209303 刘冉 计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。它不仅可以计数，还可以对CP 脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。 1、计数器的特点： 在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数状态的电子电路称为计数器。特点为（1）该电路一般为Moore型电路，输入端只有CP信号。 （2）从电路组成看，其主要组成单元是时钟触发器。 2、计数器分类 1) 按CP脉冲输入方式，计数器分为同步计数器和异步计数器两种。 同步计数器：计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP脉冲作用下同时翻转。 异步计数器：计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其它触发器的输出，因此，触发器不是同时动作。 2) 按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。 加法计数器：计数器在CP脉冲作用下进行累加计数（每来一个CP脉冲，计数器加1）。 3) 按数制分为二进制计数器和非二进制计数器两类。 二进制计数器：按二进制规律计数。最常用的有四位二进制计数器，计数范围从0000到1111。 异步加法的缺点是运算速度慢，但是其电路比较简单，因此对运算速度要求不高的设备中，仍不失为一种可取的全加器。同步加法优点是速度快，虽然只比异步加法快千分之一甚至几千分之一秒，但对于计数器来讲，却是十分重要的。所以在这个高科技现代社会中，同步二进制计数器应用十分广泛。 下图为三位二进制加法计数器的电路图。 图1 三位二进制计数器 图示电路为对时钟信号计数的三位二进制加法计数器或称为八进制加法计数器。 该电路的经典分析过程: 1.根据电路写出输出方程、驱动方程和状态方程 2. 求出状态图 3.检查电路能否自启动 4.文字叙述逻辑功能 解：
华南师范大学实验报告 学生姓名林竞浩李瑜贤学号20102804016 专业多媒体与网络技术年级、班级2010级4班 课程名称模拟电路与数字电路实验项目555定时器的应用 实验类型□验证□设计□综合实验时间2011年月日 实验指导老师实验评分 一、实验目的 1 学会构建序列发生器的基本方法 2掌握对序列信号发生器序列信号的测试分析方法。 二、实验仪器 安装有Multisim10软件的个人电脑 三、实验原理 序列信号器产生序列信号，有多种方法。本实验采用计数器和数据选择器构成发生。图一中四位二进制同步计数器74S163状态输出端QC,QB,QA输出的数据，送入8选1数据选择器74S151的地址输入端ABC，需要获取产生的序列信号接至数据选择器74S151数据输入端D0-D7，数据从Y或W端输出，实验电路原理图如下
四、实验步骤 1设定产生周期为00010111序列信号。 2打开电脑Multisim10操作平台，从TTL元件库中取出74S163，74S151，显示器件库中取下带译码器的数码管及探针等器件，以及逻辑分析仪，按实验电路图连接好。 3设定时钟信号发生器V1的频率为100HZ .调整好实验电路后，数码管有0-7计数显示，探针有闪动。 4双击打开逻辑分析仪工作界面，以备测试波形。调整逻辑分析仪时钟源为外同步。正常后，观察数码管，探针，逻辑分析仪波形的变化，把相关数据填入表1中 输入时钟脉冲计数器输出逻辑指示灯数码管显示 QC QB QA Y 0 0 0 0 N 0 1 0 0 1 N 1 2 0 1 0 N 2 3 0 1 1 Y 3 4 1 0 0 N 4 5 1 0 1 Y 5
函数信号发生器设计报告 一、 设计要求 设计制作能产生正弦波、方波、三角波等多种波形信号输出的波形发生器，具体要求： （1） 输出波形工作频率范围为2HZ ～200KHZ ，且连续可调； （2） 输出频率分五档：低频档：2HZ ～20HZ ；中低频档：20HZ ～200HZ ； 中频档：200HZ ～2KHZ ；中高频档：2KHZ ～20KHZ ；高频档：20KHZ ～200KHZ 。 （3） 输出带LED 指示。 二、 设计的作用、目的 1. 掌握函数信号发生器工作原理。 2. 熟悉集成运放的使用。 3. 熟悉Multisim 软件。 三、 设计的具体实现 3.1函数发生器总方案 采用分立元件，设计出能够产生正弦波、方波、三角波信号的各个单元电路，利用Multisim 仿真软件模拟，调试各个参数，完成单元电路的调试后连接起来，在正弦波产生电路中加入开关控制，选择不同档位的元件，达到输出频率可调的目的。 总原理图：
3.2单元电路设计、仿真 Ⅰ、RC桥式正弦波振荡电路 图1：正弦波发生电路 正弦波振荡器是在只有直流供电、不加外加输入信号的条件下产生正弦波信号的电路。 正弦波产生电路的基本结构是：引入正反馈的反馈网络和放大电路。其中：接入正反馈是产生振荡的首要条件，它又被称为相位条件；产生振荡必须满足幅度条件；要保证输出波形为单一频率的正弦波，必须具有选频特性；同时它还应具有稳幅特性。因此，正弦波产生电路一般包括：放大电路、反馈网络、选频网络、稳幅电路四个部分。根据选频电路回路的不同，正弦波振荡器可分为RC正弦波振荡器、LC正弦波振荡器和石英晶体振荡器。其中，RC正弦波振荡器主要用于产生中低频正弦波，振荡频率一般小于1MHz，满足本次设计要求，故选用RC 正弦波振荡器。
成绩评定表 学生姓名郝晓鹏班级学号1103060129 专业通信工程课程设计题目四位二进制加法 计数器 评语 组长签字： 成绩 日期20 年月日
课程设计任务书 学院信息科学与工程学院专业通信工程 学生姓名郝晓鹏班级学号1103060129 课程设计题目四位二进制加法计数（缺0010 0011 1101 1110） 实践教学要求与任务: 1、了解数字系统设计方法。 2、熟悉VHDL语言及其仿真环境、下载方法。 3、熟悉Multisim仿真环境。 4、设计实现四位二进制加计数（缺0010 0011 1101 1110） 工作计划与进度安排: 第一周：熟悉Multisim及QuartusII环境，练习数字系统设计方法。包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计 方法的优缺点 第二周：1.在QuartusII环境中仿真实现四位二进制加计数（缺0100 0101 1001 1010 ）。 2.在Multisim环境中仿真实现四位二进制加计数，缺（0100 0101 1001 1010），并通过虚拟仪器验证其正确性。 指导教师： 201 年月日专业负责人： 201 年月日 学院教学副院长： 201 年月日
摘要 本文采用在MAXPLUSⅡ环境中用VHDL语言实现四位二进制加法计数（缺0010 0011 1101 1110），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制加法计数器（缺0010 0011 1101 1110），并通过虚拟仪器验证其正确性。 关键词：MAXPLUSⅡ环境；VHDL语言；四位二进制加计数；Multisim环境
目录 1课程设计的目的与作用 (1) 2设计任务 (1) 2.1同步计数器 (1) 2.2序列信号发生器 (1) 3设计原理 (1) 3.1同步计数器 (1) 3.1.1加法计数器 (2) 3.1.2减法计数器 (2) 3.1.3用集成芯片设计一个256进制的加法器 (2) 3.2序列信号发生器 (3) 4实验步骤 (3) 4.1同步计数器 (3) 4.1.1加法计数器 (4) 4.1.2减法计数器 (7) 4.1.3用集成芯片设计一个256进制的加法器 (10) 4.2序列信号发生器 (11) 5设计总结与体会 (14) 6参考文献 (15)
1课程设计的目的与作用 1.了解同步计数器及序列信号发生器工作原理； 2.掌握计数器电路的分析，设计方法及应用； 3.掌握序列信号发生器的分析，设计方法及应用； 2设计任务 2.1同步计数器 1.使用设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路 选用与门和与非门等。 2.根据自己的设计接线。 3.检查无误后，测试其功能。 2.2序列信号发生器 1.使用设计一个能循环产生给定序列的序列信号发生器，其中发生序列（1000001），组 合电路选用与门和与非门等。 根据自己的设计接线。 2.检查无误后，测试其功能。 3设计原理 3.1同步计数器 （1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。 （2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，
目录 一、课题名称 (2) 二、内容摘要 (2) 三、设计目的 (2) 四、设计内容及要求 (2) 五、系统方案设计 (3) 六、电路设计及原理分析 (4) 七、电路仿真结果 (7) 八、硬件设计及焊接测试 (8) 九、故障的原因分析及解决方案 (11) 十、课程设计总结及心得体会 (12)
一、课题名称：函数信号发生器的设计 二、内容摘要： 函数信号发生器作为一种常用的信号源,是现代测试领域内应用最为广泛的通用仪器之一。在研制、生产、测试和维修各种电子元件、部件以及整机设备时，都要有信号源，由它产生不同频率不同波形的电压、电流信号并加到被测器件或设备上，用其他仪器观察、测量被测仪器的输出响应，以分析确定它们的性能参数。信号发生器是电子测量领域中最基本、应用最广泛的一类电子仪器。它可以产生多种波形信号,如正弦波,三角波,方波等,因而此次课程设计旨在运用模拟电子技术知识来制作一个能同时输出正弦波、方波、三角波的信号发生器。 三、设计目的： 1、进一步掌握模拟电子技术知识的理论知识，培养工程设计能力和综合分析能力、解决问题的能力。 2、基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力。 3、学会运用Multisim仿真软件对所做出来的理论设计进行仿真测试，并能进一步解决出现的基本问题，不断完善设计。 4、掌握常用元器件的识别和测试，熟悉万用表等常用仪表，了解电路调试的基本方法，提高实际电路的分析操作能力。 5、在仿真结果的基础上，实现实际电路。 四、设计内容及要求： 1、要求完成原理设计并通过Multisim软件仿真部分 （1）RC桥式正弦波产生电路，频率分别为300Hz、1KHz、10KHz、500KHz，输出幅值300mV~5V可调、负载1KΩ。 （2）占空比可调的矩形波电路，频率3KHz，占空比可调范围10%~90%，输出幅值3V、负载1KΩ。 （3）占空比可调的三角波电路，频率1KHz，占空比可调范围10%~90%，输出幅值3V、负载1KΩ。 （4）多用信号源产生电路，分别产生正弦波、方波、三角波，频率范围
基于51单片机的信号发生器设计报告 二零一四年十二月十一日
摘要 根据题目要求以及结合实际情况，本文采用一种以AT89C51单片机为核心所构成的波形发生器，可产生方波、三角波、正弦波、锯齿波等多种波形，波形的频率可用程序改变，并可根据需要选择单极性输出或双极性输出，具有线路简单、结构紧凑、性能优越等特点。本设计经过测试，性能和各项指标基本满足题目要求。 关键词：信号发生器 DAC0832芯片 LM358运放 89C51芯片
目录 摘要...................................................................... 目录...................................................................... 第一章绪论................................................................. 1.1单片机概述........................................................... 1.2信号发生器的概述和分类.............................................. 1.3问题重述及要求....................................................... 第二章方案的设计与选择................................................... 2.1方案的比较........................................................... 2.2设计原理 ............................................................. 2.3设计思想 ............................................................. 2.4实际功能 ............................................................. 第三章硬件设计............................................................ 3.1硬件原理框图......................................................... 3.2主控电路 ............................................................. 3.3数、模转换电路....................................................... 3.4按键接口电路......................................................... 3.5时钟电路 ............................................................. 3.6显示电路 ............................................................. 第四章软件设计............................................................ 4.1程序流程图........................................................... 参考文献.................................................................... 附录1 电路原理图 .......................................................... 附录2 源程序............................................................... 附录3 器件清单......................................................
洛阳理工学院 十 进 制 4 位 加 法 计 数 器 系别：电气工程与自动化系 姓名：李奇杰学号：B10041016
十进制4位加法计数器设计 设计要求： 设计一个十进制4位加法计数器设计 设计目的： 1.掌握EDA设计流程 2.熟练VHDL语法 3.理解层次化设计的内在含义和实现 设计原理 通过数电知识了解到十进制异步加法器的逻辑电路图如下 Q3 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计 设计内容 JK JK触发器的VHDL文本描述实现： --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is
port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clk'event and clk='0' then if j='0' and k='0' then q_s <= q_s; elsif j='0' and k='1' then q_s <= '0'; elsif j='1' and k='0' then q_s <= '1'; elsif j='1' and k='1' then q_s <= not q_s; end if; end if; end process; q <= q_s; qn <= not q_s; end one; 元件门级电路： 与门VHDL文本描述实现： --与门描述library ieee; use ieee.std_logic_1164.all;
锯齿波信号发生器的设计 技术指标要求： 频率f=500Hz ，V p-p =10V 。 该课题的内容： （一）原理结构说明 一、滞回比较器 在单限比较器中，输入电压在阈值电压附近的任何微小变化，R 都将引起输出电压的跃变，不管这种微小变化是来源于输入信号还是外部干扰。因此，虽然单限比较器很灵敏，但是抗干扰能力差。滞回比较器具有滞回特性，即具有惯性，因此也就具有一定抗干扰能力。从反相输入端输入的滞回比较器电路如图(a)所示，滞回比较器电路中引入了正反馈。 (b)电压传输特性 从集成运放输出端的限幅电路可以看出，uo =±U Z 。集成运放反相输入端电位u N =u I ，同相输入端电位 根据“虚短”u N =u P ，求出的u I 就是阈值电压，因此得出 U Z U Z R 1+R 2 u P = R 1 U Z ±U T = ± R 1
当u I<-U T，u N+U T，uo=-U Z。 当u I>+U T，u N>u P，因而uo=-U Z，所以u P=-U T。u I<-U T，uo=+U Z。 可见，uo从+U Z跃变为-U Z和uo从-U Z跃变为+U Z的阈值电压是不同的，电压传输特性如图(b)所示。 在我们所设计的锯齿波发生器中，滞回比较器由运放U1和电阻 Rb,R1,R4所组成。 通过由稳压管D1,D2和限流电阻R3构成的输出限幅电路，从而输出方波波 形。 其中调节电阻Rb,R1可改变锯齿波的幅值和一定范围的频率。调节滞回 比较器的稳幅输出D1,D2值，可调整方波输出幅值，可改变积分时间，从 而在一定范围内改变锯齿波的频率。 二、积分电路 如图所示的积分运算电路中，由于集成运放的同相输入端通过R’接 地，u N=u P=0，为“虚地”。 电路中电容C的电流等于流过电 阻R的电流 输出电压与电容上电压的关系为 u o=-u c 而电容上电压等于其电流的积分，故
课程设计(论文)任务书 电气学院电力系统及其自动化专业12（1 ）班 一、课程设计(论文)题目：简易信号发生器设计 二、课程设计(论文)工作自 2015年1 月12 日起至2015 年 1月16 日止。 三、课程设计(论文) 地点:电气学院机房 10-303 四、课程设计(论文)内容要求： 1．课程设计的目的 （1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用； （3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。 2．课程设计的内容及任务 （1）可产生频率可调的正弦波（64个点）、方波、锯齿波或三角波。 （2）显示出仿真波形。 （3）通过按键选择输出波形的种类。 （4）在此基础上使输出波形的幅值可控。
3.课程设计说明书编写要求 （1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。（2）说明书内容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。应阐述整个设计内容，要重点突出，图文并茂，文字通畅。 （3）报告内容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，） 调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4） 学生签名： 2015年1月16 日 课程设计(论文)评审意见 （1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（） （9）程序代码是否具有创新性；全部（）、部分（）、无（） （10）书写整洁、条理清楚、格式规范；规范（）、较规范（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（） 评阅人：
1、要求：设计一个四位二进制计数器，将计数结果由数码管显示，显示结果为十进制数。数码管选通为低电平有效，段码为高电平有效。 分析：VHDL 描述包含五部分：计数器、将四位二进制数拆分成十进制数的个位和十位、二选一的数据选择器、七段译码、数码管选通控制信号 线定义为信号 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter3 is Port ( clk:in STD_LOGIC; clk1 : in STD_LOGIC; clr : in STD_LOGIC; en : in STD_LOGIC; co : out STD_LOGIC; scanout:out std_logic_vector(1 downto 0); ledout:out std_logic_vector(6 downto 0)); end counter3; architecture Behavioral of counter3 is signal cnt:std_logic_vector(3 downto 0); signal cnt1:std_logic_vector(3 downto 0); signal cnt2:std_logic_vector(3 downto 0); signal hex:std_logic_vector(3 downto 0); signal scan:std_logic_vector(1 downto 0); en clr
数码电子学实验 设计序列信号发生器 报告人：XXX 一．具体要求 要求用D触发器和门电路设计一个产生1101001序列（序列左边先输出）的序列发生器。
二．实验目的 1.熟悉原理图输出法； 2.了解可编程器件的实际应用。 三．实验准备 1.详解D 触发器 ①电路组成 为了避免同步RS 触发器同时出现R 和S 都为1的情况，可在R 和S 之间接入非门G1，如图1所示，这种单输入的触发器称为D 触发器。图2为其逻辑符号。D 为信号输入端。 图1：D 触发器逻辑图 图2：D 触发器逻辑符号 ②逻辑功能 在CP=0时，G2，G3被封锁，都输出1，触发器保持原状态不变，不受D 端输入信号的控制。 在CP=1时，G2，G3解除封锁，可接收D 端输入的信号。如1=D 时，0=D ，触发器翻到1状态，即Q n+1=1,如0=D 时，1=D ，触发器翻到0状态，即Q n+1=0，由此可列出表1所示同步D 触发器的特性表。 表1：同步D 触发器特性表 D Q n Q n+1 说明 0 0 0 输出状态和D 相同 0 1 0 输出状态和D 相同 1 0 1 输出状态和D 相同 1 1 1 输出状态和D 相同 由上述分析可知，同步D 触发器的逻辑功能如下： 当CP 由0变为1后，触发器的状态翻到和D 的状态相同； 当CP 由1变为0后，触发器保持原状态不变。 ③D 触发器的名词来源 D 触发器不会发生RS 触发器不确定的情形（S=1,R=1），也不会发生JK 触发器的追跑情况（J=1,K=1),那么为什么成为D 触发器呢？因为输出Q 等于输入D ，但是要经过一个CLOCK
函数信号发生器设计报告 目录 一、设计要求 .......................................................................................... - 2 - 二、设计的作用、目的 .......................................................................... - 2 - 三、性能指标 .......................................................................................... - 2 - 四、设计方案的选择及论证 .................................................................. - 3 - 五、函数发生器的具体方案 .................................................................. - 4 - 1. 总的原理框图及总方案 ................................................................. - 4 - 2.各组成部分的工作原理 ................................................................... - 5 - 2.1 方波发生电路 .......................................................................... - 5 - 2.２三角波发生电路 .................................................................... - 6 - 2.３正弦波发生电路 .................................................................. - 7 - 2.４方波---三角波转换电路的工作原理 ................................ - 10 - 2.５三角波—正弦波转换电路工作原理 .................................. - 13 - 3. 总电路图 ....................................................................................... - 15 - 六、实验结果分析 ................................................................................ - 16 - 七、实验总结 ........................................................................................ - 17 - 八、参考资料 ........................................................................................ - 18 - 九、附录：元器件列表 ........................................................................ - 19 -
学院信息学院专业通信工程姓名陈洁学号02 设计题目数字系统课程设计 内容四位二进制加法计数器 技术参数和要求0000→0001→0010→0011→0110→0111→1000→1001→1010→1011→1100→→1101→1110→1111→0000 缺0100→0101 设计任务 1.按要求设计VHDL程序， 2.在Xinlinx Ise环境中运行程序并输出仿真波形。 工作进度和安排第18周： 1.学习Xinlinx Ise软件知识，熟悉软件相关操作； 2.学习multsim软件知识，熟悉其在画逻辑电路时的应用； 3.查阅相关资料，学习时序逻辑电路设计知识。 第20周： 1.按要求编写程序代码，； 2.运行并输出仿真波形； 3.程序下载到电路板测试； 4.利用multsim软件，设计时序电路； 5.运行并验证结果； 6.撰写报告。 指导教师（签字）： 年月日学院院长（签字）： 年月日
目录 一．数字系统简介 (3) 二．设计目的和要求 (3) 三．设计内容 (3) 四．VHDL程序设计 (3) 五．波形仿真 (11) 六. 逻辑电路设计 (12) 六．设计体会 (13) 七．参考文献 (13)
一．数字系统简介 在数字逻辑设计领域，迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的描述，这样就能把系统的设计分解为逻辑设计（前端），电路实现（后端）和验证桑相互独立而又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种数字逻辑电路和组件建成宏单元或软件核，即ip库共设计者引用，设计者可以利用它们的模型设计电路并验证其他电路。VHDL这种工业标准的产生顺应了历史潮流。 二．设计目的和要求 1、通过《数字系统课程设计》的课程实验使电子类专业的学生能深入了解集成中规 模芯片的使用方法。 2、培养学生的实际动手能力，并使之初步具有分析，解决工程实际问题的能力。三．设计内容 四位二进制加计数，时序图如下： 0000→0001→0010→0011→0110→0111→1000→1001→1010→1011→1100→→1101→1110→1111 →0000 缺0100→0101 。由JK触发器组成4位异步二进制加法计数器。 四．VHDL程序设计 四位二进制加计数，缺0100，0101（sw向上是0(on)；灯亮为0） LIBRARY IEEE; USE entity count10 is PORT (cp,r:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end count10; ARCHITECTURE Behavioral OF count10 IS SIGNAL count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp,r) BEGIN if r='0' then count<="0000"; elsiF cp'EVENT AND cp='1' THEN if count="0011" THEN count <="0110"; ELSE count <= count +1; END IF; end if; END PROCESS; q<= count; end Behavioral;
河南师范大学设计性实验报告 学期：2014-2015学年第 1 学期 m序列发生器设计实现_实验 实验小组成员： 班级：2013级网络工程班 学院：计算机与信息工程学院 填表日期： 2014年 11月 29 日
实验项目简介： 1 问题描述 通常产生伪随机序列的数字电路为一反馈移位寄存器。根据其构成结构，它又分为线性反馈移位寄存器和非线性反馈移位寄存器两类，由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，简称m序列。 2.实验原理： 此实验是用4位移位寄存器实现可控乘/除法2到8步长为2n电路通过分析不难看出本次实验的乘除法运算中一个只出现三个数字2、4、8写成二进制为0010、0100、1000可以发现每一次乘法都只是将1向左移一个位每一次除法则是向右移一位，那么就可以使用74194双向移位寄存器。首先要了解4位移位寄存器。工作原理：74194是一个4位双向移位寄存器。它具有左移、右移、并行输入数据、保持以及清除等五种功能： 当~R=1MA MB=00 MA MB=01 MA MB=10 MA MB=11 3．一个完整的系统应具有以下功能： 1）控制信号的移动方向，通过改变S1S0的编码状态，使移位器左移、右移、保持等。 2）可以得到m序列的周期,通过观察示波器中CLK与Sl或者Sr的波形，可以得出m序列的周期。 4.实验目的： 1、掌握M序列信号产生的基本方法 2、利用EWB产生M序列信号，设计电路做成M序列信号发 5.实验条件：学院提供公共机房，1台/学生微型计算机。
实验总结： 1.在实验的过程中，小组成员积极准备。通过实验加深了对74194芯片性能的 了解，提高了各个成员的动手能力。 2.但是由于知识掌握不够全面准确的原因，实验过程中多次出现问题，小组成 员积极思考，最终解决了问题。 3.在观察m序列周期的过程中，出现了周期同预期不符合的情况，最终发现 是输入脉冲时出现了问题。
信号发生器设计 一、设计任务 设计一信号发生器，能产生方波、三角波和正弦波并进行仿真。 二、设计要求 基本性能指标：(1)频率范围100Hz~1kHz；(2)输出电压：方波U p-p≤24V，三角波U =6V，正弦波U p-p>1V。 p-p 扩展性能指标：频率范围分段设置10Hz~100Hz, 100Hz~1kHz，1kHz~10kHz；波形特性方波t r<30u s（1kHz，最大输出时）用仪器测量上升时间，三角波r△<2%，正弦波r <5%。（计算参数） ～ 三、设计方案 信号发生器设计方案有多种，图1是先产生方波、三角波，再将三角波转换为正弦波的组成框图。 图1 信号发生器组成框图 主要原理是：由迟滞比较器和积分器构成方波——三角波产生电路，三角波在经过差分放大器变换为正弦波。方波——三角波产生基本电路和差分放大器电路分别如图2和图4所示。 图2所示，是由滞回比较器和积分器首尾相接形成的正反馈闭环系统，则比较器A1输出的方波经积分器A2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波、方波发生器。其工作原理如图3所示。
图2 方波和三角波产生电路 图3 比较器传输特性和波形 利用差分放大器的特点和传输特性，可以将频率较低的三角波变换为正弦波。（差模传输特性）其基本工作原理如图5所示。为了使输出波形更接近正弦波，设计时需注 应接近晶体意：差分放大器的传输特性曲线越对称、线性区越窄越好；三角波的幅值V m 管的截止电压值。 图4 三角波→正弦波变换电路
图5 三角波→正弦波变换关系 在图4中，RP 1调节三角波的幅度，RP 2调整电路的对称性，并联电阻R E2用来减小差分放大器的线性区。C 1、C 2、C 3为隔直电容，C 4为滤波电容，以滤除谐波分量，改善输出波形。取Ic2上面的电流（看输出） 波形发生器的性能指标： ①输出波形种类：基本波形为正弦波、方波和三角波。 ②频率范围：输出信号的频率范围一般分为若干波段，根据需要，可设置n 个波段范围。(n>3) ③输出电压：一般指输出波形的峰-峰值U p-p 。 ④波形特性：表征正弦波和三角波特性的参数是非线性失真系数r ～和r △；表征方波特性的参数是上升时间t r 。 四、电路仿真与分析 实验仿真电路图如图