I2C总线简介
1.概述：
I2C是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee", 它是一种两线接口。
I2C 只是用两条双向的线，一条Serial Data Line (SDA) ，另一条Serial Clock (SCL)。
SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发)
SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。
2.输出级
每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点：
1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电阻,阻值的大小常
为1k8, 4k7 and 10k ，但1k8 时性能最好；当总线空闲时，两根线均为高电平。连
到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL 都是线"与"关系。
2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致，为"
时钟同步"和"总线仲裁"提供了硬件基础。
3.主设备与从设备
系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。
?
?主端主要用来驱动SCL line；
?从设备对主设备产生响应；
二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。
4.速率：
普通模式：100kHz；
快速模式：400kHz；
高速模式：3.4MHz；
没有任何必要使用高速SCL，将SCL保持在100k或以下，然后忘了它吧。
一、协议
1.空闲状态
I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。
2.起始位与停止位的定义：
?起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。
?停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。
3.ACK
发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。
如下图逻辑分析仪的采样结果：释放总线后，如果没有应答信号，sda应该一直持续为高电平，但是如图中蓝色虚线部分所示，它被拉低为低电平，证明收到了应答信号。
这里面给我们的两个信息是：1)接收器在SCL的上升沿到来之前的低电平期间拉低SDA；
2)应答信号一直保持到SCL的下降沿结束；正如前文红色标识所指出的那样。
4.数据的有效性：
I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。
我的理解：虽然只要求在高电平期间保持稳定，但是要有一个提前量，也就是数据在SCL 的上升沿到来之前就需准备好，因为在前面I2C总线之(一)---概述一文中已经指出，数据是在SCL的上升沿打入到器件(EEPROM)中的。
5.数据的传送：
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL 串行时钟的配合下，在SDA上逐位地串行传送每一位数据。数据位的传输是边沿触发。二、工作过程
总线上的所有通信都是由主控器引发的。在一次通信中，主控器与被控器总是在扮演着两种不同的角色。
1.主设备向从设备发送数据
主设备发送起始位，这会通知总线上的所有设备传输开始了，接下来主机发送设备地址，与这一地址匹配的slave将继续这一传输过程，而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后，发送它所要读取或写入的从设备的内部寄存器地址；之后，发送数据。数据发送完毕后，发送停止位：
写入过程如下：
发送起始位
?发送从设备的地址和读/写选择位；释放总线，等到EEPROM拉低总线进行应答；如果EEPROM接收成功，则进行应答；若没有握手成功或者发送的数据错误时EEPROM 不产生应答，此时要求重发或者终止。
?发送想要写入的内部寄存器地址；EEPROM对其发出应答；
?发送数据
?发送停止位.
?EEPROM收到停止信号后，进入到一个内部的写入周期，大概需要10ms，此间任何操作都不会被EEPROM响应；(因此以这种方式的两次写入之间要插入一个延时，否则会导致失败，博主曾在这里小坑了一下)
详细：
需要说明的是：①主控器通过发送地址码与对应的被控器建立了通信关系，而挂接在总线上的其它被控器虽然同时也收到了地址码，但因为与其自身的地址不相符合，因此提前退出与主控器的通信；
2.主控器读取数据的过程：
读的过程比较复杂，在从slave读出数据前，你必须先要告诉它哪个内部寄存器是你想要读取的，因此必须先对其进行写入(dummy write)：
?发送起始位；
?发送slave地址+write bit set；
?发送内部寄存器地址；
?重新发送起始位，即restart；
?重新发送slave地址+read bit set；
?读取数据
主机接收器在接收到最后一个字节后，也不会发出ACK信号。于是，从机发送器释放SDA线，以允许主机发出P信号结束传输。
?发送停止位
详细：
为了加深对I2C总线的理解，用C语言模拟IIC总线，边看源代码边读波形：如下图所示的写操作的时序图：
读时序的理解同理。对于时序不理解的朋友请参考“I2C总线之(二)---时序”
完整的程序如下：
#include
#define uchar unsigned char
#define uint unsigned int
#define write_ADD 0xa0
#define read_ADD 0xa1
uchar a;
sbit SDA=P2^0;
sbit SCL=P2^1;
void SomeNop(); //短延时
void init(); //初始化
void check_ACK(void)；
void I2CStart(void);
void I2cStop(void);
void write_byte(uchar dat);//写字节
void delay(uint z);
uchar read_byte(); //读字节
void write(uchar addr,uchar dat); //指定地址写
uchar read(uchar addr); //指定地址读
bit flag; //应答标志位
void main()
{
init();
write_add(5,0xaa); //向地址5写入0xaa
delay(10); //延时,否则被坑呀！！！
P1=read_add(5); //读取地址5的值
while(1);
}
//*************************************************************************** void delay()//简单延时函数
{ ;; }
//***************************************************************************
void start() //开始信号 SCL在高电平期间，SDA一个下降沿则表示启动信号
{
sda=1; //释放SDA总线
delay();
scl=1;
delay();
sda=0;
delay();
}
//***************************************************************************
void stop() //停止 SCL在高电平期间，SDA一个上升沿则表示停止信号
{
sda=0;
delay();
scl=1;
delay();
sda=1;
delay();
}
//***************************************************************************
void respons() //应答 SCL在高电平期间，SDA被从设备拉为低电平表示应答
{
uchar i;
scl=1;
delay();
//至多等待250个CPU时钟周期
while((sda==1)&&(i<250))i++;
scl=0;
delay();
}
//***************************************************************************
void init()//总线初始化将总线都拉高一释放总线发送启动信号前，要先初始化总线。即总有检测到总线空闲才开始发送启动信号
{
sda=1;
delay();
scl=1;
delay();
}
//***************************************************************************
void write_byte(uchar date) //写一个字节
{
uchar i,temp;
temp=date;
for(i=0;i<8;i++)
{
temp=temp<<1;
scl=0;//拉低SCL，因为只有在时钟信号为低电平期间按数据线上的高低电平状态才允许变化；并在此时和上一个循环的scl=1一起形成一个上升沿
delay();
sda=CY;
delay();
scl=1;//拉高SCL，此时SDA上的数据稳定
delay();
}
scl=0;//拉低SCL，为下次数据传输做好准备
delay();
sda=1;//释放SDA总线，接下来由从设备控制，比如从设备接收完数据后，在SCL为高时，拉低SDA作为应答信号
delay();
}
//***************************************************************************
uchar read_byte()//读一个字节
{
uchar i,k;
scl=0;
delay();
sda=1;
delay();
for(i=0;i<8;i++)
{
scl=1;//上升沿时，IIC设备将数据放在sda线上，并在高电平期间数据已经稳定，可以接收啦
delay();
k=(k<<1)|sda;
scl=0;//拉低SCL，使发送端可以把数据放在SDA上
delay();
}
return k;
}
//***************************************************************************
void write_add(uchar address,uchar date)//任意地址写一个字节
{
start();//启动
write_byte(0xa0);//发送从设备地址
respons();//等待从设备的响应
write_byte(address);//发出芯片内地址
respons();//等待从设备的响应
write_byte(date);//发送数据
respons();//等待从设备的响应
stop();//停止
}
//***************************************************************************
uchar read_add(uchar address)//读取一个字节
{
uchar date;
start();//启动
write_byte(0xa0);//发送发送从设备地址写操作 respons();//等待从设备的响应
write_byte(address);//发送芯片内地址
respons();//等待从设备的响应
start();//启动
write_byte(0xa1);//发送发送从设备地址读操作 respons();//等待从设备的响应
date=read_byte();//获取数据
stop();//停止
return date;//返回数据
}
I2C总线信号时序分析 在I2C总线通信的过程中，参与通信的双方互相之间所传输的信息种类归纳如下。 主控器向被控器发送的信息种类有：启动信号、停止信号、7位地址码、读／写控制位、10位地址码、数据字节、重启动信号、应答信号、时钟脉冲。 被控器向主控器发送的信息种类有：应答信号、数据字节、时钟低电平。 下面对I2C总线通信过程中出现的几种信号状态和时序进行分析。 ①总线空闲状态。 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 ②启动信号。 在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（即负跳变），定义为I2C总线总线的启动信号，它标志着一次数据传输的开始。 启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的，在建立该信号之前I2C总线必须处于空闲状态，如图1所示。 图1 I2C总线上的启动信号和停止信号 ③停止信号。
在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。 停止信号也是一种电平跳变时序信号，而不是一个电平信号，停止信号也是由主控器主动建立的，建立该信号之后，I2C总线将返回空闲状态。 ④数据位传送。 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。 进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。 只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1的电平取决于器件本身的正电源电压VDD（当使用独立电源时），如图2所示。 图2 I2C总线上的数据位传送 ⑤应答信号。 I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
1.概述： I2C是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee", 它是一种两线接口。 I2C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM 器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成" 线与"关系。 2.输出级 每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场
效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点： 1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电 阻,阻值的大小常为 1k8, 4k7 and 10k ，但1k8 时性能最好； 当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线"与"关系。 2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否 与刚才输出一致，为"时钟同步"和"总线仲裁"提供了硬件基础。 3.主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容 400pF的限制。 o主端主要用来驱动SCL line； o从设备对主设备产生响应；
启动信号： SCL为高电平的时候，SDA由高电平向低电平跳变。 结束信号： SCL为高电平的时候，SDA由低电平向高电平跳变。 应答信号： I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功，对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。 写时序： 开始信号：主机+从设备地址+写命令，从机应答，应答成功，表示有这个设备，然后主机+设备内部寄存器地址，此时不用再加写命令控制字，从机应答，应答成功，表示设备内有这个地址，主机写入数据，从机应答，是否继续发送，不发送的话，发送停止信号P。 读时序： 要想读设备，首先要知道将要所读取设备的地址告诉从设备，从设备才能将数据放到（发送）SDA上使主设备读取，从设备将数据放入SDA上的过程，由硬件主动完成，不用人为的写入。所以首先先写入从机地址，然后+写控制命令，从机应答，应答成功，表示有这个设备，然后写入内部寄存器地址，此时不用再加写命令控制字，从机应答，应答成功，表示设备内有这个地址。然后主机继续发出：写入从机地址，然后+读命令，从机应答，应答成功，此时便可以读取数据了，从设备已经将数据放入到SDA上了。地址跟设备已经验证了，不用再进行验证。 启动信号与停止信号的时序图如下图所示： 数据位发送： 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1则为高电平。时序如下图所示：
I2C总线时序详解 欧阳家百（2021.03.07） 由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。
起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态 起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。 在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。
I2C总线协议及工作原理 一、概述 1、I2C总线只有两根双向信号线。一根是数据线SDA，另一根是时钟线SCL。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。 I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平（SDL=1;SCL=1）。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。 2、主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。 主端主要用来驱动SCL line； 从设备对主设备产生响应； 二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。 二、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位的定义： 起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。 停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。 起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用的状态；在终止信号产生后，总线就处于空闲状态。
I2C 总线时序详解 I2C总线位传输 由于连接到I2C总线的器件有不同种类的工艺（CMOSNMOS双极性），逻辑0 （低）和逻辑1 （高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL线是高电平时，SDA线从高电平向低电平切换，这个情况表示起始条件； SCL线是高电平时，SDA线由低电平向高电平切换，这个情况表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态 SDA
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 I2C总线数据传输 字节格式 发送到SDA线上的每个字节必须为8位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位 （MSB，如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL保持低电平， 迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA线（高）。 在响应的时钟脉冲期间，接收器必须将SDA线拉低，使它在这个时钟 脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS地址开头的 数。
对I2C总线时序的一点理解以及ACK和NACK(NAK)
关键字：i2c ，IIC，bus，ACK，NACK，NAK，SDA，SCL，timing，master，slaver，时序，响应，总线 关于i2c的响应问题：对于每一个接收设备（从设备，slaver），当它被寻址后，都要求在接收到每一个字节后产生一个响应。因此，the master device 必须产生一个额外的时钟脉冲（第九个脉冲）用以和这个响应位相关联。 在这个脉冲期间，发出响应的从设备必须将SDA拉低并在时钟脉冲的高电平期间保持住。这表示该设备给出了一个ACK。如果它不拉低SDA线，就表示不响应（NACK）。 另外，在从机（发送方）发送完最后一个字节后主设备（接收方）必须产生一个不响应位，用以通知从机（发送方）不要再发送信息了，这样从机就知道该将SDA释放了，而后，主机发出一个停止位给slaver。 总结下，i2c通讯中，SDA 和SCL 都是有主机控制的，从设备只是能够将SDA 线拉低而已。对于SCL线，从机是没有任何能力去控制的。从机只能被动跟随SCL 再说的清楚些： 主机发送数据到从机的状态下：主机控制SCL信号线和SDA信号线，从机只是在SCL线为高的时候去被动读取SDA线。 主机读取从机的数据：主机来发出时钟信号，从机只是保证在时钟信号为高电平的时候的SDA的状态而已。 //---------------------------------------- 补充@201108311142 SDA和SCL已经通过上拉电阻被上拉，master可以控制（拉低或者释放）这两条线，而slaver只能控制SDA线。当master发送数据时，master会适时地将SDA和SCL拉低或释放(拉高)。确切的时序应该是这样的： 当master要发送一个start时，master会将SDA拉低，这就可以了，因为此时的SCL一定是High。好了，一个start就这样发出去了。而slaver也会发现这个start信号的发生，slaver便会准备好接收接下来的数据了。紧接着，master 要发送一个Byte的数据了，一位一位的发出这8个bits。这时master会先将SCL拉低，然后在SCL为低的状态下将一个bit准备好放到SDA上（比如要发送一个0，master就会通过拉低SDA来放好这个0），然后master会把SCL
16．1．2 I2C总线时序与数据传输 当I2C总线处在空闲状态时，因为各设备都是开漏输出，所以在上拉电阻的作用下，SDA和SCL均为高电平。I2C总线上启动一次数据传输过程的标志为主机发送的起始信号，起始信号的作用是通知从机准备接收数据。当数据传输结束时，主机需要发送停止信号，通知从机停止接收。因此，一次数据传输的整个过程由从起始信号开始，到停止信号结束。同时这两个信号也是启动和关闭I“C设备的信号。图16—2是I2C总线时序示意图，图中最左边和最右边给出了起始信号和停止信号的时序条件。 ＞起始信号时序：当SCL为高电平时，SDA由高电平跳变到低电平。 ＞停止信号时序：当SCL为高电平时，SDA由低电平跳变到高电平。 I2C总线规定，当SCL为高电平时，SDA的电平必须保持稳定不变的状态，只有当SCL 处在低电平时，才可以改变SDA的电平值，但起始信号和停止信号是特例。因此，当SCL 处于高电平时，SDA的任何跳变都会被识别成为一个起始信号或停止信号。 因此在I2C总线上的数据传输过程中，数据信号线5DA的变化只能发生在SCL为低电平的期间内。从图16—2中间部分的时序中．可以清楚地看到这一点。 在I2C总线的数据传输过程中，发送到SDA信号线上的数据以字节为单位，每个字节必须为8位，而且是高位在前，低位在后，每次发送数据的字节数量不受限制。 但在这个数据传输过程中需要着重强调的是，当发送方发送完每一字节后，都必须等待接收方返回一个应答响应信号ACK，如图16—3所示。 响应信号ACK宽度为1位，紧跟在8个数据位后面，所以发送1字节的数据需要9个SCL时钟脉冲。响应时钟脉冲也是由主机产生的，主机在响应时钟脉冲期间释放SDA线，使其处在高电平(见图16—3上面的信号)。而在响应时钟脉冲期间，接收方需要将SDA拉低，使SDA在响应时钟脉冲高电平期间保持稳定的低电平(见图16—3中间的信号)。 实际上，图16—3中上面和中间的两个信号应该“线与”后呈现在SDA上的。由于在这个过程中存在比较复杂的转换过程，所以将它们分开便于在下面做更仔细的分析。 ＞主机控制驱动SCL，发送9个时钟脉冲，前8个为传输数据所用，第9个为响应时钟脉冲(见图16—3下面的信号)。 ＞在前8个时钟脉冲期间，发送方作为发送器，控制SI)A输出8位数据到接收方。
?什么是I2C总线？ I2C即Inter IC，由Philips公司开发，是当今电子设计中应用非常广泛的串行总线之一，主要用于电压、温度监控，EEPROM数据的读写，光模块的管理等。 I2C总线只有两根线，SCL和SDA，SCL即Serial Clock，串行参考时钟，SDA 即Serial Data，串行数据。 ?I2C总线的速率能达到多少？ 标准模式下：100Kbps 快速模式下：400Kbps 高速模式下：3.4Mbps I2C总线结构如下图所示： 如上图所示，I2C是OC或OD输出结构，使用时必须在芯片外部进行上拉，上拉电阻R的取值根据I2C总线上所挂器件数量及I2C总线的速率有关，一般是标准模式下R选择10kohm，快速模式下R选取1kohm，I2C总线上挂的I2C 器件越多，就要求I2C的驱动能力越强，R的取值就要越小，实际设计中，一般是先选取4.7kohm上拉电阻，然后在调试的时候根据实测的I2C波形再调整R 的值。?I2C总线上最多能挂多少个I2C器件？ I2C总线上允许挂接I2C器件的数量由两个条件决定：
1).I2C从设备的地址位数。I2C标准中有7位地址和10位地址两种。如果是7位地址，允许挂接的I2C器件数量为：27＝128，如果是10位地址，允许挂接的I2C器件数量为：210＝1024，一般I2C总线上挂接的I2C器件不会太多，所以现在几乎所有的I2C器件都使用7位地址。 2).挂在I2C总线上所有I2C器件的管脚寄生电容之和。I2C总线规范要求，I2C总线容性负载最大不能超过470pF。 ?I2C总线是如何工作的？ 1).I2C总线传输的特点。 I2C总线按字节传输，即每次传输8bits二进制数据，传输完毕后等待接收端的应答信号ACK，收到应答信号后再传输下一字节。等不到ACK信号后，传输终止。空闲情况下，SCL和SDA都处于高电平状态。 2).如何判断一次传输的开始？ 如上图所示，I2C总线传输开始的标志是：SCL信号处于高电平期间，SDA 信号出现一个由高电平向低电平的跳变。 3).如何判断一次传输的结束？ 如上图所示，I2C总线传输结束的标志是：SCL信号处于高电平期间，SDA 信号出现一个由低电平向高电平的跳变。跟开始标识正好相反。 4).什么样的I2C数据才是有效的。
FPGA与I2C总线器件接口电路设计 利用FPGA模拟I2C总线协议对I2C总线接口器件AT24C256 进行读写操作。利用按键输入读写命令和相应的地址、数据，对芯片进行读写操作，读写的数据用数码管显示。 一、I2C总线接口电路设计分析 1. I2C 总线协议 I2C 总线的两根通信线，一根是串行数据线SDA，另一根是串行时钟线SCL。多个符合I2C总线标准的器件都可以通过同一条I2C总线进行通信，而不需要额外的地址译码器。每个连接到总线上的器件都有一个唯一的地址作为识别的标志，都可以发送或接收数据。I2C 总线通信速率受主机控制，标准模式下可达100kbit/s。 一般具有I2C总线的器件其SDA、SCL引脚都为集电极（或漏极）开路结构。因此实际使用时，SDA 和SCL信号线必须加3~10K的上拉电阻。总线空闲时均保持高平。I2C总线接法如图1所示。 图1 I2C总线连接示意图 (1) I2C的主机和从机，发送器和接收器 产生I2C总线时钟信号和起始、停止控制信号的器件，称为主机，被主机寻址的器件称为从机。 任何将数据传送到I2C总线的器件称为发送器，任何从I2C总线接收数据的器件称为接收器。 主机和从机都可作为发送数据器件和接收数据器件。 (2) I2C 总线上数据的有效性： 时钟线SCL为高电平时，数据线SDA的任何电平变化将被看作总线的起始或停止信号； 在数据传送过程中，当时钟线SCL为高电平时，数据线SDA必须保持稳定状态，不允许有跳变；数据线SDA的状态只能在SCL低电平期间才能改变。即进行串行传送数据时，在SCL高电平期间传送位数据，低电平期间准备数据。 (3) 从机地址 I2C总线不需要额外的片选信号或地址译码。多个I2C总线接口器件可连接到一条I2C总线上，它们之间通过地址来区分。主机是主控制器件，只有一个主机的不需要地址。其它器件均为从机，均有器件地址，但必须保证同一条I2C总线上的器件地址不能重复。一般从机地址由7位地址位和1位读写位组成，地址位为高7位，读写位为最低位。读写位为0时，表示主机将向从机写入数据；读写位为1时，表示主机将要从从机读取数据。 (4) I2C 总线的通信时序
I2C总线时序详解 I2C总线位传输 由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 I2C总线数据传输 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。 在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS 地址开头的数。
I2C设备调试及波形分析 最新在开发OLED屏驱动，需要用到I2C总线，下面大体上讲解一下I2C设备的调试及波形分析，为大家做一些参考，由于刚涉及这部分内容，因此有什么错误的，还请赐教~ 一、概要 I2C总线只需要两条线，一条SDA数据线，一条SCL时钟线；根据这两条线的高低电平、上升沿、下降沿就可以实现主机与I2C设备的通讯；其中有： （1）I2C总线相关 传输开始条件：SCL处于高电平，SDA下降沿时； 传输接收条件：SCL处于高电平，SDA上升沿时； 传输数据：开始传输后，SCL处于高电平时，SDA的数据为所传输的数据； 回应：当传输完一个字节后，I2C设备需要回应一个ACK，这样主机才继续发送；因此回应信号是在传输完8bit后的下一个数据位（SDA值），当SDA为0表示有回应，为1表示没回应； 正常I2C总线的数据是：Start + I2C devece id + R/W + ACK + Data（first byte）+ ACK + ... + Data （n）+ ACK + Stop （2）I2C设备相关 设备地址：有7位和10位两种，具体见I2C设备芯片的DataSheet，由于目前用到的是7位，因此下面主要针对7位讲述；在讲I2C设备地址是有可能有两种说法，主要是用8位表示还是用7为表示，比如对于我的OLED来说，当用8位表示时则为0x78地址，当用7位时则为0x3c（即0x78右移1为），在驱动中用0x78还是用0x3c要看具体平台的I2C总线驱动，我在AMLOGIC平台上用的是0x78，而在MV平台上用的是0x3c； 寄存器reg：一般的I2C设备芯片都有带reg，一般在传输正式的数据之前需要先传输reg地址，比如我的OLED来说，在传控制命令时需要先发送0x00的reg地址，在传输数据时需要发送0x40的reg地址； 二、调试及波形分析 一般当我们拿到一个I2C设备时，就必须涉及到驱动的编写，就比如对于OLED来说，就要用编写OLED驱动，这样我们才能控制它，对于OLED屏来说，第一步也是最重要的一步就是点亮它；当我们做完这一步，那后面剩下的就只是细节问题了；”万事开头难“，这句话真的不假，对于OLED来说，如何才能点亮，我们该怎么调试呢？当我们写完OLED驱动，但OLED屏还是不亮，可能问题会出现在哪？是硬件问题还是软件问题？；若为软件问题，那会是I2C总线驱动问题，还是我们I2C设备驱动有问题？那么我们该如何判断问题出现位置呢？这就需要我们对I2C总线上的数据进行分析；那么下面我将详细讲述如何获取和分析I2C总线上的数据； （1）示波器 对于I2C总线的数据，我们要用到示波器，这样我们才能抓取到信号，而且必须同时采集SDA 和SCL的数据；该如何抓取呢？我这边的方式是将示波器调成边下降沿触发模式（因为开始信号是SDA下降沿），并且设置成单次模式（这样抓取完一次就会stop，便于我们数据分析）；（2）波形 由于我的OLED设备的地址是0x78(8位)，而第一次我必须将OLED设置成off状态，通过命令表可以查到，必须发生0xAE，而刚刚有讲到在发送命令前必须先发送寄存器reg地址，即0x00；于是我发送的数据为0x78+0x00+0xAE；下面是我用示波器抓取到的波形：
I2C总线读时序的详解（新手必看） 作者：曾小贤2013届大一新生 I2c总线协议中的读时序与ds1302时钟芯片的读时序是有很大的区别的，ds1302时钟芯片是scl下降沿读取数据的，而i2c 读时序和写时序其实是同一个图，只是读时序可以看成是芯片写数据给单片机。 以下是i2c读时序程序 unsigned char RcvByte() { unsigned char retc; unsigned char BitCnt; retc=0; SDA=1; //置数据线为输入方式 for(BitCnt=0;BitCnt<8;BitCnt++) { _Nop(); SCL=0; //置时钟线为低，让芯片刷新（改变）数据，准备发送数据到数据线上， _Nop(); _Nop(); //延时是为了让芯片有时间释放出数据到数据线上， _Nop(); _Nop(); _Nop(); SCL=1; //通知单片机检测数据线是高电平还是低电平 _Nop(); _Nop(); retc=retc<<1; if(SDA==1)retc=retc+1; //读数据位,接收的数据位放入retc中 _Nop(); _Nop(); } SCL=0; _Nop(); _Nop(); return(retc); } 以下是读时序还要注意的细节，对比下面两段for循环中的读取8位数据的程序 程序一 unsigned char RcvByte() {
unsigned char retc; unsigned char BitCnt; retc=0; SDA=1; //置数据线为输入方式 for(BitCnt=0;BitCnt<8;BitCnt++) { SCL=0; SCL=1; //没有时间给芯片放出数据到数据线上，就通知单片机检测电平，错误！ _Nop(); _Nop(); _Nop(); _Nop(); retc=retc<<1; if(SDA==1)retc=retc+1; _Nop(); _Nop(); } SCL=0; _Nop(); _Nop(); return(retc); } 上面程序没有时间给芯片放出数据到数据线上，就通知单片机检测电平，错误！ 再看下面程序二 unsigned char RcvByte() { unsigned char retc; unsigned char BitCnt; retc=0; SDA=1; //置数据线为输入方式 for(BitCnt=0;BitCnt<8;BitCnt++) { SCL=1; _Nop(); _Nop(); _Nop(); _Nop();
I2C 总线时序详解 I2C 总线位传输 由于连接到I2C 总线的器件有不同种类的工艺 （CMOSNMOS 双极性）, 逻辑0 （低）和逻辑1 （高）的电平不是固定的，它由电源 VCC 的相关电平 决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的 高电平周期保持稳定。数据线的高或低 电平状态只 有在SCL 线的时钟信号是低电平时才能改变 。 I2C 位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起 始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停 止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的 状态 sn X SDA 允许数 I 据改变
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态, 此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 I2C总线数据传输 字节格式 发送到SDA线上的每个字节必须为8位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位 （MSB，如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL保持低电平， 迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时 钟脉冲期间发送器释放SDA线（高）。 在响应的时钟脉冲期间，接收器必须将SDA线拉低，使它在这个时钟 脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS地址开头的 数。
I2C总线时序详解 由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态， 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。 在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS 地址开头的数。
I2C总线简介 1.概述： I2C是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee", 它是一种两线接口。 I2C 只是用两条双向的线，一条Serial Data Line (SDA) ，另一条Serial Clock (SCL)。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。 2.输出级 每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点： 1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电阻,阻值的大小常 为1k8, 4k7 and 10k ，但1k8 时性能最好；当总线空闲时，两根线均为高电平。连
到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL 都是线"与"关系。 2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致，为" 时钟同步"和"总线仲裁"提供了硬件基础。 3.主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。 ? ?主端主要用来驱动SCL line； ?从设备对主设备产生响应； 二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。 4.速率：
示波器查看I2C时序 https://www.doczj.com/doc/9210007947.html,/ I2C的起始信号（start）是时钟保持高电平SDA拉低，表示控制总线。数据只有在时钟低电平时变化，时钟变为高电平时保持。停止信号：时钟高电平时，SDA拉高，表示释放总线。 图 1 STM32模拟I2C启动BMP805的时序，红线为数据，绿线为时钟 使用了SDS1022C数字示波器采集的数据，然后将数据导入Excel表格中，形成的图表。将示波器存储格式修改为CSV(MENU栏、SAVE/RECALL按键、类型CSV、存储、新建文件、确定），时钟信号与数字信号分别采集然后合成插入图表，如图1。 图 2 示波器存储的数据文件，一个是SDA数据，一个是SCL数据 在同一周期下采集这两组数据
图 3 数据分析 主机在发送完毕启动信号，接着发送地址，从机会产生应答信号。如果没有应答信号表示通信异常。分析波形如果“起始”“地址”都严格正确，时钟不是过快那一定是硬件有毛病，否则仔细调试软件。 附参考STM32的端口模拟I2C程序： #include "stm32f10x.h" #define SCL_H GPIO_SetBits(GPIOB,GPIO_Pin_7) //SCL #define SCL_L GPIO_ResetBits(GPIOB,GPIO_Pin_7) #define SDA_H GPIO_SetBits(GPIOB,GPIO_Pin_6) #define SDA_L GPIO_ResetBits(GPIOB,GPIO_Pin_6) #define SDA_read GPIO_ReadInputDataBit(GPIOB,GPIO_Pin_6) //??SDA #define Addr 0xee // #define FALSE 0 #define TRUE 1 //注意主程序里开B口的时钟，延时函数严格使用了滴答时钟，实际上可以不用准确；
I2C总线之(二)---时序 Posted on 2013-05-28 17:03BitArt阅读(7776) 评论(4) 编辑收藏 一、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位的定义： ?起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。 ?停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。 3.ACK
发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。应答信号为低电平时，规定为有效应答位（ACK 简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。 如下图逻辑分析仪的采样结果：释放总线后，如果没有应答信号，sda应该一直持续为高电平，但是如图中蓝色虚线部分所示，它被拉低为低电平，证明收到了应答信号。 这里面给我们的两个信息是：1)接收器在SCL的上升沿到来之前的低
电平期间拉低SDA；2)应答信号一直保持到SCL的下降沿结束；正如前文红色标识所指出的那样。 4.数据的有效性： I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。 我的理解：虽然只要求在高电平期间保持稳定，但是要有一个提前量，也就是数据在SCL的上升沿到来之前就需准备好，因为在前面I2C 总线之(一)---概述一文中已经指出，数据是在SCL的上升沿打入到器件(EEPROM)中的。 5.数据的传送：
在I2C总线通信的过程中，参与通信的双方互相之间所传输的信息种类归纳如下。 主控器向被控器发送的信息种类有：启动信号、停止信号、7位地址码、读／写控制位、10位地址码、数据字节、重启动信号、应答信号、时钟脉冲。 被控器向主控器发送的信息种类有：应答信号、数据字节、时钟低电平。 下面对I2C总线通信过程中出现的几种信号状态和时序进行分析。 ①总线空闲状态。 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 ②启动信号。 在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（即负跳变），定义为I2C总线总线的启动信号，它标志着一次数据传输的开始。 启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的，在建立该信号之前I2C总线必须处于空闲状态，如图1所示。 图1 I2C总线上的启动信号和停止信号 ③停止信号。 在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。 停止信号也是一种电平跳变时序信号，而不是一个电平信号，停止信号也是由主控器主动建立的，建立该信号之后，I2C总线将返回空闲状态。 ④数据位传送。 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。 进行数据传送时，在SCL呈现高电平期间，SDA 上的电平必须保持稳定，低电平为数据0，高电平为数据1。 只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1的电平取决于器件本身的正电源电压VDD（当使用独立电源时），如图2所示。 图2 I2C总线上的数据位传送 ⑤应答信号。 I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK 简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。 如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P，如图3所示。 图3 I2C总线上的应答时序 ⑥插入等待时间。 如果被控器需要延迟下一个数据字节开始传送的时间，则可以通过把时钟线SCL电平拉低并且保持，使主控器进入等待状态。 一旦被控器释放时钟线，数据传输就得以继续下去，这样就使得被控器得到足够时间转移已经收到的
关键字：i2c ，IIC，bus，ACK，NACK，NAK，SDA，SCL，timing，master，slaver，时序，响应，总线 关于i2c的响应问题：对于每一个接收设备（从设备，slaver），当它被寻址后，都要求在接收到每一个字节后产生一个响应。因此，the master device 必须产生一个额外的时钟脉冲（第九个脉冲）用以和这个响应位相关联。 在这个脉冲期间，发出响应的从设备必须将SDA拉低并在时钟脉冲的高电平期间保持住。这表示该设备给出了一个ACK。如果它不拉低SDA线，就表示不响应（NACK）。 另外，在从机（发送方）发送完最后一个字节后主设备（接收方）必须产生一个不响应位，用以通知从机（发送方）不要再发送信息了，这样从机就知道该将SDA释放了，而后，主机发出一个停止位给slaver。 总结下，i2c通讯中，SDA 和SCL 都是有主机控制的，从设备只是能够将SDA 线拉低而已。对于SCL线，从机是没有任何能力去控制的。从机只能被动跟随SCL 再说的清楚些： 主机发送数据到从机的状态下：主机控制SCL信号线和SDA信号线，从机只是在SCL线为高的时候去被动读取SDA线。 主机读取从机的数据：主机来发出时钟信号，从机只是保证在时钟信号为高电平的时候的SDA的状态而已。 //---------------------------------------- 补充@201108311142 SDA和SCL已经通过上拉电阻被上拉，master可以控制（拉低或者释放）这两条线，而slaver只能控制SDA线。当master发送数据时，master会适时地将SDA和SCL拉低或释放(拉高)。确切的时序应该是这样的： 当master要发送一个start时，master会将SDA拉低，这就可以了，因为此时的SCL一定是High。好了，一个start就这样发出去了。而slaver也会发现这个start信号的发生，slaver便会准备好接收接下来的数据了。紧接着，master 要发送一个Byte的数据了，一位一位的发出这8个bits。这时master会先将SCL 拉低，然后在SCL为低的状态下将一个bit准备好放到SDA上（比如要发送一个0，master就会通过拉低SDA来放好这个0），然后master会把SCL拉高（释