西南科技大学实验报告
课程名称：基于FPGA的现代数字系统设计实验名称：硬件电子琴电路模块设计
姓名：陈岑
学号: 20121725
班级：电子1201
指导教师：刘桂华
西南科技大学信息工程学院制
硬件电子琴电路模块设计
一、实验原理
一、节拍
1、在音乐中，时间被分成均等的基本单位，每个单位叫做一个“拍子”或称一拍。
2、拍子的时值是以音符的时值来表示的，一拍的时值可以是四分音符（即以四分音符为一拍），也可以是二分音符（以二分音符为一拍）或八分音符（以八分音符为一拍）。例2/4,3/4等
任务分析：
3、拍子的时值是一个相对的时间概念
比如当乐曲的规定速度为每分钟60 拍时，每拍占用的时间是一秒，半拍是二分之一秒；当规定速度为每分钟120 拍时，每拍的时间是半秒，半拍就是四分之一秒。
在本次实验中，最小的节拍是1/4拍，规定速度是每拍1秒。可以得到，在我们把音符按照以1/4拍为单位存放到ROM里，而后以4HZ频率读取，则可以实现乐曲的节拍。
二、音符与频率
乐曲中不同的音符实质上表示的是不同频率的声音。
只要产生不同频率的脉冲，再通过喇叭等播放出来即可。又由于方波容易用定时器产生，故使用方波脉冲。
要产生音频脉冲：
1、算出某一音频的脉冲的周期（1/频率）
2、然后将此周期除以2，即为半周期的时间。
3、利用定时器，计时这个半周期的时间，每当计时到后，就将输出脉冲的I/O 反相。
4、重复计时此半周期的时间再对I/O反相，就可以在I/O脚上得到此频率的脉冲。
例如，频率为523Hz，
其周期为1/523 S=1912uS，
因此只要令计数器计时956，在每计数956次时就将I/O反接，就可得到中音DO（532Hz）。
其计数值N可以根据以下公式得到：
2N=Tr/Ti=Fi/Fr
（Fi为内部时钟频率，Fr为对应音符频率）
（Ti为内部时钟周期，Tr为对应音符周期）
1、可以得到：如果以1MHZ为内部时钟频率，要发出低7SI音（494HZ），我们需要计数2024个1MHZ时钟周期，其中，当计数到2024/2=1012个时钟时，将脉冲翻转一次。
2、结合前述的节拍，如果要发出低7SI音1拍，则只要持续494HZ方波1秒钟即可，如果按1/4拍单位存放到ROM里，ROM的读出时钟是4HZ，那低7SI 音应该装载几个存储单元？
本实验用FP分四步
1、将待播放的《梁祝》音乐音符存入ROM
2、以4HZ频率读取ROM
3、根据1MHZ的内部时钟要求，将读出的音符换算成应计数的数值
4、以1MHZ为内部时钟，实现符合要求的方波信号。
GA实现乐曲的播放原理。
硬件电子琴电路设计方案
模块Speaker
模块Speakera中的主要电路是一个数控分频器，它由一个初值可预置的加法计数器构成，当模块Speakera由端口Tone获得一个2进制数后，将以此值为计数器的预置数，对端口Clk12MHZ输入的频率进行分频，之后由Spkout向扬声器
输出发声。
模块TONE
模块Tone是音阶发生器，当8位发声控制输入Index中某一位为高电平时，则对应某一音阶的数值将从端口Tone输出，作为获得该音阶的分频预置值；同时由Code输出对应该音阶简谱的显示数码，如‘5’，并由High输出指示音阶高8度显示。
增加乐曲自动演奏电路
在原设计的基础上，增加一个Notetabs模块用于产生节拍控制（Index数据存留时间）和音阶选择信号，即在Notetabs模块放置一个乐曲曲谱真值表，乐曲曲谱真值表放置于名为Music的ROM模块中。
由一个计数器来生成读取ROM所需的地址数据，对ROM以4HZ的频率进行读取，实现控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一个纯硬件的乐曲自动演奏电路。
需要说明：
由于实验板上，只有50MHZ有源晶振，故将用50MHZ进行分频实现12.5MHZ 的时钟，在后续模块Speakera.v中再分频得到近似1MHZ时钟，要求自行设计50MHZ到12.5MHZ的分频模块：div_50_12M.v
系统需要4HZ频率读ROM，于是用50MHZ，分频得到4HZ频率。根据下载板的情况，两个分频模块均设reset=0时，系统复位。由于这两个分频模块仿真时间较长，故这部分不要求进行仿真。
二、实验步骤
1、建立工程：file->New Project。并且设置project property。注意perfect lanuage 应该选择Verilog。构建一个工程名为songer的工程，并放在E盘目录下。
2、建立工程后，分别输入ToneTaba.v和Speakera.v的Verilog HDL文本，进行综合和功能仿真，理解、验证模块功能。
3、建立名为NoteTabs的Verilog文件后，编辑代码如下：
module NoteTabs(Clk,ToneIndex);
input Clk;
output[3:0] ToneIndex;
reg[7:0] Counter;
always@(posedge Clk ) begin
if(Counter>=138) Counter<=8'b00000000;
else Counter<=Counter+1'b1;
end
Music u5( .addr(Counter),
.clk(Clk),
.dout(ToneIndex) );
endmodule
4、建立名ToneTaba的Verilog文件后，编辑代码如下：
module ToneTaba (Index,Code,High,Tone);
input[3:0] Index;
output[3:0] Code;
output High;
output[10:0] Tone;
reg[3:0] Code;
reg High;
reg[10:0] Tone;
always @ (Index)
begin
case(Index)
4'b0000 :begin Tone<=11'b11111111111;Code<=4'b0000;High<=1'b0;end//2047
4'b0001 :begin Tone<=11'b01100000101;Code<=4'b0001;High<=1'b0;end//773
4'b0010 :begin Tone<=11'b01110010000;Code<=4'b0010;High<=1'b0;end//912
4'b0011 :begin Tone<=11'b10000001100;Code<=4'b0011;High<=1'b0;end//1036
4'b0101 :begin Tone<=11'b10010101101;Code<=4'b0101;High<=1'b0;end//1197
4'b0110 :begin Tone<=11'b10100001010;Code<=4'b0110;High<=1'b0;end//1290
4'b0111 :begin Tone<=11'b10101011100;Code<=4'b0111;High<=1'b0;end//1372;
4'b1000 :begin Tone<=11'b10110000010;Code<=4'b0001;High<=1'b1;end//1410;
4'b1001 :begin Tone<=11'b10111001000;Code<=4'b0010;High<=1'b1;end//1480;
4'b1010 :begin Tone<=11'b11000000110;Code<=4'b0011;High<=1'b1;end//1542;
4'b1100 :begin Tone<=11'b11001010110;Code<=4'b0101;High<=1'b1;end//1622;
4'b1101 :begin Tone<=11'b11010000100;Code<=4'b0110;High<=1'b1;end//1668;
4'b1111 :begin Tone<=11'b11011000000;Code<=4'b0001;High<=1'b1;end//1728;
default :begin Tone<=11'b11111111111;Code<=4'b0000;High<=1'b0;end//2047 endcase
end
endmodule
5、建立名Speakera的Verilog文件后，编辑代码如下：module Speakera(Clk,Tone,SpkS);
input Clk;
input[10:0] Tone;
output SpkS;
reg PreClk;
reg FullSpkS;
reg[3:0] Count4;
reg[10:0]Count11;
reg Count2;
reg SpkS;
always@(posedge Clk)
begin
if(Count4>11)begin
PreClk<=1'b1;
Count4<=1;
end
else begin
PreClk<=1'b0;
Count4<=Count4+1'b1;
end
end
always@(posedge PreClk)begin
if(Count11>=11'h7FF) begin
Count11<=Tone;
FullSpkS<=1'b1;
end
else begin
Count11<=Count11+1'b1;
FullSpkS<=0;
end
end
always@(posedge FullSpkS)begin
Count2<=~Count2;
if(Count2==1'b1) SpkS<=1'b1;
else SpkS<=1'b0;
end
endmodule
6、建立名div_50_4HZ的Verilog文件后，编辑代码如下：module div_50_4HZ(clk_50M,clk_4HZ,reset);
input clk_50M;
input reset;
output clk_4HZ;
reg [23:0] counter;
reg clk_4HZ;
always @ (posedge clk_50M or negedge reset)
if(!reset)
counter <= 24'b00;
else
if(counter == 12499999)
counter <= 24'b0;
else
counter <= counter + 1'b1;
always @ (posedge clk_50M or negedge reset)
if(!reset)
clk_4HZ <= 1'b0;
else
begin
if(counter ==24'd12_499_999)
clk_4HZ <= 1'b1;
else
clk_4HZ <= 1'b0;
end
endmodule
7、建立名div_50_12HZ的Verilog文件后，编辑代码如下：
module div_50_4HZ(clk_50M,clk_12HZ,reset);
input clk_50M;
input reset;
output clk_12HZ;
reg [1:0] counter;
reg clk_4HZ;
always @ (posedge clk_50M or negedge reset)
if(!reset)
counter <= 1’b0;
else
if(counter ==2’b11)
counter <= 1’b0;
else
counter <= counter + 1'b1;
always @ (posedge clk_50M or negedge reset)
if(!reset)
clk_12HZ <= 1'b0;
else
begin
if(counter ==2’b11)
clk_12HZ <= 1'b1;
else
clk_12HZ <= 1'b0;
end
Endmodule
8、在New Source Wizard界面选择Verilog Test Fixture,然后输入测试文件名。分别编写Notetabs .v 、ToneTaba.v和div_50_12M.v的Verilog HDL测试文件，用Modelsim进行功能仿真、时序仿真。观察波形，理解模块实现的功能。
在initial中分别添加一下代码
test_div_50_12M;
forever #10 clk_50M=~clk_50M;
test_NoteTabs;
forever #100 Clk=~Clk;
test_ToneTaba;
#100;
#200 Index=3;
#200 Index=5;
#200 Index=6;
#200 Index=9;
9、IP生成，在【Projcet Navigator】中新建Coregen IP类型的资源(请参考第2章中工程的建立与管理)；
10、锁定引脚，然后下载运行程序。
NET "clk_50" LOC = "P80" ;
NET "Code1<0>" LOC = "P22" ;
NET "Code1<1>" LOC = "P23" ;
NET "Code1<2>" LOC = "P24" ;
NET "Code1<3>" LOC = "P25" ;
NET "High1" LOC = "P29" ;
NET "reset" LOC = "P72" ;
NET "Spkout" LOC = "P119" ;
三、实验结果及分析
1、创建Notetabs的仿真文件之后，仿真波形如下：
2、创建TONE的仿真文件之后，仿真波形如下：
可以看到输出的波形是跟随输入的波形改变的。
3、创建Div_12M的仿真文件之后，仿真波形如下：
看到输出的波形是输入波形的4分频，当输入波是50mhz的频率时，输入的波就是12.5mhz的频率。
仿真没有错误之后将生成的可执行程序下到FPGA板子里，然后启动程序就可以听到’梁祝’的音乐了。
四、实验思考题解答（实验指导书要求的思考题）
1、电路上应该满足哪些条件，才能用数字器件直接输出的方波驱动扬声器发声？答：输出的频率在扬声器的工作范围之内（扬声器的工作频率范围一般是能听见的声波）；驱动电流能够驱动扬声器。
2、如果演奏其他乐曲，程序应做哪些方面的改动？
答：MUSIC模块要改掉，改成相应乐曲的谱调。
五、体会
通过本次实验掌握了如何创建和使用IP core，熟悉、应用VerilogHDL描述数字电路，在数字系统设计中，原理图输入方式繁琐、效率低，一般只应用于小系统
设计或复杂系统的顶层模块连接。硬件描述语言HDL才是应用广泛、发展迅速、
使用于复杂数字设计的输入方法。
经过对测试结果的分析,发现采用FPGA所设计的电子琴,系统设计趋于简单、开发时间缩短；外围器件少，体积小,抗干扰能力强,可靠性高；系统维护更方便、快捷。尤其对于设计者来说,不需要考虑太多的硬件设计,只需要有自己的设计思路,编程实现再用烧到FPGA器件中进行测试即可。电子琴作为一种乐器,成本也不高,因此有一定的生产价值。本设计利用超高速硬件描述语言VHDL实现了电子琴的键盘输入发音的简易功能，经过编程，综合，仿真，下载，芯片烧制，最终做出成品，测试情况良好，能够准确实现音阶的发音功能。
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。
pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要
硬件设计检查列表——Check List 产品名称开发代号 PCB P/N PCB 版本 PCBA P/N PCBA 版本 产品功能简述： 原理图设计部分（参考《电路原理图设计规范》） 1.电路图图幅选择是否合理。（单页，多页）是?否?免? 2.电路图标题栏、文件名是否规范。是?否?免? 3.元件大小、编号、封装是否有规律，是否符合要求。是?否?免? 4.元器件标注（名称，标称值，单位，型号，精度等）是否符合要求是?否?免? 5.元器件摆放和布局是否合理、清晰。是?否?免? 6.器件间连线是否正确，规范。是?否?免? 7.电气连线交叉点放置是否合理。是?否?免? 8.重要的电气节点是否明确标示。是?否?免? 9.重要网络号是否标准清晰。是?否?免? 10.是否对特殊部分添加注释。是?否?免? 11.零件选型是否符合要求（零件封装，可购买性，电压电流是否满足等）。是?否?免? 12.是否设计测试点，Jump点。是?否?免? 13.是否符合ESD保护设计要求。是?否?免? 14.是否符合EMI/EMC设计要求。是?否?免? 15.是否有过流、过压保护设计。是?否?免? 16.元器件选项是否能满足功能设计的功耗，电压，电流的要求。是?否?免? 17.时钟晶振电容是否匹配，晶振选项是否正确(有源、无源)。是?否?免? 18.I/O口开关量输入输出是否需要隔离。是?否?免? 19.上拉、下拉电阻设计是否合理。是?否?免? 20.是否进行过DRC检查。是?否?免? 21.是否存在方框图。是?否?免? 22.是否标注模块名称。是?否?免? 23.原理图层级结构是否合理、清晰。是?否?免? 24.标注部分字体、大小是否合理。是?否?免? 25.零件选型的可采购性。是?否?免? 26.零件选型的可生产性。是?否?免?Designed by：Checked by：Approved by：
课程设计任务书学生姓名：专业班级： 指导教师：工作单位：信息工程学院 题目: 简易电子琴电路的设计仿真与实现 初始条件： 可选元件：集成运算放大器LM324、电阻、电位器、电容若干，直流电源，或自备元器件。 可用仪器：示波器，万用表，直流稳压源，函数发生器 要求完成的主要任务: （1）设计任务 根据要求，完成对简易电子琴电路的仿真设计、装配与调试，鼓励自制稳压电源。 （2）设计要求 ①设计一简易电子琴电路，按下不同琴键即改变RC值，能发出C调的八个基本音阶，采用运算放大 ②选择电路方案，完成对确定方案电路的设计。 ③利用Proteus或Multisim仿真设计电路原理图，确定电路元件参数、掌握电路工作原理并仿真实现系 统功能。 ④安装调试并按规范要求格式完成课程设计报告书。 ⑤选做：利用仿真软件的PCB设计功能进行PCB设计。 时间安排： 1、前半周，完成仿真设计调试；并制作实物。 2、后半周，硬件调试，撰写、提交课程设计报告，进行验收和答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 1.模电课设概述 (1) 1.1设计背景 (1) 1.2设计目的及意义 (1) 1.3开发环境proteus简介 (1) 2.电路原理 (3) 2.1 RC桥式振荡电路及频率选择 (3) 2.2振荡条件 (4) 3.总体方案设计 (5) 3.1实验电路设计思路 (5) 3.2设计电路图 (6) 3.3实验参数选择 (6) 4.仿真曲线及结果分析 (7) 4.1仿真操作过程及曲线 (7) 4.2仿真结果分析 (14) 5.实物制作及仿真、实物的差异 (15) 5.1实物制作过程和调试过程 (15) 5.2 仿真、实物的差异 (16) 6.心得体会 (17) 7.元件清单 (18) 8.参考文献 (19)
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
武夷学院实验报告 课程名称：逻辑设计与FPGA 项目名称: 乐曲硬件演奏电路设计 ______________ 姓名： 专业：微电子学 班级：14微电子 学号：04实验日期 、 实验预习部分: 1. 实验目的: 学习利用数控分频器设计硬件乐曲演奏电路。 2. 实验原理: 综合利用数控分频器、LPM ROMPLL 等单元电路设计硬件乐曲演奏电路。系统框图如图 1 所示由三个模块组成，分别为 NOTETABSTONETABASPEAKERA NOTETAB 模块（把教材图9-4中的CNT138T 和MUSIC 模块合在一起即为此模块）类似于弹 琴人的手指；TONETAB 模块类似于琴键；SPEAKER 类似于琴弦或音调发生器。 音符的频率由SPEAKER 模块（与教材图9-4中的SPKEF 模块对应）获得，这是一个数控分 频器。由其CLK 端输入一具有较高频率（12MHZ 的信号，通过SPEAKER 分频后由SPKOU 输出。 SPEAKER 对CLK 输入信号的分频比由11位预置数TONE[10..0]决定。SPKOU 的输出频率将决定 每一音符的音调，这样，分频计数器的预置值 TONE[10..0]与SPKOU 的输出频率就有了对应关 系。例如在TONETAB 模块（与教材图9-4中的F_COD 模块对应）中若取 TONE[10..0] = 1036, 图1硬件乐曲演奏电路结构框图 i.；E-Z
将发出音符“ 3”音的信号频率。
实验预习成绩（百分制）____________________ 实验指导教师签字：_________________________
硬件电路设计基础知识 Document serial number【LGGKGB-LGG98YT-LGGT8CB-LGUT-
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识一、什么是半导体
半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物） 二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 掺杂──管子 温度──热敏元件 光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 自由电子──受束缚的电子（－） 空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显着地改变半导体的导电特性，从而制造出杂质半导体。 N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷 P──＋5价使自由电子大大增加 原理： Si──＋4价 P与Si形成共价键后多余了一个电子。 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理： Si──＋4价 B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。
经验分享：硬件电路怎么设 计
1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb ，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信
号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept & allegro 是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有： 1)原理图设计。 2)pcb设计。 3)制作BOM表。 现在简要谈一下设计流程(步骤)： 1)原理图库建立。 要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚 ic body，ic pins，input pin，output pin， analog pin， digital
电子琴的设计 1 课题背景 单片微型计算机室大规模集成电路技术发展的产物，属于第四代电子计算机它具有高性能、高速度、体积小、价格低廉、稳定可靠、应用广泛的特点。他的应用必定导致传统的控制技术从根本上发生变革。因此，单片机的开发应用已成为高科技和工程领域的一项重大课题。 电子琴是现代电子科技与音乐结合的产物，是一种新型的键盘乐器。它在现代音乐扮演重要的角色，单片机具有强大的控制功能和灵活的编程实现特性，它已经溶入现代人们的生活中，成为不可替代的一部分。本文的主要内容是用AT89S52单片机为核心控制元件，设计一个电子琴。以单片机作为主控核心，与键盘扬声器等模块组成核心主控制模块，在主控模块上设有8个按键，和一个复位按键。 主要对使用单片机设计简易电子琴进行了分析，并介绍了基于单片机电子琴硬件的组成。利用单片机产生不同频率来获得我们要求的音阶，最终可随意弹奏要表达的音符。并且分别从原理图，主要芯片，个模块原理及各莫奎的程序的调试来详细阐述。 一首音乐是许多不同的音阶组成的，而每个音阶对应着不同的频率，这样我们就可以利用不同的频率的组合，构成我们想演奏的那首曲目。当然对于单片机来产生不同的频率非常方便，我们可以利用单片机的定时/计数器T0来产生这样的方波频率信号，因此，我们只要把一首歌曲的音阶对应频率关系编写正确就可以达到我们想要的曲目。一. 任务要求与总体设计方案 1.1 设计任务与要求 利用所给键盘的1，2，3，4，5，6，7，8八个键，能够发出7个不同的音调，而且有一个按键可以自动播放歌曲，要求按键按下时发声，松开延时一小段时间，中间再按别的键则发另外一音调的声音，当系统扫描到键盘按下，则快速检测出是哪一个按键被按下，然后单片机的定时器启动，发出一定频率的脉冲，该频率的脉冲经喇叭驱动电路放大滤波后，就会发出相应的音调。如果在前一个按下的键发声的同时有另一个按键被按下，则启动中断系统。前面的发音停止，转到后按的键的发音程序。发出后按的键的音调。 1.2 设计方案 1.2.1 播放模块 播放模块是由喇叭构成，它几乎不存在噪声，音响效果较好，而且由于所需驱动功率
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
硬件电路原理图设计审核思路和方法 1、详细理解设计需求，从需求中整理出电路功能模块和性能指标要 求； 2、根据功能和性能需求制定总体设计方案，对CPU进行选型，CPU 选型有以下几点要求： a）性价比高； b）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； c）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功 参考设计，一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，比如440EP就有yosemite开发板和 bamboo开发板，我们参考得是yosemite开发板，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU 都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计；
4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守 以下原则： a）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片，减少风险； b）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； c）采购方便原则：尽量选择容易买到，供货周期短的元器件； d）持续发展原则：尽量选择在可预见的时间内不会停产的元器件；e）可替代原则：尽量选择pin to pin兼容种类比较多的元器件；f）向上兼容原则：尽量选择以前老产品用过的元器件； g）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每 个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；这是整个原理图设计过程中最关键的部分，我们必须做到以下几点： a）对于每个功能模块要尽量找到更多的成功参考设计，越难的应该越多，成功参考设计是“前人”的经验和财富，我们理当借鉴吸收，站在“前人”的肩膀上，也就提高了自己的起点；
硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除
0目录 0目录............................................... 错误!未定义书签。
1概述............................................... 错误!未定义书签。 适用范围............................................ 错误!未定义书签。 参考标准或资料 ...................................... 错误!未定义书签。 目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。 理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。 基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。 元件库制作要求 ...................................... 错误!未定义书签。 原理图元件库管理规范：......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。 原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。 创建网络表..................................... 错误!未定义书签。 创建PCB板..................................... 错误!未定义书签。 布局规范............................................ 错误!未定义书签。 布局操作的基本原则............................. 错误!未定义书签。 热设计要求..................................... 错误!未定义书签。 基本布局具体要求............................... 错误!未定义书签。 布线要求............................................ 错误!未定义书签。 布线基本要求................................... 错误!未定义书签。 安规要求....................................... 错误!未定义书签。 丝印要求............................................ 错误!未定义书签。 可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。
逗你玩 课程设计报告 课程名称：模拟电子技术课程设计 专业班级：电子信息工程（2）班 学生学号： 0705110931 学生姓名：夏柳 所属院部：信息技术学院 指导教师：王雪 20 08 ——20 09 学年第 2 学期
《模拟电子技术》课程设计报告 --------简易电子琴的制作 简易电子琴电路 摘要： 本课程设计以制作一个简易电子琴为最终结果，主要以硬件测试为主。首先进行电路分析，设计电路图，其次考虑所有可能出现的问题，完善电路图，再选择合适的器件，最后按照电路图线路搭试，调试测试，直至达到理想的目标。当然在这之前对焊点等要事先查阅资料，了解手工焊接技术；查阅有关4100芯片，741芯片的功能等参数，还有测试其芯片是否好坏的电路和方法；同时还要了解RC振荡电路，与其产生振荡的条件跟原理，选择稳幅电路，理解其稳幅的原理；当然还要计算八个音阶的产生的频率，再根据RC振荡电路计算电阻值，以便选择合适的电阻，这些都是课前准备。测试电子琴我们要一步一步的，首先是振荡电路的线路测试，其次选频电路的测试，功放电路的测试，最后再是总体测试，尽量消除噪音，使音质能够很清晰。这样电子琴我们就做好了。 关键图：
电子琴的主干图
第一部分：课前准备 1.1芯片性能指标 1.2手工焊接技术 1.3元件制作工艺 第二部分：设计方案及选定 2.1八个音阶的频率 2.2振荡电路的选择与设计 2.3八个电阻的选择 2.4稳幅方式的选择 2.5功率放大电路的设计 第三部分：简易电子琴电路的检测与误差分析 3.1芯片测试 3.2振荡电路测试 3.3电子琴的测试 第四部分：元器件清单 第五部分：心得体会 第六部分：参考文献
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子
课程设计报告 课程名称：微机原理课程设计 题目：简易电子琴设计 学院：系： 专业： 班级： 学号： 学生姓名： 起讫日期： 指导教师：
摘要 随着社会的发展进步，音乐逐渐成为我们生活中很重要的一部分，有人曾说喜欢音乐的人不会向恶。我们都会抽空欣赏世界名曲，作为对精神的洗礼。本论文设计一个基于单片机的简易电子琴。电子琴是现代电子科技与音乐结合的产物，是一种新型的键盘乐器。它在现代音乐扮演着重要的角色，单片机具有强大的控制功能和灵活的编程实现特性，它已经溶入现代人们的生活中，成为不可替代的一部分。本系统是以51系列单片机AT89C51为主控制器，附有独立键盘、点阵、扬声器组成。系统完成显示输入信息、播放相应音符等基本功能。本系统运行稳定，其优点是硬件电路简单，软件功能完善，控制系统可靠，性价比较高等，具有一定的实用和参考价值。 关键词：AT89C51，点阵，独立键盘，蜂鸣器。
目录 第1章概述----------------------------------------------------------------------------------3 第2章课程设计任务及要求-----------------------------------------------------------3 2.1 设计任务-------------------------------------------------------------------------------3 2.2 设计要求-------------------------------------------------------------------------------3 第3章硬件设计-----------------------------------------------------------------------------3 3.1设计方案-------------------------------------------------------------------------------4 3.2 硬件电路设计及描述-----------------------------------------------------------------4 3.2.1 电路连线及概述---------------------------------------------------------------------5 3.2.2 系统设计电路图--------- --------------------------------------------------------8 第4章原件清单-----------------------------------------------------------------------------9 第5章心得体会-----------------------------------------------------------------------------10第6章参考文献-----------------------------------------------------------------------------11
江西理工大学应用科学学院
目录 一、设计任务与要求 (1) 二、总体框图 (2) 三、选择器件 (5) 四、功能模块 (6) 1.Songer模块 (6) 1.1NoteTabs模块 (6) 1.2ToneTaba模块 (11) 1.3Speakera模块 (13) 2.div模块 (16) 3.七段译码器模块 (18) 五、总体设计电路图 (21) 1.顶层设计的电路原理图 (21) 2.顶层设计的仿真结果 (23) 3.电路的管脚图 (23) 六、结束语 (24) 七、心得体会 (25)
硬件电子琴电路设计 一、设计任务与要求 使用FPGA设计一模拟电子琴键，实现电子琴按键的DO，Re，Mi，Fa，Sol，La，Si等中音以及相应的高音。 二、总体框图 系统设计方案： 方案一： 采用单个的逻辑器件组合实现。这样虽然比较直观，逻辑器件分工鲜明，思路也比清晰，一目了然。但是由于元器件种类、个数繁多，而过于复杂的硬件电路也容易引起系统的精度不高、体积过大等不利因素。例如八个不同的音符是由八个不同的频率来控制发出的，而采用方案一就需要运用不同的分频器来对信号进行不同程度的分频。所用仪器之多显而易见。 方案二： 采用VHDL语言编程来实现电子琴的各项功能。系统主要由电子琴发声模块、选择控制模块和储存器模块组成。和 方案一相比较，方案二就显得比较笼统，只是把整个系统分 为了若干个模块，而不牵涉到具体的硬件电路。但是我们必 须看到用超高速硬件描述语言VHDL的优势，它不仅具有良 好的电路行为描述和系统描述的能力而且通俗易懂。经过对
以上两种方案的分析、比较和总结，我们选用方案二来进行八音符电子琴的设计。 (2)．ToneTaba模块：是乐曲简谱码对应的分频预置数查找表电路，其中设置了乐曲的全部音符所对应的分频置数，每一音符的停留时间由音乐节拍和音调发生器模块NoteTabs 的CLK的输入频率决定，这些值由对应于ToneTaba的4
硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的 工作作风和严肃、认真的工作态度, 增强硬件开发人员的责任感和使命感, 提高工作效率和开发成功率, 保证产品质量。 1、深入理解设计需求, 从需求中整理出电路功能模块和性能指标要求; 2、根据功能和性能需求制定总体设计方案, 对CPU等主芯片进行选型, CPU选型有以下几点要求: 1) 容易采购, 性价比高; 2) 容易开发: 体现在硬件调试工具种类多, 参考设计多, 软件资源丰富, 成功案例多; 3) 可扩展性好; 3、针对已经选定的CPU芯片, 选择一个与我们需求比较接近的成功参 考设计。 一般CPU生产商或她们的合作方都会对每款CPU芯片做若干开发板进行验证, 厂家最后公开给用户的参考设计图虽说不是产品级的东西, 也应该是经 过严格验证的, 否则也会影响到她们的芯片推广应用, 纵然参考设计的外围 电路有可推敲的地方, CPU本身的管脚连接使用方法也绝对是值得我们信赖的, 当然如果万一出现多个参考设计某些管脚连接方式不同, 能够细读CPU芯片 手册和勘误表, 或者找厂商确认; 另外在设计之前, 最好我们能外借或者购
买一块选定的参考板进行软件验证, 如果没问题那么硬件参考设计也是能够信赖的; 但要注意一点, 现在很多CPU都有若干种启动模式, 我们要选一种最适合的启动模式, 或者做成兼容设计; 4、根据需求对外设功能模块进行元器件选型, 元器件选型应该遵守以下原则: 1) 普遍性原则: 所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片, 减少风险; 2) 高性价比原则: 在功能、性能、使用率都相近的情况下, 尽量选择价格比较好的元器件, 减少成本; 3) 采购方便原则: 尽量选择容易买到, 供货周期短的元器件; 4) 持续发展原则: 尽量选择在可预见的时间内不会停产的元器件; 5) 可替代原则: 尽量选择pin to pin兼容种类比较多的元器件; 6) 向上兼容原则: 尽量选择以前老产品用过的元器件; 7) 资源节约原则: 尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改, 修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计, 如果找到的参考设计连接方法都是完全一样的, 那么基本能够放心参照设计, 但即使只有一个参考设计与其它的不一样, 也不能简单地少数服从多数, 而是要细读芯片数据手册, 深入理解那些管脚含义, 多方讨论, 联系芯片厂技术支持, 最终确定科学、正确的连接方式, 如果仍有疑义, 能够做兼容设计; 当然, 如果所
硬件电路原理图设计经验（研发心得） 设计电路常用的EDA(Electronic Design Automatic,电路设计自动化)软件包括电路设计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件，现主要的原理图和PCB图设计软件有Altium（原protel），OrCAD，PADS，PowerPCB等软件。不管使用那个软件。只要能画出好的电路就行了。一般掌握一两个软件就够用了。 做好电路板第一步是前期准备。包括元件库和原理图。要设计好原理图。需要了解设计原理图要实现那些功能及目的。要详细了解电路使用的所有元件特性，在电路中所起的作用。 根据需求对外设功能模块进行元器件选型，元器件选型应该遵守以下原则： a）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片，减少风险； b）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； c）采购方便原则：尽量选择容易买到，供货周期短的元器件； d）持续发展原则：尽量选择在可预见的时间内不会停产的元器件； e）可替代原则：尽量选择pin to pin兼容种类比较多的元器件； f）向上兼容原则：尽量选择以前老产品用过的元器件； g）资源节约原则：尽量用上元器件的全部功能和管脚； 绘制原理图时，一般规则和要如下： a) 按统一的要求选择图纸幅面、图框格式、电路图中的图形符号、文字符号。 b)应根据该产品的电工作原理,各元器件自右到左,自上而下的排成一列或数列。 c)图面安排时，电源部分一般安排在左下方，输入端在右方，输出在左方。 d) 图中可动元件（如继电器）的工作状态，原则上处于开断，不加电的工作位置。 e) 将所有芯片的电源和地引脚全部利用。 信号完整性及电磁兼容性考虑 a) 对输入输出的信号要加相应的滤波/吸收器件;必要时加硅瞬变电压吸收二极管或压敏电阻SVC b) 在高频信号输出端串电阻。 c) 高频区的退耦电容要选低ESR的电解电容或钽电容 d) 退耦电容容值确定时在满足纹波要求的条件下选择更小容值的电容，以提高其谐振频率点 e) 各芯片的电源都要加退耦电容，同一芯片中各模块的电源要分别加退耦电容；如为高频则须在靠电源端加磁珠／电感。 硬件原理图设计还应该遵守一些基本原则，这些基本原则要贯彻到整个设计过程，虽然成功的参考设计中也体现了这些原则，但因为我们可能是“拼”出来的原理图，所以我们还是要随时根据这些原则来设计审查我们的原理图，这些原则包括： 一数字电源和模拟电源分割； a) 数字地和模拟地分割，单点接地，数字地可以直接接机壳地（大地），机壳必须接大地；
单片机应用设计
概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点，广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。
单片机类型 集中指令集（CISC）和精简指令集（RISC）–采用CISC结构的单片机数据线和指令线分时复 用，即所谓冯.诺伊曼结构。它的指令丰富，功 能较强，但取指令和取数据不能同时进行，速度 受限，价格亦高。 –采用RISC结构的单片机，数据线和指令线分离 ，即所谓哈佛结构。这使得取指令和取数据可同 时进行，且由于一般指令线宽于数据线，使其指 令较同类CISC单片机指令包含更多的处理信息 ，执行效率更高，速度亦更快。同时，这种单片 机指令多为单字节，程序存储器的空间利用率大 大提高，有利于实现超小型化。
常用的几个系列单片机 MCS-51及其兼容系列： –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一，并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强， 存储空间大，片内集成外设丰富，功耗低等 优点，其中大部分兼容芯片都含有片内 FLASH程序存储器，价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。