第4章 存储器
- 格式:doc
- 大小:133.00 KB
- 文档页数:6
第四章存储器管理第一部分教材习题(P159)15、在具有快表的段页式存储管理方式中,如何实现地址变换?答:在段页式系统中,为了便于实现地址变换,须配置一个段表寄存器,其中存放段表始址和段长TL。
进行地址变换时,首先利用段号S,将它与段长TL进行比较。
若S<TL,表示未越界,利用段表始址和段号来求出该段所对应的段表项在段表中的位置,从中得到该段的页表始址,并利用逻辑地址中的段内页号P来获得对应页的页表项位置,从中读出该页所在的物理块号b,再利用块号b和页内地址来构成物理地址。
在段页式系统中,为了获得一条指令或数据,须三次访问内存。
第一次访问内存中的段表,从中取得页表始址;第二次访问内存中的页表,从中取出该页所在的物理块号,并将该块号与页内地址一起形成指令或数据的物理地址;第三次访问才是真正从第二次访问所得的地址中,取出指令或数据。
显然,这使访问内存的次数增加了近两倍。
为了提高执行速度,在地址变换机构中增设一个高速缓冲寄存器。
每次访问它时,都须同时利用段号和页号去检索高速缓存,若找到匹配的表项,便可从中得到相应页的物理块号,用来与页内地址一起形成物理地址;若未找到匹配表项,则仍须再三次访问内存。
19、虚拟存储器有哪些特征?其中最本质的特征是什么?答:虚拟存储器有以下特征:多次性:一个作业被分成多次调入内存运行,亦即在作业运行时没有必要将其全部装入,只需将当前要运行的那部分程序和数据装入内存即可;以后每当要运行到尚未调入的那部分程序时,再将它调入。
多次性是虚拟存储器最重要的特征,任何其他的存储器管理方式都不具有这一特征。
因此,认为虚拟存储器是具有多次性特征的存储器系统。
对换性:允许在作业的运行过程中进行换进、换出,也即,在进程运行期间,允许将那些暂不使用的程序和数据,从内存调至外存的对换区(换出),待以后需要时再将它们从外存调至内存(换进);甚至还允许将暂不运行的进程调至外存,待它们重又具备运行条件时再调入内存。
计算机原理第四章存储系统课堂笔记及练习题主题:第四章存储系统学习时间:2016年10月24日--10月30日内容:一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类,加深对半导体随机读写器相关知识的理解。
二、主要内容(一)存储系统概述存储器是计算机系统中的记忆设备,用来存放程序和数据,是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分,主存储器(简称主存)处于全机中心地位,直接与CPU交换信息;辅助存储器(简称辅存)或称为外存储器(简称外存)通常用来存放主存的副本和当前不在运行的程序和数据,在程序执行过程中,每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器,需要通过主存储器与CPU交换信息。
(二)主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字,一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度,一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常,存储周期略大于存取时间。
(三)存储器的层次结构对存储器的要求是“大容量、高速度、低成本”,但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲,速度高的存储器,每位价格也高,因此容量不能太大。
主存-辅存层次,满足了存储器的大容量和低成本需求。
cache-主存层次,解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次,构成cache-主存-辅存三级存储层次,如下图所示。
CPU能直接访问的存储器称为内存储器,包括cache和主存储器。
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元,1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器,分别产生和信号。
√7。
若RAM芯片内有1024个单元,用单译码方式,地址译码器将有条输出线;用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的,保证记忆单元始终处于稳定状态,存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关,其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联,或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时,若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件,它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ,MB= 。
16一个512KB的存储器,其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是;DRAM是;ROM是;EPROM是。
19半导体SRAM靠存储信息,半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型,其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快,但不如后者高,它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM,擦除时一般使用,写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中,存储器是信息处理的来源与归宿,占据重要位置。
但是,在现有技术条件下,任何一种存储装置,都无法从速度、容量、是否需要电源维持等多方面,同时满足用户的需求。
实际上它们组成了一个速度由快到慢,容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache:少量的、非常快速、昂贵、需要电源维持、CPU可直接访问;•内存RAM:若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问;•磁盘高速缓存:存在于主存中;•磁盘:数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问;由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户;提高主存储器的使用效率,使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器,这两类资源管理的区别)2、存储管理的主要功能:•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址,虚地址):用户源程序经过编译/汇编、链接后,程序内每条指令、每个数据等信息,都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址,实地址):是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间,它是从0开始的、是一维的;●将用户程序被装进内存,一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时,通常每个信息的逻辑地址和它的物理地址是不一致的,需要把逻辑地址转换为对应的物理地址----地址映射;地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点:简单,不需要硬件支持;•缺点:一个作业必须占据连续的存储空间;装入内存的作业一般不再移动;不能实现虚拟存储。
第四章存储器一、填空题1、内存储器是计算机系统中的装置,用来存放和。
2、CPU对RAM存储器进行读/写操作时,应送出的方向控制命令有和命令。
3、Intel 2114 RAM存储芯片引脚中用于片选的控制引脚为,用于读/写控制引脚为。
4、Intel 4116 RAM芯片容量为2K 8,访问该芯片须用根地址线。
5、存储芯片存储的信息会,必须定时刷新,刷新的时间间隔为。
6、存储器分为、、、。
7、逻辑地址为2000H:1234H的存储单元的物理地址是。
8、8086CPU写入一个规则字,数据线的高8位写入存储体,低8位写入存储体。
9 、将存储器与系统相连的译码片选方式有法和法。
10、对6116进行读操作,6116引脚= ,= ,= 。
二、单项选择题1、随机存储器即RAM是指()A.存储单元中所存信息是随机的。
B.存储单元中的地址是随机的。
C.用户的程序和数据可随机的放在内存的任何地方。
D.存储器中存取操作时间与存储单元物理位置顺序无关。
2、CPU对主存进行操作,下面哪种说法是不能实现的()A.按地址并能读/写一个字节代码B.按地址串行1位1位进行读/写操作C.按地址并行读/写一个字长代码D.按地址进行并行读出而不能实现并行写入3、动态存储器刷新,下面哪种说法正确()A.刷新可在CPU执行程序过程中进行B.刷新在外电路控制下,定时刷新,但刷新时,信息不读出C.在正常存储器读操作时也会发生刷新,可防止刷新影响读出信息,故读操作时,应关闭电路工作。
D.刷新过程一定伴随着信息输出,无法控制,故刷新时不要进行读出操作。
4、用4K×8的存储芯片,构成64K×8的存储器,需使用多少4K×8的存储芯片,正确答案为()A.128片B.16片C.8片D.32片5、在存储器读周期时,根据程序计数器PC提供的有效地址,使用从内存中取出()A.操作数 B.操作数地址 C.转移地址 D.操作码6、动态存储器的主要缺点是()A.存储容量少B.存取速度低7、动态RAM芯片容量为16K×1位,要构成32K字节的RAM存储器,需要该芯()A.4片B.8片C.16片D.32片8、堆栈操作时,段地址由()寄存器指出,段内偏移量由()寄存器指出。
A、CS B)DS C)SS D)ES E)DI F)SI G)SP H)BP9、由2732芯片组成64KB的存储器,则需要()块芯片。
A)12 B)24 C)16 D)1410、对内存单元进行写操作后,该单元的内容。
A)变反B)不变C)随机D)被修改三、多项选择题1.当8086CPU从偶地址字单元读/写一个字数据时,需要的总线周期数和选通信号是。
A)1个总线周期B)2个总线周期C)A0=0D)BHE=0 E)A0=0∨BHE=0 F)A0=0∧BHE=02.外存储器包括。
A)软磁盘B)磁带C)SRAM D)BIOS E)硬磁盘F)光盘3.读写存储器操作数时数据所在的段可由()寄存器指出。
A)CS B)DS C)ES D)SS4.若当前DS的内容为2000H,则偏移量为1000H单元的地址可表示为。
A)2000H.1000H B)21000H C)2000H∶1000H D)3000H四、简答题1、简述半导体主存读操作过程?2、试比较存储器读周期和存储器写周期的的差别?3、现已知8088CPU的内存空间为1MB,试说明采用什么方法可将其内存扩大到16MB并且复位启动是能正常工作?五、应用题1、已知一个存储器,其存储体是由1024个存储元(即存放1位二进制信息的存储电路)组成,其地址译码采用一维地址译码电路,若要实现8位并行读和写操作,且译码器输出的存储单元选择控制线每条只与不同的行相连,试问(1)存储体中各存储元排成多少行,多少列的存储矩阵才能符合要求。
地址寄存器和数据寄存器各用多少位。
(2)画出该存储器原理结构图。
2、已知一个存储器,其存储体排成64行64列的矩阵结构,若采用二维地址译码电路,实现16位并行读写操作,试问(1)行地址译码电路和列地址译码电路各自有多少条选择控制线。
(2)行地址寄存器和列地址寄存器各为多少位?(3)画出该存储器原理结构图?4、某存储器中存储体是由4096个动态存储元电路排成64 64矩阵阵列,存储器中的数据寄存器为8位,主机工作频率为5MHz,CPU对存储器进行一次读操作需占用4个工作脉冲周期,请计算①对该存储器完成一次刷新需时间多少?②刷新周期在2ms 内CPU 能用于正常读写操作的时间为多少?5、若有一台8位微机,地址总线16条,具有8片2114构成的4KB ,RAM 连线如下图所示。
若以每1KRAM 作为一组,则此图组成的基本地址是什么?地址有没有重叠区,每一组的地址范围为多少?6、假设下图为某外设接口中的I/O 地址译码电路,请分析并指出该译码电路确定的I/O 端口地址范围。
AAA AAAA AIOWIOR 去功能部件A 1A 07、已知某存储器容量为16K ×8,全部用2114存储芯片连成,每片2114存储容量为1K ×4,试求①访问2114存储器的地址为多少位?②连成16×8的存储容量需用2114多少片?③画出用2114存储芯片连成2K ×8的存储模块图(图中应包括与CPU 之间有连接关系的地址线,数据线和选片控制线)。
8、已知某存储器中的ROM部分是由2716 EPROM的存储芯片连成,每片2716的存储容量为2K×8,若用4片2716连成字节存储器,试求①连成ROM存储器的存储容量为多少?②访问ROM多少位地址?③画出ROM连接图,并注明各片分配的地址范围(图中应反映存储器与CPU之间的数据线,地址线及选片信号线之间的关系)9、一台8位微机系统需扩展内存RAM 5KB,其扩充存储器空间为3000H开始的连续存储区,该系统的地址总线为A0~A15,数据总线为D0~D7,控制信号为MREQ和WR,存储芯片用2114,画出扩充的内存器模块的连接线路图,地址译码器选用74LS138的3-8译码器,需用的门电路可自行选择。
10、已知2114存储芯片共有8片,若用这些芯片连成存储单元为8位的存储器,问最多能连成多大容量的存储器,并画出该存储器与CPU之间的连接图(图中应包括地址线,数据线选片信号线)。
说明:2114存储芯片容量为1K×4答案一、填空题1、存储、数据、程序2、RD,IO/M3、CS,WE4、115、消失,1~110MS6、内部寄存器,高速缓存、内存、外存7、21234H8、奇、偶9、全译码、线选控制10、0、1、0二、单项选择题1、D2、D3、B4、B5、D6、D7、C8、C、G9、C 10、D三、多项选择题1、A、C、D、F2、A、B、E、F3、B、D4、B、C四、简答题1、答:在T1周期开始后一段时间(在T1状态)把地址址信息从地址线A19~A16,AD15~AD0上输出,并且立即发出地址锁存信号ALE,把在A19~A16上出现的高4位地址和在AD15~AD0上出现的低16位地址,在外部锁存收器上锁存。
这样,20位地址信息就送至存储器。
CPU也是在T1状态发出区分是存储器瞠是I/O操作的IO/M信号。
在T2状态,CPU发出读命令信号。
存储器就可以实现读出。
在这些信号发出后,CPU等待一段时间,到它T4状态的前沿采样数据总路线AD15~AD0以获取数据,从而结束此总线周期。
2、答:主要差别在于数据出现在总线上的时间不同和总线上的数据来源不同。
对存储器读周期,是在地址线和选通控制线稳定后,被读出的数据才出现在数据总线上,数据来源于存储器,而对存储器写周期,则是往存储器内写入新的的信息,故在所有先通控制信号出现之前,数据线上应有待写的稳定数据,数据来自于CPU等主控制器。
从读/写时序上来看,存储器读周期,T1状态结束后,进入T2状态,数据总线有一个处于高阻状态的过程,存储器写周期,T1状态后地址信号消失,进入T2状态,CPU即送出数据至数据总线上。
3、答:8088CPU的地址总线为20位,其最大寻址空间为1MB,要将其内存扩大到16MB,已超过8088微处理器的地址线所能提供的最大地址范围,此时,可采用多存储器模块扩充寻址法。
其作法如下:(1)存储器划分为16个1MB地址容量的存储模块。
(2)每一个模块仍由20位地址线控制,而每一个存储模块的选择,则由块选存储逻辑提供的块选控制信号决定。
(3)访问某一单元时,必须经过二次译码,一次送出一个块选控制信号,选取中该存储单元所地的模块,下次译码选中该模块的存储单元,进行读写操作。
(4)要保证复位启动正常就要设置复位启动地址FFFF0H~FFFFFH在内的各模块公共区域为常选区,并将复位程序置于常选区,保证了复位启动正常。
五、应用题1、答案:(1)1,8,10,82、答案:(1)行地址译码电路和列地址译码电路各自有多少条选择控制线。
行地址译码电路6条选择控制线,列地址译码电路6条选择控制线(2)行地址寄存器和列地址寄存器各为64位(3)存储器原理结构图如下:3、答案:4、答:①对该存储器完成一次刷新需时间=1/(5*106)*4=0.8ns②正常读写操作的时间=2ms/64=31.25 ns5、答:第一组的基本地址是:0000H-03FFH第二组的基本地址是:4000H-43FFH第三组的基本地址是:8000H-83FFH第四组的基本地址是:0C000H-0C3FFH每一组都有重叠区,每组重叠区15个6、答: 该译码电路确定的I/O端口地址范围为3E4H-3E7H7、答(1):10位(2):32片(3)8、答①: 存储容量为8K×8②:13位③10、答:4K×4。