第四章存储器
一、填空题
1、内存储器是计算机系统中的装置，用来存放和。
2、CPU对RAM存储器进行读/写操作时，应送出的方向控制命令有和命令。
3、Intel 2114 RAM存储芯片引脚中用于片选的控制引脚为，用于读/写控制引脚为。
4、Intel 4116 RAM芯片容量为2K 8，访问该芯片须用根地址线。
5、存储芯片存储的信息会，必须定时刷新，刷新的时间间隔为。
6、存储器分为、、、。
7、逻辑地址为2000H：1234H的存储单元的物理地址是。
8、8086CPU写入一个规则字，数据线的高8位写入存储体，低8位写入存储体。
9 、将存储器与系统相连的译码片选方式有法和法。
10、对6116进行读操作，6116引脚= ，= ，= 。
二、单项选择题
1、随机存储器即RAM是指（）
A.存储单元中所存信息是随机的。
B.存储单元中的地址是随机的。
C.用户的程序和数据可随机的放在内存的任何地方。
D.存储器中存取操作时间与存储单元物理位置顺序无关。
2、CPU对主存进行操作，下面哪种说法是不能实现的（）
A.按地址并能读/写一个字节代码
B.按地址串行1位1位进行读/写操作
C.按地址并行读/写一个字长代码
D.按地址进行并行读出而不能实现并行写入
3、动态存储器刷新，下面哪种说法正确（）
A.刷新可在CPU执行程序过程中进行
B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出
C.在正常存储器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。
D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。
4、用4K×8的存储芯片，构成64K×8的存储器，需使用多少4K×8的存储芯片，正确答案为（）
A.128片
B.16片
C.8片
D.32片
5、在存储器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（）
A．操作数 B.操作数地址 C.转移地址 D.操作码
6、动态存储器的主要缺点是（）
A.存储容量少
B.存取速度低
7、动态RAM芯片容量为16K×1位，要构成32K字节的RAM存储器，需要该芯（）
A.4片
B.8片
C.16片
D.32片
8、堆栈操作时，段地址由（）寄存器指出，段内偏移量由（）寄存器指出。
A、CS B）DS C）SS D）ES E）DI F）SI G）SP H）BP
9、由2732芯片组成64KB的存储器，则需要（）块芯片。
A）12 B）24 C）16 D）14
10、对内存单元进行写操作后，该单元的内容。
A）变反B）不变C）随机D）被修改
三、多项选择题
1．当8086CPU从偶地址字单元读/写一个字数据时，需要的总线周期数和选通信号是。
A）1个总线周期B）2个总线周期C）A0=0
D）BHE=0 E）A0=0∨BHE=0 F）A0=0∧BHE=0
2．外存储器包括。
A）软磁盘B）磁带C）SRAM D）BIOS E）硬磁盘F)光盘3．读写存储器操作数时数据所在的段可由（）寄存器指出。
A）CS B）DS C）ES D）SS
4．若当前DS的内容为2000H，则偏移量为1000H单元的地址可表示为。
A）2000H.1000H B）21000H C）2000H∶1000H D）3000H
四、简答题
1、简述半导体主存读操作过程？
2、试比较存储器读周期和存储器写周期的的差别？
3、现已知8088CPU的内存空间为1MB，试说明采用什么方法可将其内存扩大到16MB并且复位启动是能正常工作？
五、应用题
1、已知一个存储器，其存储体是由1024个存储元（即存放1位二进制信息的存储电路）组成，其地址译码采用一维地址译码电路，若要实现8位并行读和写操作，且译码器输出的存储单元选择控制线每条只与不同的行相连，试问
（1）存储体中各存储元排成多少行，多少列的存储矩阵才能符合要求。
地址寄存器和数据寄存器各用多少位。
（2）画出该存储器原理结构图。
2、已知一个存储器，其存储体排成64行64列的矩阵结构，若采用二维地址译码电路，实现16位并行读写操作，试问
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。
（2）行地址寄存器和列地址寄存器各为多少位？
（3）画出该存储器原理结构图？
4、某存储器中存储体是由4096个动态存储元电路排成64 64矩阵阵列，存储器中的数据寄存器为8位，主机工作频率为5MHz，CPU对存储器进行一次读操作需占用4个工作脉冲周期，请计算
①对该存储器完成一次刷新需时间多少？
②刷新周期在2ms 内CPU 能用于正常读写操作的时间为多少？
5、若有一台8位微机，地址总线16条，具有8片2114构成的4KB ，RAM 连线如下图所示。若以每1KRAM 作为一组，则此图组成的基本地址是什么？地址有没有重叠区，每一组的地址范围为多少？
6、假设下图为某外设接口中的I/O 地址译码电路，请分析并指出该译码电路确定的I/O 端口地址范围。
A
A
A A
A
A
A A
IOW
IOR 去功能部件
A 1
A 0
7、已知某存储器容量为16K ×8，全部用2114存储芯片连成，每片2114存储容量为1K ×4，试求
①访问2114存储器的地址为多少位？
②连成16×8的存储容量需用2114多少片？
③画出用2114存储芯片连成2K ×8的存储模块图（图中应包括与CPU 之间有连接关系
的地址线，数据线和选片控制线）。
8、已知某存储器中的ROM部分是由2716 EPROM的存储芯片连成，每片2716的存储容量为2K×8，若用4片2716连成字节存储器，试求
①连成ROM存储器的存储容量为多少？
②访问ROM多少位地址？
③画出ROM连接图，并注明各片分配的地址范围（图中应反映存储器与CPU之间的数据线，地址线及选片信号线之间的关系）
9、一台8位微机系统需扩展内存RAM 5KB，其扩充存储器空间为3000H开始的连续存储区，该系统的地址总线为A0～A15，数据总线为D0～D7，控制信号为MREQ和WR，存储芯片
用2114，画出扩充的内存器模块的连接线路图，地址译码器选用74LS138的3－8译码器，需用的门电路可自行选择。
10、已知2114存储芯片共有8片，若用这些芯片连成存储单元为8位的存储器，问最多能连成多大容量的存储器，并画出该存储器与CPU之间的连接图（图中应包括地址线，数据线选片信号线）。
说明：2114存储芯片容量为1K×4
答案
一、填空题
1、存储、数据、程序
2、RD，IO/M
3、CS，WE
4、11
5、消失，1~110MS
6、内部寄存器，高速缓存、内存、外存
7、21234H
8、奇、偶
9、全译码、线选控制
10、0、1、0
二、单项选择题
1、D
2、D
3、B
4、B
5、D
6、D
7、C
8、C、G
9、C 10、D
三、多项选择题
1、A、C、D、F
2、A、B、E、F
3、B、D
4、B、C
四、简答题
1、答：在T1周期开始后一段时间（在T1状态）把地址址信息从地址线A19~A16，AD15~AD0上输出，并且立即发出地址锁存信号ALE，把在A19~A16上出现的高4位地址和在AD15~AD0上出现的低16位地址，在外部锁存收器上锁存。这样，20位地址信息就送至存储器。CPU
也是在T1状态发出区分是存储器瞠是I/O操作的IO/M信号。在T2状态，CPU发出读命令信号。存储器就可以实现读出。在这些信号发出后，CPU等待一段时间，到它T4状态的前沿采样数据总路线AD15~AD0以获取数据，从而结束此总线周期。
2、答：主要差别在于数据出现在总线上的时间不同和总线上的数据来源不同。对存储器读周期，是在地址线和选通控制线稳定后，被读出的数据才出现在数据总线上，数据来源于存储器，而对存储器写周期，则是往存储器内写入新的的信息，故在所有先通控制信号出现之前，数据线上应有待写的稳定数据，数据来自于CPU等主控制器。
从读/写时序上来看，存储器读周期，T1状态结束后，进入T2状态，数据总线有一个处于高阻状态的过程，存储器写周期，T1状态后地址信号消失，进入T2状态，CPU即送出数据至数据总线上。
3、答：8088CPU的地址总线为20位，其最大寻址空间为1MB，要将其内存扩大到16MB，已超过8088微处理器的地址线所能提供的最大地址范围，此时，可采用多存储器模块扩充寻址法。其作法如下：
（1）存储器划分为16个1MB地址容量的存储模块。
（2）每一个模块仍由20位地址线控制，而每一个存储模块的选择，则由块选存储逻辑提供的块选控制信号决定。
（3）访问某一单元时，必须经过二次译码，一次送出一个块选控制信号，选取中该存储单元所地的模块，下次译码选中该模块的存储单元，进行读写操作。
（4）要保证复位启动正常就要设置复位启动地址FFFF0H~FFFFFH在内的各模块公共区域为常选区，并将复位程序置于常选区，保证了复位启动正常。
五、应用题
1、答案：（1）1，8，10，8
2、答案：
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。
行地址译码电路6条选择控制线，列地址译码电路6条选择控制线
（2）行地址寄存器和列地址寄存器各为64位
（3）存储器原理结构图如下：
3、答案：
4、答:
①对该存储器完成一次刷新需时间=1/（5*106）*4=0.8ns
②正常读写操作的时间=2ms/64=31.25 ns
5、答:
第一组的基本地址是:0000H-03FFH
第二组的基本地址是:4000H-43FFH
第三组的基本地址是:8000H-83FFH
第四组的基本地址是:0C000H-0C3FFH
每一组都有重叠区,每组重叠区15个
6、答: 该译码电路确定的I/O端口地址范围为3E4H-3E7H
7、答
(1):10位
(2):32片
(3)
8、答
①: 存储容量为8K×8
②:13位
③
10、答：4K×4
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
第四章存储器管理23答案） 第四章存储器管理 学号姓名 一、单项选择题 存储管理的目的是（方便用户和提高内存利用率）。 外存（如磁盘）上存放的程序和数据（必须在CPU访问之前移入内存）。 当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（目标程序） 4、可由CPU调用执行的程序所对应的地址空间为（物理地址空间）。 5、经过（动态重定位），目标程序可以不经过任何改动而装入物理内存单元。 6、若处理器有32位地址，则它的虚拟地址空间为（4GB ）字节。 7、分区管理要求对每一个作业都分配（地址连续）的内存单元。 8、（对换技术）是指将作业不需要或暂时不需要的部分移到外存，让岀内存空间以调入其他所需数据。 9、虚拟存储技术是（补充相对地址空间的技术）。 10、虚拟存储技术与（分区管理）不能配合使用。 11、以下存储管理技术中，支持虚拟存储器的技术是（对换技术）。 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（缺页中断）。 13、在分段管理中，（以段为单位分配，每段是一个连续存储区）。 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（用分段方法来分配 和管理用户地址空间，用分页方法来管理物理存储空间）。 15、段页式管理每取一次数据，要访问（3）次内存。 16、碎片现象的存在使得（内存空间利用率降低）。 下列（段页式管理）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。系统抖动是指（刚被调岀的页面又立刻被调入所形成的频繁调入调岀现象）。 在请求分页系统中，LRU算法是指（近期最长时间以来没被访问的页先淘汰）。 为了实现存储保护，对共享区域中的信息（只可读，不可修改）。 21、单一连续存储管理时，若作业地址空间大于用户空间，可用（覆盖技术）把不同时工作的段轮流装入主存区执行。 动态重定位是在作业的（执行过程）中进行的。
第四章存储器管理 学号姓名 一、单项选择题 1、存储管理的目的是（）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、外存（如磁盘）上存放的程序和数据（）。 A．可由CPU直接访问B．必须在CPU访问之前移入内存C．是必须由文件系统管理的D．必须由进程调度程序管理 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、经过（），目标程序可以不经过任何改动而装入物理内存单元。 A.静态重定位 B.动态重定位 C.编译或汇编 D.存储扩充 6、若处理器有32位地址，则它的虚拟地址空间为（）字节。 A.2GB B.4GB C.100KB D.640KB 7、分区管理要求对每一个作业都分配（）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 8、（）是指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。 A.覆盖技术 B.对换技术 C.虚拟技术 D.物理扩充 9、虚拟存储技术是（）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟存储技术与（）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理 11、以下存储管理技术中，支持虚拟存储器的技术是（）。 A．动态分区法B．可重定位分区法C．请求分页技术D．对换技术 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（）。 A.输入输出中断 B. 时钟中断 C.越界中断 D. 缺页中断 13、在分段管理中，（）。 A.以段为单位分配，每段是一个连续存储区 B 段与段之间必定不连续 C 段与段之间必定连续每段是等长的 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（）。 A、用分段方法来分配和管理物理存储空间，用分页方法来管理用户地址空间。 B、用分段方法来分配和管理用户地址空间，用分页方法来管理物理存储空间。 C、用分段方法来分配和管理主存空间，用分页方法来管理辅存空间。 D、用分段方法来分配和管理辅存空间，用分页方法来管理主存空间。 15、段页式管理每取一次数据，要访问（）次内存。 A.1 B.2 C.3 D.4 16、碎片现象的存在使得（）。 A.内存空间利用率降低 B. 内存空间利用率提高 C. 内存空间利用率得以改善 D. 内存空间利用率不影响 17、下列（）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。 A.固定分区 B.可变分区 C.分页管理 D.段页式管理 18、系统抖动是指（）。 A.使用机器时，千万屏幕闪烁的现象 B 刚被调出的页面又立刻被调入所形成的频繁调入调出现象 C 系统盘不净，千万系统不稳定的现象 D 由于内存分配不当，偶然造成内存不够的现象 19、在请求分页系统中，LRU算法是指（）。 A.最早进入内存的页先淘汰 B 近期最长时间以来没被访问的页先淘汰 C 近期被访问次数最少的页先淘汰 D 以后再也不用的页先淘汰
第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说
第3章存储器系统 一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令(B) 总线(C) 时钟(D) 读写 4．存取周期是指( )。 (A)存储器的写入时间(B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题(B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度(D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。 (A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存的寻址空间(D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存(B) 内部寄存器(C) 高速缓冲存储器(D) 外存 10．下面的说法中，( )是正确的。(A) 指令周期等于机器周期 (B) 指令周期大于机器周期(C) 指令周期小于机器周期(D) 指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15．一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（）。 （A）14E96H （B）7E814H （C）7E7F6H （D）7E816H 16．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。（A）20 （B）30 （C）16 （D）26 17．对于地址总线为32位的微处理器来说，其直接寻址范围可达（）。
4.2半导体存储器 4.2.1填空题 1．计算机中的存储器是用来存放__①___的，随机访问存储器的访问速度与___②___无关。答案：①程序和数据②存储位置 2．对存储器的访问包括______和________两类。 答案：①读②写 3．计算机系统中的存储器分为__①___和___②____。在CPU执行程序时，必须将指令存在____③____中。 答案：①内存②外存③内存 4．主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案：①存储容量②存取时间 5．存储器中用①来区分不同的存储单元，1GB=②KB。 答案：①地址②1024X1024(或220) 6．半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案：①静态存储器(SRAM) ②动态存储器(DRAM) 7．RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被② 答案：①无关②随机访问 8．存储揣芯片由①、②、地址译码和控制电路等组成。 答案：①存储体②读写电路 9．地址译码分为①方式和②方式。 答案：①单译码②双译码 10．双译码方式采用①个地址译码器，分别产生②和③信号。 答案：①两②行选通③列选通 11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。 答案：①1024 ②64 12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。 答案：①双稳态电路②刷新(或恢复) 13．存储器芯片并联的目的是为了①，串联的目的是为了②。 答案：①位扩展②字节单元扩展 14．计算机的主存容量与①有关，其容量为②。 答案：①计算机地址总线的根数②2地址线数 15．要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片1MX3的存储器芯片串联。 答案：①8 ②4 16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是 答案：3FFFFH 17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。 答案：①半导体②快③高 18．三级存储器系统是指______这三级： 答案：高缓、内存、外存
第四章存储器 （一）选择题 1.和辅存相比，主存的特点是 A.容量小，速度快，成本高 B.容量小，速度快，成本低 C.容量大，速度快，成本高 2.某计算机字长是16位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 64K B. 32 KB C. 32K 3.某计算机字长是16位，它的存储容量是1 MB，按字编址，它的寻址范围是 A. 512K B. 1 M C.512 KB 4.某计算机字长是32位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 16 KB B. 16K C. 32K 5.某计算机字长是32位，它的存储容量是256 KB，按字编址，它的寻址范围是 A. 128 K B. 64K C. 64 KB 6.某一RAM芯片，其容量为512 x8位，除电源和接地端外，该芯片引出线的最少数目 是 A. 21 B. 17 C. 19 7.若主存每个存储单元存放16位二进制代码，则 A.其地址线为16根 B.其地址线数与16无关 C.其地址线数与16有关 8. EPROM是指 A.只读存储器 B.可编程的只读存储器 C.可擦洗可编程的只读存储器 9.可编程的只读存储器 A.不一定是可改写的 B.一定是可改写的 C.一定是不可改写的 10下述说法中是正确的。 A. EPROM是可改写的，因而也是随机存储器的一种。 B. EPROM是可改写的但它不能作为随机存储器 C. EPROM只能改写一次，故不能作为随机存储器 11.交叉编址的存储器实质是一种存储器，它能执行独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 12.主存和CPU之间增加高速缓冲存储器的目的是 A.解决CPU和主存之间的速度匹配问题 B.扩大主存容量 C.既扩大主存容量，又提高存取速度
第四章主存储器习题 一、选择题：将正确的答案序号填在横线上 1．存储器是计算机系统的记忆设备，它主要用来存放 _____。 A．数据 B．程序 C．微程序 D．程序和数据 2．若存储器的存储周期250ns，每次读出16位，则该存储器的数据传送率为 _ _。 A. 4×106B/秒 B．4MB/秒 C．8×106B/秒D．8Mb/秒 3．按字节编址的存储器中，每个编址单元中存放______信息。 A．1位 B．8位 C．16位 D．64位 4．和外存储器相比，内存储器的特点是_____。 A. 容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 5．下列存储器中，属于非易失性存储器的是______。 A．RAM B．静态存储器 C．动态存储器 D．ROM 6．下列部件中存取速度最快的是______。 A．寄存器B．Cache C．内存D．外存 7. EPROM是指______。 A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器 D．电擦除可编程只读存储器 8．若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。 A．SRAM B． Cache C． EEPROM D．辅助存储器 9．存储周期是指______。 A．存储器的读出时间 B．存储器进行连续写操作所允许的最短时间间隔 C．存储器的写入时间 D．存储器进行连续读或写操作所允许的最短时间间隔 10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_ ___。 A．4片，13根 B．4片，12根 C．6片，11根 D．4片，16根 11．若SRAM中有 4K个存储单元，采用双译码方式时要求译码输出线为_ _根。 A. 4096 B．64 C．128 D．1024 12.半导体静态存储器SRAM能够存储信息是______。 A．依靠双稳态电路 B．依靠定时刷新 C．依靠读后再生 D．信息不再变化 13．Cache 是指。 A．高速缓冲存储器 B. 主存 C．ROM D. 外部存储器 14．磁盘按盘片的组成材料分为软盘和。 A．磁带 B. 硬盘 C．磁鼓 D. 磁泡 15．磁表面存储器是以作为记录信息的载体。 A．塑料介质 B. 磁介质
第四章存储器管理 1．在存储管理中，采用覆盖和交换技术的目的是 A．节省内存空间B．物理上扩充内存容量C．提高CPU效率D．实现内存共享 2．采用不会产生内部碎片 A．分页式存储管理B．分段式存储管理 C．固定分区式存储管理D．段页式存储管理 3．某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面地址访问流： 1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3 假定内存容量为4个页面，开始时是空的，则缺页中断的次数A．4 B．5 C．6 D．7 4．最佳适应算法的空闲块链表是 A．按大小递减顺序连在一起B．按大小递增顺序连在一起C．按地址由小到大排列D．按地址由大到小排列5．在可变分区存储管理中的紧凑技术可以 A．集中空闲区B．增加内存容量 C．缩短访问周期D．加速地址转换 6．在固定分区分配中，每个分区的大小是 A．相同B．随作业长度变化 C．可以不同但预先固定D．可以不同但根据作业长度固定7．实现虚拟存储管理的目的是
A．实现存储保护B．实现程序浮动 C．扩充辅存容量D．扩充内存容量 8．采用分段存储管理的系统中，若地址是24位表示，其中8位表示段号，则允许每段的最大长度是 A．224B．216C．28 D．232 9．把作业地址空间使用的逻辑地址变成内存的物理地址称为A．加载B．重定位C．物理化D．逻辑化10．在段页式存储管理系统中，内存等分成程序按逻辑模块划分成若干 A．块B．基址C．分区D．段E．页号F．段长11．虚拟存储管理系统的基础是程序的理论 A．局部性B．全局性C．动态性D．虚拟性12．以下存储管理方式中，不适用于多道程序设计系统的是A．单用户连续分配B．固定式分区分配 C．可变式分区分配D．页式存储管理 13．在可变分区分配方案中，某一道作业完成后，系统收回其在内存空间并与相邻空闲区合并，为此需修改空闲区表，造成空闲区数减1的情况是 A．无上邻空闲区也无下邻空闲区 B．有上邻空闲区但无下邻空闲区 C．无上邻空闲区但有下邻空闲区 D．有上邻空闲区也有下邻空闲区
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
系统存储器用来存放由PLC生产厂家编写的系统程序，系统程序固化在ROM 内，用户不能直接更改，它使PLC具有基本的功能，能够完成PLC设计者规定的各项工作。系统程序质量的好坏，很大程度上决定了PLC的性能，其内容主要包括三部分。 第一部分为系统管理程序，它主要控制PLC的运行，使整个PLC按部就班地工作。第二部分为用户指令解释程序，通过用户指令解释程序，将PLC 的编程语言变为机器语言指令，再由CPU执行这些指令。第三部分为标准程序模块与系统调用，它包括许多不同功能的子程序及其调用管理程序，如完成输入、输出及特殊运算等的子程序。PLC的具体工作都是由这部分程序来完成的，这部分程序的多少也决定了PLC性能的高低。 用户存储器包括用户程序存储器（程序区）和功能存储器（数据区）两部分。用户程序存储器用来存放用户针对具体控制任务用规定的PLC编程语言编写的各种用户程序，以及用户的系统配置。用户程序存储器根据所选用的存储器单元类型的不同，可以是RAM（有掉电保护）、EPROM或EEPROM存储器，其内容可以由用户任意修改或增删。用户功能存储器是用来存放（记忆）用户程序中使用器件的ON/OFF状态／数值数据等。用户存储器容量的大小，关系到用户程序容量的大小，是反映PLC性能的重要指标之一。 艾驰商城是国内最专业的MRO工业品网购平台，正品现货、优势价格、迅捷配送，是一站式采购的工业品商城！具有10年工业用品电子商务领域研究，以强大的信息通道建设的优势，以及依托线下贸易交易市场在工业用品行业上游供应链的整合能力，为广大的用户提供了传感器、图尔克传感器、变频器、断路器、继电器、PLC、工控机、仪器仪表、气缸、五金工具、伺服电机、劳保用品等一系列自动化的工控产品。 如需进一步了解台达PLC、西门子PLC、施耐德plc、欧姆龙PLC的选型，报价，采购，参数，图片，批发等信息，请关注艾驰商城
第四章存储器管理 1．为什么要配置层次式存储器？ 答：设置多个存储器可以使存储器两端的硬件能并行工作；采用多级存储系统，特别是Cache 技术，是减轻存储器带宽对系统性能影响的最佳结构方案；在微处理机内部设置各种缓冲存储器，减轻对存储器存取的压力。增加CPU中寄存器数量大大缓解对存储器压力。 2．可采用哪几种方式将程序装入内存？它们分别适用于何种场合？ 答：（1）绝对装入方式，只适用于单道程序环境。 （2）可重定位装入方式，适用于多道程序环境。 （3）动态运行时装入方式，用于多道程序环境；不允许程序运行时在内存中移位置。 3．何谓静态链接？何谓装入时动态链接和运行时的动态链接？P120 答：静态链接是指在程序运行前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开的链接方式。 装入时动态链接是指将用户源程序编译后得到的一组目标模块，在装入内存时采用边装入边链接的链接方式。运行时动态链接是指对某些目标模块的链接，是在程序执行中需要该目标模块时，才对它进行的链接。 4．在进行程序链接时，应完成哪些工作？ 答：由链接程序Linker将编译后形成的一组目标模块，以及它们需要的库函数链接在一起，形成一个完整的装入模块Load Module。主要工作是修改程序内的相对地址和修改目标程序中的外部调用标号。 5．在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？ 答：在每个分区的起始部分，设置一些控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部设置一个后向指针，通过前后向链接指针，将所有空闲分区链成一个双向链。当分区分配出去后，把状态位由“0”改为“1”。
** 习题 ** 选择最合适的答案 1．分页存储管理的存储保护是通过( )完成的. A.页表（页表寄存器） B.快表 C.存储键 D.索引动态重定 2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。 A、加载 B、重定位 C、物理化 D、逻辑化 3．在可变分区存储管理中的紧凑技术可以（）。 A.集中空闲区 B.增加主存容量 C.缩短访问时间 D.加速地址转换 4．在存储管理中，采用覆盖与交换技术的目的是( )。 A.减少程序占用的主存空间 B.物理上扩充主存容量 C.提高CPU效率 D.代码在主存中共享 5．存储管理方法中，( )中用户可采用覆盖技术。 A．单一连续区 B. 可变分区存储管理 C．段式存储管理 D. 段页式存储管理 6．把逻辑地址转换成物理地址称为（）。 A.地址分配 B.地址映射 C.地址保护 D.地址越界 7．在内存分配的“最佳适应法”中，空闲块是按（）。 A.始地址从小到大排序 B.始地址从大到小排序 C.块的大小从小到大排序 D.块的大小从大到小排序 8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。 A.首次适应法 B.最佳适应法 C.最坏适应法 D.循环首次适应法 9．那么虚拟存储器最大实际容量可能是( ) 。 A.1024K B.1024M C.10G D.10G+1M 10．用空白链记录内存空白块的主要缺点是（）。 A.链指针占用了大量的空间 B.分配空间时可能需要一定的拉链时间 C.不好实现“首次适应法” D.不好实现“最佳适应法” 11．一般而言计算机中（）容量(个数)最多. ** B.RAM C.CPU D.虚拟存储器
第四章存储器 一、填空题 1. 计算机中的存储器是用来存放的，随机访问存储器的访问速度与无关。√ 2. 主存储器的性能指标主要是、存储周期和存储器带宽。√ 3. 存储器中用来区分不同的存储单元，1GB= KB。√ 4. 半导体存储器分为、、只读存储器（ROM）和相联存储器等。√ 5. 地址译码分为方式和方式。√ 6. 双译码方式采用个地址译码器，分别产生和信号。√ 7. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式，地址译码器有条输出线。√ 8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。√ 9. 存储器芯片并联的目的是为了，串联的目的是为了。 10. 计算机的主存容量与有关，其容量为。 11. 要组成容量为4M×8位的存储器，需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。 12. 内存储器容量为6K时，若首地址为00000H，那么末地址的十六进制表示是。 13 主存储器一般采用存储器件，它与外存比较存取速度、成本。 14 三级存储器系统是指这三级、、。 15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB= 。16一个512KB的存储器，其地址线和数据线的总和是。 17 只读存储器ROM可分为、、和四种。 18 SRAM是；DRAM是；ROM是；EPROM是。 19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。 20半导体动态RAM和静态RAM的主要区别是。 21MOS半导体存储器可分为、两种类型，其中需要刷新。 22 广泛使用的和都是半导体③存储器。前者的速度比后者快，但 不如后者高，它们的共同缺点是断电后保存信息。 23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲。 24 单管动态MOS型半导体存储单元是由一个和一个构成的。 25 动态半导体存储器的刷新一般有、和三种方式。 【答案】①集中式②分散式③异步式 26 动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在，因此需要定期的不断地进行。
第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案： [1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟内存的容量只受（ D）的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长 11、虚拟存储技术与（A ）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。 (4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯 片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位) 区号为0 1010 1011 110 块号为0 1101 1110 数据在Cache中的位置是 0 1101 1110 1111 Cache-主存存储层次，主存容量为8个块，Cache容量为4个块。采用直接地址映象： （1）对于如下主存块地址流：0,1,2,5,4,6,4,7,1,2,4,1,3,7,2,如果主存中内容一开始未装入Cache中，请列出每次访问后Cache中各块的分配情况； （2）指出块命中的时刻； （3）求出此期间Cache的命中率。
第四章存储器管理 1. 为什么要配置层次式存储器？ 答：这是因为：a.设置多个存储器可以使存储器两端的硬件能并行工作。b.采用多级存储系统，特别是Cache 技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。c.在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU 中寄存器的数量，也可大大缓解对存储器的压力。 2、可采用哪几种方式将程序装入内存？它们分别适用于何种场合？P119 答：（1）绝对装入方式：绝对装入方式只能将目标模块装入到内存中事先指定的位置。在多道程序环境下，编译程序不可能预知所编译的目标模块应放在内存的何处，困此，绝对装入方式只适用于单道程序环境。 （2）可重定位装入方式：在多道程序环境下，所得到的目标模块的起始地址通常是从0 开始的，程序中的其它地址也都是相对于起始地址计算的。此时应采用可重定位装入方式，根据内存的当前情况，将装入模块装入到内存的适当位置。 （3）动态运行时装入方式：可重定位装入方式可将装入模块装入到内存中任何允许的位置，故可用于多道程序环境；但这种方式并不允许程序运行时在内存中移动位置。 3、何谓静态链接？何谓装入时动太链接和运行时的动态链接？P120 答：1、静态链接：在程序运行之前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开，我们把这种事先进行链接的方式称为静态链接方式.2、装入时动态链接：这是指将用户源程序编译后所得到的一组目标模块，在装入内存时，采用边装入边链接的链接方式。3、运行时动态链接：这是指对某些目标模块的链接，是在程序执行中需要该（目标）模块时，才对它进行的链接。 4、在进行程序链接时，应完成哪些工作？p120 答：静态链接、装入时动态链接、运行时动态链接； 5、在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？P123 答：为了实现对空闲分区的分配和链接，在每个分区的起始部分，设置一些用于控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部则设置一后向指针，通过前、后向链接指针，可将所有的空闲分区链接成一个双向链，为了检索方便，在分区尾部重复设置状态位和分区大小表目。当分区被分配出去以后，把状态位由“0”改为“1”，此时，前、后向指针已无意义。 6、为什么要引入动态重定位？如何实现？P127 P128 答：a. 为了在程序执行过程中，每当访问指令或数据时，将要访问的程序或数据的逻辑地址转换成物理地址，引入了动态重定位. b. 可在系统中增加一个重定位寄存器，用它来装入(存放)程序在内存中的起始地址，程序在执行时，真正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的,从而实现动态重定位. 7、在采用首次适应算法回收内存时，可能出现哪几种情况？应怎样处理这些情况？P125 答：1、回收区与插入点的前一个空闲区相邻接，此时应将回收区与插入点的前一分区合并，不必为回收区分配新表项，而只需修改其前一分区的大小。 2、回收区与插入点的后一个空闲区相邻接，此时可将两分区合并，形成新的空闲区，但用回收区的首址作为新空闲区的首址，大小为两者之和。
第5章存储器系统 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器接口设计（存储器扩展技术） 高速缓存 §5.1 概述 主要内容： 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别 一、存储器系统 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 构成存储系统。 2. 两种存储系统 在一般计算机中主要有两种存储系统： 主存储器 Cache存储系统 高速缓冲存储器 主存储器 虚拟存储系统 磁盘存储器
Cache存储系统 对程序员是透明的 目标： 提高存储速度 Cache 主存储器 虚拟存储系统 对应用程序员是透明的。 目标： 扩大存储容量 主存储器 磁盘存储器 3. 主要性能指标 存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关） 命中率（H） T=H*T1+（1-H）*T2 单位容量价格（C） 访问效率（e） 4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈片内存储部件 高速缓存 内存储部件 主存储器 联机外存储器 外存储部件 脱机外存储器
二、半导体存储器 1. 半导体存储器 半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存储元。 若干存储元构成一个存储单元。 2. 半导体存储器的分类 随机存取存储器（RAM） 内存储器 只读存储器（ROM 随机存取存储器（RAM） 静态存储器（SRAM） RAM 动态存储器（DRAM） 只读存储器（ROM） 掩模ROM 只读存储器一次性可写ROM EPROM EEPROM 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗
存储系统以及存储系统的分类 存储系统是指计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备（硬件）和算法（软件）所组成的系统。 存储系统是计算机的重要组成部分之一。存储系统提供写入和读出计算机工作需要的信息（程序和数据）的能力，实现计算机的信息记忆功能。现代计算机系统中常采用寄存器、高速缓存、主存、外存的多级存储体系结构。 从操作系统来讲，不同类型的存储器的出现正是为了实现经典的内存架构：多级缓存结构，为了匹配高速的CPU。从CPU内部的寄存器，到高速cache，再到主存，然后是磁盘，最后是磁带，速度越来越慢，但价格越来越便宜。包括DSP的内存架构，也是分为三级，第一级是CPU内部的寄存器，第二级L1P和L1DRAM，第三级是L1SRAM，L1和L2的都是片内RAM，之后还可以通过EMIF接口（64X+）或者XINTFT接口（28系列）拓展片外存储器，总之也是速度越来越慢。 按用途存储器可以分为外部存储器和内部存储器。外存通常是磁性介质或光盘，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。 RAM RAM(random access memory，随机存取存储器）。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM，SRAM)和动态随机存储器（Dynamic RAM，DRAM)。
SRAM SRAM（Static RAM，静态随机存储器），不需要刷新电路，数据不会丢失，而且，一般不是行列地址复用的。但是他集成度比较低，不适合做容量大的内存，一般是用在处理器的缓存里面。像S3C2440的ARM9处理器里面就有4K的SRAM用来做CPU启动时用的。 SRAM其实是一种非常重要的存储器，它的用途广泛。SRAM的速度非常快，在快速读取和刷新时能够保持数据完整性。SRAM内部采用的是双稳态电路的形式来存储数据。所以SRAM 的电路结构非常复杂。制造相同容量的SRAM比DRAM的成本高的多。正因为如此，才使其发展受到了限制。因此目前SRAM基本上只用于CPU内部的一级缓存以及内置的二级缓存。仅有少量的网络服务器以及路由器上能够使用SRAM。 DRAM Dynamic RAM，动态随机存取存储器，每隔一段时间就要刷新一次数据，才能保存数据。而且是行列地址复用的，许多都有页模式。SDRAM是其中的一种。 SDRAM SDRAM（Synchronous DRAM，同步动态随机存储器），即数据的读写需要时钟来同步。其存储单元不是按线性排列的，是分页的。 DRAM和SDRAM由于实现工艺问题，容量较SRAM大。但是读写速度不如SRAM。