第5章中央处理器复习要点
一、单周期数据通路的设计
1. 操作元件和存储元件的概念，单周期MIPS计算机中有哪些操作元件和存储元件？
组合逻辑元件的特点：其输出只取决于当前的输入。即：若输入一样，则其输出也一样；定时：所有输入到达后，经过一定的逻辑门延时，输出端改变，并保持到下次改变，不需要时钟信号来定时。
状态（存储）元件的特点：具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达；输入端状态由时钟决定何时被写入，输出端状态随时可以读出。
操作元件：加法器(Adder)，多路选择器(MUX)，算术逻部件(ALU)，加法器(Adder)。
存储元件：D触发器，寄存器（Register），寄存器组（Register File）。
2.寄存器和寄存器组、理想存储器的读过程和写过程，以及它们的区别。
理想存储器（idealized memory ）
Data Out：32位读出数据
Data In：32位写入数据
Address：读写公用一个32位地址
读操作（组合逻辑操作）：地址Address有效后，经一个“取数时间AccessTime”，Data Out 上数据有效。
写操作（时序逻辑操作）：写使能为1的情况下，时钟Clk边沿到来时，Data In传来的值
开始被写入Address指定的存储单元中。
寄存器（Register）
有一个写使能（Write Enable-WE）信号
0: 时钟边沿到来时，输出不变
1: 时钟边沿到来时，输出开始变为输入
寄存器组（Register File）
两个读口（组合逻辑操作）：busA和busB
分别由RA和RB给出地址。地址RA或RB
有效后，经一个“取数时间(AccessTime)”，
busA和busB有效。
一个写口（时序逻辑操作）：写使能为1的情况下，时钟边沿到来时，busW传来的值开始被写入RW指定的寄存器中。
3.熟练掌握课件中的最基本的7条指令执行时数据通路中信息的流动过程，以及在取指令部件中的信息处理，包括元件的连接和所需要的各种控制信号的取值等。同时也能够在前述基本结构上扩展指定功能和格式的一些指令。
R型指令：（ADD and subtract）add rd, rs, rt；sub rd, rs, rt。
I型指令：（OR Immediate）ori rt, rs, imm16；（LOAD and STORE）lw rt, rs, imm16；sw rt, rs, imm16；（BRANCH）beq rs, rt, imm16。
J型指令：（JUMP）j target。
二、单周期控制器的设计
1. 运算器的功能是如何控制的？掌握指令译码的基本原理，OP和func字段如何与指令功能对应？明白每个控制信号与指令译码的对应关系。
2. 单周期CPU的周期长度是由什么指令？哪些因素决定的？
三、微程序控制原理
1. 微程序控制器的基本思想
2. 比较硬连线控制器和微程序控制器的优缺点。
3. 指令、微程序、微指令、微命令、微操作它们之间的关系
4. 了解水平型微指令和垂直型微指令的概念
四、异常和中断处理
1. 异常和中断（外部）的区别
2. 掌握计算机中对异常/中断的软件识别（MIPS计算机）和硬件识别这两种不同方式的基本过程。
数据通路：（操作元件和存储元件通过总线方式或分散方式连接而成的进行数据存储、处理、传送的路径。）
数据通路（DataPath）：指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令的执行部件。
数据通路的功能：进行数据存储、处理、传送。
数据通路由两类元件组成：组合逻辑元件（也称操作元件），时序逻辑元件（也称状态元件，存储元件）<需要用到时钟>。
元件间的连接方式：总线连接方式，分散连接方式。
控制器（Control）的功能：对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。能对执行部件发出控制信号，是指令的控制部件。
数据通路组成：原状态元件+ 操作元件( 组合电路) + 目的状态元件
5.1.2习题精选 一、单项选择题 1．【2011年计算机联考真题】 某机器有一个标志寄存器，其中有进位／借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF ，条件转移指令bgt （无符号整数比较大子时转移）的转移条件是( )。 A ．CF+OF=l B ． SF ——+ZF=1 C ． CF+ZF —————=1 D ．CF+SF ————— =1 2．【2010年计算机真题】 下列寄存器中，汇编语言程序员可见的是( )。 A ．储器地址寄存器(MAR) B ．程序计数器(PC) C ．存储区数据寄存器(MDR) D ．指令寄存器(IR) 3．下列部件不属于控制器的是( )。 A ．指令寄存器 B ．程序计数器 C ．程序状态字 D ．时序电路 4．通用寄存器是( )。 A ．可存放指令的寄存器 B ．可存放程序状态字的寄存器 C ．本身具有计数逻辑与移位逻辑的寄存器 D ．可编程指定多种功能的寄存器 5．CPU 中保存当前正在执行指令的寄存器是( )。 A ．指令寄存器 B ．指令译码器 C ．数据寄存器 D ．地址寄存器 6．在CPU 中，跟踪后继指令地址的寄存器是( )。 A ．指令寄存器 B ．程序计数器 C ．地址寄存器 D ．状态寄存器 7．条件转移指令执行时所依据的条件来自( )。 A ．指令寄存器 B ．标志寄存器 C ．程厣计数器 D ．地址寄存器 8．所谓n 位的CPU ，这里的n 是指( )。 A ．地址总线线数 B ．数据总线线数 C ．控制总线线数 D ． I/O 线数 9．在CPU 的寄存器中，( )对用户是透明的。 A ．程序计数器 B ．状态寄存器 C ．指令寄存器 D ．通用寄存器 10．程序计数器(PC)属于( )。 A ．运算器 B ．控制器 C ．存储器 D ． ALU 11．下面有关程序计数器(PC)的叙述中，错误的是( )。 A ． PC 中总是存放指令地址 B ．P C 的值由CPU 在执行指令过程中进行修改 C ．转移指令时，PC 的值总是修改为转移目标指令的地址 D ． PC 的位数一般和存储器地址寄存器(MAR)的位数一样 12．在一条无条件跳转指令的指令周期内，PC 的值被修改( )次。 A ．1 B ．2 C ．3 D ．无法确定
1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。 解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1= T3=200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1，T2，T3 的逻辑表达式如下： T1 = C1·， T2 = ， T3 = 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指
令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为0或1任选。 试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。 解： M=G S3=H+D+F S2=1 C=H+D+(E+F)y 8．某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。 a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。 解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个 微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如
第五章中央处理器习题参考答案 1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。 解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ， T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下： T1 = C1·， T2 = ， T3 =
6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。解：微指令条数为：（4-1）×80+1=241条 取控存容量为：241×32/8=964B 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，F 为0或1任选。试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。
501 第五章 线性系统的频域分析法 5-1 设闭环系统稳定，闭环传递函数为)(s Φ，试根据频率特性的定义证明：系统输入信号为余弦函数)cos()(φω+=t A t r 时，系统的稳态输出为 )](cos[|)(|)(ωφωωj t j A t c ss Φ∠++Φ=。 证明：根据三角定理，输入信号可表示为 )90sin()( ++=φωt A t r ， 根据频率特性的定义，有 ]90)(sin[|)(|)( +Φ∠++Φ=ωφωωj t j A t c ss ， 根据三角定理，得证： )](cos[|)(|)(ωφωωj t j A t c ss Φ∠++Φ=。 5-2 若系统的单位阶跃响应 t t e e t c 948.08.11)(--+-=， 试确定系统的频率特性。 解：s s s s C 1 361336)(2++= ，36 1336)(2++=s s s G ，)9)(4(36)(ωωωj j j G ++=； 2 /122/12) 81()16(36 |)(|ωωω++=j G ，9arctan 4arctan )(ωωω--=∠j G 。 或：)(2.7)()(94t t e e t c t g ---== ；36 1336 )]([)(2 ++==s s t g L s G ； 5-3 设系统如下图所示，试确定输入信号 )452cos()30sin()( --+=t t t r 作用下，系统的稳态误差)(t e ss 。 解：2 1)(++=Φs s s e ； )452sin()30sin()( +-+=t t t r 6325.0|)(|=Φj e ， 4.186.2645)(=-=Φ∠j ； 7906.0|)2(|=Φj e ， 4.18454.63)2(=-=Φ∠j ； 答案：)4.632sin(7906.0)4.48sin(6325.0)( +-+=t t t e ss 。 5-4 典型二阶系统的开环传递函数 ) 2()(2 n n s s s G ωζω+= ， 当取t t r sin 2)(=时，系统的稳态输出为 )45sin(2)( -=t t c ss ， 试确定系统参数n ω和ζ。 解：2 222)(n n n s s s ωζωω++=Φ； 1] 4)1[(2 2222=+-n n n ωζωω， 451 2arctan 2 -=--n n ωζω； 122 -=n n ωζω， 答案：414.12==n ω，3536.04/2==ζ。
习 题 五 A 组 1．填空题 （1）当方程的个数等于未知数的个数时，=Ax b 有惟一解的充分必要条件是 ． 解 因为()()R R n ==A A b 是=Ax b 有惟一解的充要条件．故由()R n =A 可得||0≠A ． （2）线性方程组 121232 343414 ,,,x x a x x a x x a x x a +=??+=?? +=??+=? 有解的充分必要条件是 ． 解 对方程组的增广矩阵施行初等行变换 ()123411000 11000111001a a a a ?? ? ? == ? ? ??? B A b 1 2 3 412311000110 00110000a a a a a a a ?? ? ?→ ? ? ?-+-? ? ． 所以方程组有解的充要条件是()()R R =A B ，即 43210a a a a -+-=． （3）设n 阶方阵A 的各行元素之和均为零，且()1R n =-A ，则线性方程组=Ax 0的通解为 ． 解 令 111?? ? ?= ? ??? M x 显然x 满足方程组，又因为()1R n =-A ，所以()1n R -=A ，即方程组的基础解系中有一个向量，通解为
T 11 (1,1,,1)1k k ?? ? ?== ? ? ??? L M x ，k 为任意常数． （4）设A 为n 阶方阵，||0=A ，且kj a 的代数余子式0kj A ≠（其中，1k n ≤≤；1,2,,j n =L ），则=Ax 0的通解 ． 解 因为0=A ，又0kj A ≠，所以()1R n =-A ，并且有 11220, ; ||0, i k i k in kn i k a A a A a A i k ≠?+++=? ==?L ． A 所以()T 12,,,k k kn A A A L 是方程组的解，又因为()1R n =-A ，可知方程组的通解为 ()T 12,,,k k kn c A A A =L x ， 其中c 为任意常数． （5）设 11 2 222 212 311 11 21 1111,,11n n n n n n n x a a a x a a a x a a a x ---?????? ? ? ? ? ? ? ? ? ?=== ? ? ? ? ? ? ? ? ??????? A x b L L L M M M M M L ， 其中，(;,1,2,,)i j a a i j i j n ≠≠=L ，则非齐次线性方程组T =A x b 的解是=x ． 解 T (1,0,0,,0)=x L ． （6）设方程123111111112a x a x a x ?????? ??? ? = ??? ? ??? ?-?????? 有无穷多个解，则a = ． 解 2a =-． 2．单项选择题 （1）齐次线性方程组355??1=A x 0解的情况是 ． (A) 无解； (B) 仅有零解； (C) 必有非零解； (D) 可能有非零解，也可能没有非零解． 答 （C ）． （2） 设n 元齐次线性方程组的系数矩阵的秩()3R n =-A ，且123,,ξξξ为此方程组的三个线性无关的解，则此方程组的基础解系是 ． (A) 12312,2,32+- -ξξξξξ； (B) 122331,,+-+ ξξξξξξ； (C) 122132-2,-2,32+-+ ξξξξξξ； (D) 12231324,2+,++ - ξξξξξξ．
第5章中央处理器 5.1 学习要求 中央处理器（CPU）是整个计算机的核心，它包括运算器和控制器。本章着重讨论CPU 的功能和组成，控制器的工作原理和实现方法，微程序控制原理，基本控制单元的设计以及先进的流水线技术和RISC技术。 CPU的功能和主要寄存器 控制器的基本组成 时序系统中指令周期、机器周期的概念 指令执行的基本过程 微程序控制的基本概念 微指令编码法特点 微程序控制器的组成和工作过程 硬连线控制器工作原理 微程序入口地址和后继微地址的形成 控制单元的设计 流水线技术和RISC技术 5.2典型例题解析 1．请在括号内填入适当答案。在CPU中： ⑴保存当前正在执行的指令的寄存器是，⑵保存当前正在执行的指令地址的寄存器是；⑶算术逻辑运算结果通常放在和。 答：⑴ IR; ⑵ AR; ⑶ AC和PSW 2．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：
3．如果在一个CPU周期中要产生3个节拍脉冲；Tl＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。 解：
1 2 3 4 5 6 C 4 C 1 C 2 C 3 T 1 T 2 T 3 4．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80×(4-1)+1=241条微指令，每条微指令32位，所以控存容量大约为241×32位。 5．某ALU器件是用模式控制码M S3 S2 S1 C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，φ为0或l任选。 试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，Sl，C 的逻辑表达式。 解：由表可列如下逻辑方程 M=G S3=H+D+F S2=A+B+D+H+E+F+G S1=A+B+F+G C=H+D+Ey+Ey 由以上逻辑方程即可画出逻辑电路图 6．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
CH5 存储器\存储管理和高速缓存技术 习题 1．存储结构为8K×8位的EPROM芯片2764，共有__________个数据引脚、__________个地址引脚。用它组成64KB的ROM存储区共需__________片芯片。2．对一个存储器芯片进行片选译码时，有一个高位系统地址信号没有参加译码，则该芯片的每个存储单元占有__________个存储器地址。 3．半导体__________芯片顶部开有一个圆形石英窗口。U盘、MP3播放器、数码相机、多媒体手机等设备一般采用半导体__________芯片构成存储器。 4．在8088处理器系统中，假设地址总线A19～A15输出01011时译码电路产生一个有效的片选信号。这个片选信号将占有主存从__________到__________的物理地址范围，共有__________容量。 5．8086和80286使用16位数据总线，主存分成偶数地址和奇数地址两个存储体。80386和80486处理器使用__________位数据总线，利用4个字节允许信号区别__________个存储体。Pentium及以后的IA-32处理器使用__________位数据总线，主存由__________个存储体组成。 6．高速缓冲存储器的地映址射有____________、____________和____________方式。82385工作于__________映射方式。 7．已知Pentium处理器某个段描述符为0000B98200002000H，则该段基地址＝__________，段界限＝__________。 8．存储系统为什么要采用分层设计？ 9．Pentium系列机的内存为什么要分区？如何分区？ 10．什么是段选择子、描述符、描述符表和描述符表寄存器？ 11．Pentium处理器在保护方式下，段寄存器是什么内容？若DS＝78H，说明在保护方式其具体的含义。 12．假设采用4KB分页，说明Pentium处理器将线性地址转换为物理地址的过程。 13．什么是存储器访问的区域性原理？ 14．什么是存储器芯片的全译码和部分译码？各有什么特点？ 15．什么叫静态RAM？静态RAM有什么特点？ 16．静态RAM芯片上为什么往往只有写信号而没有读信号？什么情况下可以从芯片读得数据？ 17．什么是虚拟存储器？其作用是什么？Pentium虚拟存储器的容量为多大？18．8203的作用是什么？
第五章中央处理器 5.1.1 CPU的功能 CPU对整个计算机系统的运行是极其重要的，它具有如下四方面的基本功能： ★指令控制★操作控制 ★时间控制★数据加工 5.1.2 CPU的基本组成 CPU的基本部分由运算器、cache和控制器三大部分组成。 5.1.3 CPU中的主要寄存器 在CPU中至少要有六类寄存器。这些寄存器用来暂存一个计算机字。根据需要，可以扩充其数目。 1.数据缓冲寄存器（DR） 缓冲寄存器的作用是： (1)作为CPU和内存、外部设备之间信息传送的中转站； (2)补偿CPU和内存、外围设备之间在操作速度上的差别； (3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。 2.指令寄存器（IR） 3.程序计数器（PC） 4.地址寄存器（AR） 5.通用寄存器【累加寄存器（AC）】 6.状态条件寄存器（PSW） 5.1.4 操作控制器与时序产生器 在各寄存器之间建立数据通路的任务，是由称为操作控制器的部件来完成的。 根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。 5.2 指令周期 5.2.1 指令周期的基本概念 指令周期CPU从内存取出一条指令并执行这条指令的时间总和。 数据通路是许多寄存器之间传送信息的通路。信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。 CPU周期又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
时钟周期通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。 5.2.2 非访内指令的指令周期 下面以六条典型指令为例进行说明，如P131表5.1,[MOV R0,R1指令] 5.2.3LAD取数指令的指令周期
单选题 1、一般机器周期的时间是根据（）来规定的。 ?主存中读取一个指令字的时间 ?主存中读取一个数据字的时间 ?主存中写入一个数据字的时间 ?主存中读取一个数据字的时间 正确答案：A 2、存放微程序的控制存储器称为： ?高速缓冲存储器 ?控制存储器 ?虚拟存储器 ?主存储器 正确答案：B 3、计算机操作的最小时间单位是： ?时钟周期 ?指令周期 ?CPU周期 ?微指令周期 正确答案：A 4、以下叙述中正确描述的句子是： ?同一个CPU周期中，可以并行执行的微操作叫相容性微操作
?同一个CPU周期中，可以并行执行的微操作叫相交性微操作?同一个CPU周期中，可以并行执行的微操作叫相斥性微操作?同一个CPU周期中，可以并行执行的微操作叫排他性微操作正确答案：A 5、在CPU中跟踪指令后继地址的寄存器是： ?MAR ?PC ?IR ?PSW 正确答案：B 6、同步控制是: ?只适用于CPU控制的方式 ?只适用于外围设备控制的方式 ?由统一时序信号控制的方式 ?所有指令执行时间都相同的方式 正确答案：C 7、下列部件中不属于控制器的是： ?IR ?操作控制器 ?PC ?PSW
正确答案：D 判断题 8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。 ?对 ?错 正确答案：对 9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。 ?对 ?错 正确答案：对 10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。 ?对 ?错 √恭喜！答对啦 11、程序计数器用于存放CPU正在执行的指令的地址。 ?对 ?错 正确答案：错 12、地址寄存器用于存放当前执行的指令码，供进行指令译码。 ?对
第五章 标量流水技术 计算机处理器的主要功能是控制指令的解释执行，为了能引入并行处理，目前普遍使用一种经济有效的方法，即流水控制方式。 本章讨论的是有关流水控制的概念、原理、涉及的问题与解决的办法，以及流水控制技术的应用和进一步的发展。 5.1控制流及其改变 按算法要求控制指令序列的先后顺序执行称控制流，通常指令的执行顺序是相继的，但控制流经常会发生间断，破坏顺序性，主要有以下几种情况： 1.转移指令 不转移：PC = K0 + K1T 转移：控制流发生间断，以目标地址为起始点， 再顺序流动。 K (a)(b) 2.过程调用和返回 可嵌套和递归，返回时从原来断点继续执行。 3.协同程序 与调用不同，被调用过程不总是从头开始，如下 图。 协同程序A协同程序B 4.中断和自陷 为使流水控制方式能高效地解释指令，程序执行的控 制流必须是连续的，因此对控制流的改变要采取有效的措施，以保证流水控制的实现。 5.2标量流水工作原理 5.2.1重叠操作方式和先行控制 指令的解释执行有以下几种工作方式： 1. 顺序方式 这种方式指令串行执行，设一条指令的解释分为：取
指、分析、执行三个阶段，指令解释执行如下图所示： 设各阶段执行时间为t ，解释n 条指令的时间是： t n T ??=3 若各阶段执行时间不同，分别为t 取、t 分、t 执，则解释 n 条指令时间为： ∑==n i T 1(t 取i +t 分i +t 执i ) 顺序方式控制简单，但指令串行解释速度慢，设备利用率 低。 2. 重叠方式 这是使相邻指令的解释在一些阶段上的操作在时间上 重叠执行，如： 或 T = ( 2n + 1) t 重叠方式需增设指令缓冲寄存器，在执行k 条指令时存放 k+1条指令。同时还要解决取操作数与取指令都要访问存 储器的冲突。 解决冲突的方法： ? 使用分开的指令存储器和数据存储器，称为哈佛结构， 如Pentium 处理器设置有指令Cache 和数据Cache 。 ? 采用多体交叉存储器 ? 设置指令缓冲寄存器组 这可预取指令，取指阶段时间短，可以合并到分析阶 段，一条指令解释是分析和执行两个阶段。重叠方式如下： 这称为一次重叠。
2 3 4、5 6 7 8 9、10 11 12 13 14 15
二、综合应用题 1、给出以下5条指令的指令周期中各节拍的安排： ①CLA。将累加器内容清0； ②加法指令ADD X。将累加器ACC内容与主存X地址单元的内容 相加，并将结果送累加器中； ③存数指令。STA X。将累加器内容存于主存X地址单元中； ④取数指令。LDA X。将主存X地址单元的内容取出送到累加器 ACC中； ⑤无条件转移指令JMP X。将指令的地址码部分送至PC中。 2、某计算机的主频为8MHz，若已知每个机器周期平均包含4个时钟 周期，该机的平均指令执行速度为0.8MIPS。 1）求该机的平均指令周期及每个指令周期含几个机器周期？ 2）若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？ 3）若要得到平均每秒40万次的指令执行速度，则应采用主频是多少的CPU芯片？
3、如图所示，是一个简化的CPU与主存连接结构示意图（图中省略 了所有多路选择器）。其中有一个累加寄存器ACC，一个状态寄存器和其他4个寄存器，主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR、各部件及其间的连线表示数据通路，箭头表示信息传送方向。 一个简化的CPU与之粗连接结构示意图 要求： 1）请写出图中abcd四个寄存器的名称； 2）简述图中取指令的数据通路； 3）简述数据在运算器和主存之间进行存/取访问的数据通路； 4）简述完成指令LDA X的数据通路（X为主存地址，LDA 的功能为（X）→ACC） 5）简述完成指令ADD Y的数据通路（Y为主存地址，ADD 的功能为（ACC）+（Y）→ACC） 6）简述完成指令STA Z的数据通路，（Z为主存地址，STA的功能为（ACC）→Z）。 4、设有如图所示的单总线结构，分析指令ADD R0（R1）的指令流程。 设前一操作数地址为目的，后一操作数地址为源。
第5章中央处理器复习要点 一、单周期数据通路的设计 1. 操作元件和存储元件的概念，单周期MIPS计算机中有哪些操作元件和存储元件？ 组合逻辑元件的特点：其输出只取决于当前的输入。即：若输入一样，则其输出也一样；定时：所有输入到达后，经过一定的逻辑门延时，输出端改变，并保持到下次改变，不需要时钟信号来定时。 状态（存储）元件的特点：具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达；输入端状态由时钟决定何时被写入，输出端状态随时可以读出。 操作元件：加法器(Adder)，多路选择器(MUX)，算术逻部件(ALU)，加法器(Adder)。 存储元件：D触发器，寄存器（Register），寄存器组（Register File）。 2.寄存器和寄存器组、理想存储器的读过程和写过程，以及它们的区别。 理想存储器（idealized memory ） Data Out：32位读出数据 Data In：32位写入数据 Address：读写公用一个32位地址 读操作（组合逻辑操作）：地址Address有效后，经一个“取数时间AccessTime”，Data Out 上数据有效。 写操作（时序逻辑操作）：写使能为1的情况下，时钟Clk边沿到来时，Data In传来的值 开始被写入Address指定的存储单元中。 寄存器（Register） 有一个写使能（Write Enable-WE）信号 0: 时钟边沿到来时，输出不变
1: 时钟边沿到来时，输出开始变为输入 寄存器组（Register File） 两个读口（组合逻辑操作）：busA和busB 分别由RA和RB给出地址。地址RA或RB 有效后，经一个“取数时间(AccessTime)”， busA和busB有效。 一个写口（时序逻辑操作）：写使能为1的情况下，时钟边沿到来时，busW传来的值开始被写入RW指定的寄存器中。 3.熟练掌握课件中的最基本的7条指令执行时数据通路中信息的流动过程，以及在取指令部件中的信息处理，包括元件的连接和所需要的各种控制信号的取值等。同时也能够在前述基本结构上扩展指定功能和格式的一些指令。 R型指令：（ADD and subtract）add rd, rs, rt；sub rd, rs, rt。 I型指令：（OR Immediate）ori rt, rs, imm16；（LOAD and STORE）lw rt, rs, imm16；sw rt, rs, imm16；（BRANCH）beq rs, rt, imm16。 J型指令：（JUMP）j target。 二、单周期控制器的设计 1. 运算器的功能是如何控制的？掌握指令译码的基本原理，OP和func字段如何与指令功能对应？明白每个控制信号与指令译码的对应关系。 2. 单周期CPU的周期长度是由什么指令？哪些因素决定的？ 三、微程序控制原理 1. 微程序控制器的基本思想
第五章习题答案 用图示法说明存储器的分类。 答：存储器的分类如下图： 外存储器内存储器 半导体 存储器 磁存储器 磁盘 磁带等 光存储器随机存储器 RAM 只读存储器 ROM 双极型RAM MOS型RAM 静态RAM 动态RAM 掩膜ROM 可编程PROM 可擦除可编程 EPROM EPROM E 2PROM FLASH 请说明存储器的分级结构及其工作原理。 答：存储器的分级结构：寄存器组、高速缓冲存储器、主存储器和外存储器。 寄存器组是最高一级的存储器。在微型计算机中，寄存器组一般是微处理器内含的，设置一系列寄存器是为了尽可能地减少微处理器从外部取数的次数。 第二级存储器是高速缓冲存储器(Cache)。这一级存储器一般只装载当前用得最多的程序或数据，使微处理器能以自己最高的速度工作。 第三级是内存储器。运行的程序和数据都放在其中。 最低一级存储器是大容量的外存，在存取速度上比内存要慢得多。由于它平均存储费用很低，所以大量用作后备存储器，存储各种程序和数据。 存储器的主要性能指标有哪些 答：存储器的主要性能指标有：存储容量、存取时间、可靠性、功耗、集成度、性价比。 下列SRAM 芯片各需要多少条地址线进行寻址各需要多少条数据I/O 线 (1) 512×4b (2) 1K×4b (3) lK×8b (4) 2K×1b (5) 4K×lb (6) 16K×4b (7) 64K×1b (8) 256K×4b 答：（1）需地址线9条，数据线4条 （2）需地址线10条，数据线4条 （3）需地址线10条，数据线8条 （4）需地址线11条，数据线1条 （5）需地址线12条，数据线1条 （6）需地址线14条，数据线4条 （7）需地址线16条，数据线1条 （7）需地址线18条，数据线4条
第五章课后习题及解答 1. 求下列矩阵的特征值和特征向量： (1) ;1332? ?? ? ??-- 解：,0731 3 3 2 2=--=--= -λλλλλA I 2 37 3,237321-=+= λλ ,00 13 36 37 123712 137 1??? ? ??→→??? ? ??=-++- A I λ 所以，0)(1=-x A I λ的基础解系为：.)371,6(T - 因此，A 的属于1λ的所有特征向量为：).0()371,6(11≠-k k T ,00 13 36 37 12371237 12??? ? ??→→??? ? ??-=---+ A I λ 所以，0)(2=-x A I λ的基础解系为：.)371,6(T +
因此，A 的属于2λ的所有特征向量为：).0()371,6(22≠+k k T (2) ;211102113???? ? ??-- 解：2)2)(1(2 11 121 13--==------=-λλλλ λλ A I 所以，特征值为：11=λ(单根)，22=λ(二重根) ??? ? ? ??-→→????? ??------=-0001100011111121121 A I λ 所以，0)(1=-x A I λ的基础解系为：.)1,1,0(T 因此，A 的属于1λ的所有特征向量为：).0()1,1,0(11≠k k T ??? ? ? ??-→→????? ??-----=-0001000110111221112 A I λ 所以，0)(2=-x A I λ的基础解系为：.)0,1,1(T 因此，A 的属于2λ的所有特征向量为：).0()0,1,1(22≠k k T
第五章习题 一、填空题： 1.CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______来表示，而后者又包含有若干个C______。 2.运算器的两个主要功能是：A.______，B.______。 3.操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制。 4.RISC机器一定是A._______CPU,但后者不一定是RISC机器,奔腾机属于B.______机器。 5.时序信号产生器提供机器所需的A.___时序信号，在硬布线控制器中，时序信号采用B.___三级体制；在微程序控制器中，一般采用C.___二级体制。 6.多媒体CPU是带有A.______技术的处理器。它是一种B.______技术，特别适合于图像数据处理。 7.RISC机器一定是A CPU，但后者不一定是RISC机器。奔腾CPU是B CPU，但奔腾机是C 机器。 8.在CPU中，指令寄存器是A ，程序计数器的作用是B ，程序状态字寄存器PSW的作用是C ，地址寄存器的作用是D 。 9.微程序控制主要由A 、B 、C 三在部分组成，其中A 是只读型存储器，它用来存放D 。 10.由LSI/VLSI制作的具有运算器和控制器功能，分析、控制并执行指令的部件称做______。 11.保存当前栈顶地址的寄存器称为________。 12.保存当前正在执行的指令的寄存器称为________。 13.指示当前正在执行的指令地址的寄存器称为__________。 14.微指令分为________和________型微指令。 15.可同时执行若干个微操作的微指令是_______,其执行速度快于_________型微指令。 16.微程序通常是存放在_______中，用户可改写的控制存储器由_________组成。 17.在微程序控制器中，时序信号比较简单，一般采用________。 18.在同样的半导体工艺条件下，硬布线控制逻辑比微程序控制逻辑复杂，但硬布线控制速度比微程序控制速度快，因此，现代新型RISC机中多采用________。 19.若采用两级流水线，第一级为取指级，第二级为执行级。设第一级完成取指译码操作时间是200ms；第二级执行周期，大部分指令在180ns内完成,只有两级复杂指令需要360ns