高速信号采集存储记录回放系统5GSPS 10bit高速信号采集存储记录回放系统主要应用于雷达、通信、电子对抗、高能物理、质谱分析、数字高清电视测试等高科技领域。西安慕雷电子在高速信号采集存储记录回放系统研发及应用领域拥有十多年经验，2013年底发布了5GSPS 10bit高速信号采集存储记录回放系统MR-SYS-5G，采集存储带宽高达6000MB/S。高速信号采集存储记录回放系统MR-SYS-5G的成功发布代表西安慕雷电子在高速信号采集存储记录回放领域为国防军事及科研领域又提供一套高性能解决方案。
图一高速信号采集存储记录回放系统MR-SYS-5G采集模块
高速信号采集存储记录回放系统MR-SYS-5G模块参数：
●输入接口：
连接器：SMA；
输入方式：AC耦合；
通道数量：单通道、2通道、4通道、8通道、16通道。
●AFE模块：
高速信号采集存储记录回放系统中的信号调理模块一般采用衰减、滤波及程控增益放大器等对信号进行处理，高速信号采集存储记录回放系统MR-SYS-5G 采用低噪声宽带放大器，减少前端调理对高速信号采集存储记录回放系统动态性能影响。
图二高速信号采集存储记录回放系统MR-SYS-5G前端
高速信号采集存储记录回放系统的ADC芯片采用E2V公司的EV10AQ190A，最高达5GSPS采样，模拟带宽3GHZ。
图三高速信号采集存储记录回放系统MR-SYS-5G频率响应
●时钟管理模块：
高速信号采集存储记录回放系统MR-SYS-5G可选择外时钟、内时钟或参考时钟
●FPGA模块：
XILINX或ALTERA的FPGA芯片广泛用于高速信号采集存储记录回放系统中。FPGA模块开放编程是高速信号采集存储记录回放系统的必备能力。高速信号采集存储记录回放系统MR-SYS-5G采用ALTERA STRATIX5系列高性能FPGA。
图四高速信号采集存储记录回放系统MR-SYS-5G
●DDR模块：
高速信号采集存储记录回放系统一般都会配有DDR缓存，存储采集过程中的数据。高速信号采集存储记录回放系统MR-SYS-5G配置有16GB DDR3。
高速信号采集存储记录回放系统将板载内存虚拟为FIFO，允许采集数据由缓冲后连续不断地通过总线传输到主机内存或硬盘中。该模式特点就是高速、大量、实时记录时间达数小时。记录时间取决于存储介质的容量。
图五高速信号采集存储记录回放系统MR-SYS-5G
●存储记录：
高速信号采集存储记录回放系统MR-SYS-5G输出采用PCIe GEN3.0 8LANE，传输带宽高达6000MB/S，配以西安慕雷电子为高速信号采集存储记录回放系统定制的顶级高速固态磁盘阵列，可长达数小时持续不间断采集记录信号。高速信号采集存储记录回放系统已广泛应用于复杂环境电磁信号采集记录存储、电子侦察、卫星导航、雷达信号高速数据记录存储等国防科研领域。
图六高速信号采集存储记录回放系统MR-SYS-5G
西安慕雷电子发布全球顶级高速信号采集存储记录回放系统。作为顶尖的高速信号采集存储记录回放系统研发集成商，同时也是多家国际一流高速信号采集存储记录回放系统厂商的合作伙伴，我们提供国际顶级高速数据采集卡、任意波形发生回放卡及相关高速信号采集存储记录回放系统。产品主要应用于雷达，通信，生物医学，超声无损检测，分布式光纤测试，质谱，高能物理，高压局放监控等领域。
PLC的高速数据采集分析与记录工具 在工业现场，设备调试时经常遇到需要对PLC各种变量捕捉分析，优化控制时序，检查动作过程是否准确等情况；在设备运行时又需要对设备的运行状态进行全方位的监控和记录，方便设备故障后，故障过程的重现与故障原因的分析，尤其一些控制逻辑复杂的设备，这种需求更加突出。 在一般情况下，SCADA监控软件的趋势记录就可以满足需求，但是SCADA在趋势与记录上存在很大的劣势，比如，采集数据量大的系统（系统本身庞大，需要采集的数据点多），采集速度要求高的系统（系统本身运行快，要求最大程度复现控制器内逻辑与数据的处理过程，如西门子TDC等），这些情况下，单纯的依靠SCADA已经无法满足我们的需要，那么就需要专用的数据采集分析与记录工具帮我们完成。 下面是对PLC的一些数据采集与记录工具的介绍。 1）、iba公司的PDA 既然要说数据采集记录工具，首先要提的当然是强大的PDA，软件本身支持很多驱动，可以选择带硬件支持的版本，一般采用控制器连接iba公司的模块，模块通过光纤连接工控机的配置方法，能够最大限度提高速度，当然也有纯软件的版本，这个软件在钢铁行业应用的比较多，如轧制过程的数据采集记录。（不过，这个软件的价格我只能呵呵了），软件截图：
2）、AUTEM公司的PLC-ANALYZER pro 关于此软件，同样提供多种驱动。支持的PLC-Driver有Siemens SIMATIC S7 / C7 / M7, SAIA xx7, VIPA, SIMATIC S5, Siemens LOGO!, SINUMERIK, SIMOTION, BOSCH, CoDeSys, PILZ, Phoenix, Jetter, Allen-Bradley, GE Fanuc, HITACHI, OMRON, Mitsubishi, Schneider, AUTEM AD_USB-Box?, Beckhoff TwinCat等，对于西门子的PLC，支持 MPI/PROFIBUS/ETHERNET等，但是在软件的实际使用时你会发现，软件功能较PDA逊色不少。软件截图：
高速数据采集系统 设计
基于FPGA和SoC单片机的 高速数据采集系统设计 一．选题背景及意义 随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。高速数据采集系统在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。随着SoC单片机的快速发展，现在已经能够将采集多路模拟信号的A/D转换子系统和CPU核集成在一片芯片上，使整个数据采集系统几乎能够单芯片实现，从而使数据采集系统体积小，性价比高。FPGA为实现高速数据采集提供了一种理想的实现途径。利用FPGA高速性能和本身集成的几万个逻辑门和嵌入式存储器块，把数据采集系统中的数据缓存和控制电路全部集成在一片FPGA芯片中，大大减小了系统体积，提高了灵活性。FPGA 还具有系统编程功能以及功能强大的EDA软件支持，使得系统具有升级容易、开发周期短等优点。 二．设计要求 设计一高速数据采集系统，系统框图如图1-1所示。输入模拟信号为频率200KHz、Vpp=0.5V的正弦信号。采样频率设定为25MHz。经过按键启动一次数据采集，每次连续采集128点数据，单片机读取128点数据后在LCD模块上回放显示信号波形。
图1-1 高速数据采集原理框图 三．整体方案设计 高速数据采集系统采用如图3-1的设计方案。高速数据采集系统由单片机最小系统、FPGA最小系统和模拟量输入通道三部分组成。输入正弦信号经过调理电路后送高速A/D转换器，高速A/D 转换器以25MHz的频率采样模拟信号，输出的数字量依次存入FPGA内部的FIFO存储器中，并将128字节数据在LCD模块回放显示。 图3-1 高速数据采集系统设计方案 四．硬件电路设计 1.模拟量输入通道的设计 模拟量输入通道由高速A/D转换器和信号调理电路组成。信号调理电路将模拟信号放大、滤波、直流电平位移，以满足A/D转换器对模拟输入信号的要求。
激光雷达高速数据采集系统解决方案 0、引言 1、 当雷达探测到目标后, 可从回波中提取有关信息，如实现对目标的距离和空间角度定位,并由其距离和角度随时间变化的规律中得到目标位置的变化率，由此对目标实现跟踪; 雷达的测量如果能在一维或多维上有足够的分辨力, 则可得到目标尺寸和形状的信息; 采用不同的极化方法，可测量目标形状的对称性。雷达还可测定目标的表面粗糙度及介电特性等。接下来坤驰科技将为您具体介绍一下激光雷达在数据采集方面的研究。 1、雷达原理 目标标记： 目标在空间、陆地或海面上的位置, 可以用多种坐标系来表示。在雷达应用中, 测定目标坐标常采用极(球)坐标系统, 如图1.1所示。图中, 空间任一目标P所在位置可用下列三个坐标确定: 1、目标的斜距R； 2、方位角α；仰角β。 如需要知道目标的高度和水平距离, 那么利用圆柱坐标系统就比较方便。在这种系统中, 目标的位置由以下三个坐标来确定: 水平距离D，方位角α，高度H。 图1.1 用极(球)坐标系统表示目标位置
系统原理： 由雷达发射机产生的电磁能, 经收发开关后传输给天线, 再由天线将此电磁能定向辐射于大气中。电磁能在大气中以光速传播, 如果目标恰好位于定向天线的波束内, 则它将要截取一部分电磁能。目标将被截取的电磁能向各方向散射, 其中部分散射的能量朝向雷达接收方向。雷达天线搜集到这部分散射的电磁波后, 就经传输线和收发开关馈给接收机。接收机将这微弱信号放大并经信号处理后即可获取所需信息, 并将结果送至终端显示。 图1.2 雷达系统原理图 测量方法 1）.目标斜距的测量 雷达工作时, 发射机经天线向空间发射一串重复周期一定的高频脉冲。如果在电磁波传播的途径上有目标存在, 那么雷达就可以接收到由目标反射回来的回波。由于回波信号往返于雷达与目标之间, 它将滞后于发射脉冲一个时间tr, 如图1.3所示。 我们知道电磁波的能量是以光速传播的, 设目标的距离为 R, 则传播的距离等于光速乘上时间间隔, 即2R=ct r 或 2 r ct R
HEFEI UNIVERSITY 课程设计开题报告 题目：《基于DSP系统的语音采集与回放系统》 专业：11 级电子信息工程 姓名：章健吴广岭何志刚 学号：1105011029 1105011030 1105011044 指导老师：汪济洲老师 完成时间：2014年12月1日
一、开题报告题目 基于DSP系统的语音采集与回放系统。 二、研究背景与意义 语音处理是数字信号处理最活跃的研究方向之一,它是信息高速公路、多媒体技术、办公自动化、现代通信及职能系统等新兴领域应用的核心技术之一。用数字化的方法进行语音的传送、存储、分析、识别、合成、增强等是整个数字化通信网中的最重要、最基本的组成部分之一。一个完备的语音信号处理系统不但要具有语音信号的采集和回放功能, 还要能够进行复杂的语音信号分析和处理。通常这些信号处理算法的运算量很大, 而且又要满足实时的快速高效处理要求, 随着DSP 技术的发展, 以DSP 为内核的 设备越来越多。为语音信号的处理提供了优质可靠的平台. 软件编程的灵活性给很多设备增加不同的功能提供了方便, 利用软件在已有的硬件平台上实现不同的功能已成为 一种趋势。近年来，随着DSP的功能日益增强，性能价格比不断上升，开发手段不断改进，DSP在数据采集系统的应用也在不断完善。 三、主要内容与目标 随着计算机多媒体技术，网络通信技术和DSP（Digital Signal Processor）技术的飞速发展，语音的数字通信得到越来越多的应用，语音信号的数字化一直是通信发展的主要方向之一，语音的数字通信和模拟通信相比，无疑有着更大的优越性，这主要体现在以下几个方面：数字语音比模拟语音具有更好的话音质量；具有更强的干扰性，并易于加密；可节省带宽，能更有效的利用网络资源；更加易于存储和处理。最简单的数字化就是直接对原始语音信号进行A/D 转换，但这样得到的语音的数据量非常大。为了减少语音信号所占用的带宽或存储空间，就必须对数字语音信号进行压缩编码。语音编码的目的就在于在保证语音音质和可懂度的条件下，采用尽可能少的比特数来表示语音，即尽可能的降低编码比特率，以便在有限的传输带宽内让出更多的信道来传输图像和其他数据流，从而达到传输资源的有效利用和网络容量的提高。在通信越来越发达的当今世界，尤其最近几十年，语音压缩编码技术在移动通信、IP 电话通信、保密通信、卫星通信以及语音存储等很多方面得到了广泛的应用。 语音信号处理在手持设备、移动设备和无线个人设备中的应用正在不断增加。今天的个人手持设备语音大多时候仅仅局限于语音拨号，但是已经出现了适用于更广泛开发语音识别和文本到语音应用的技术。语音功能为用户提供自然的输入和输出方式，它比其他形式的I/O更安全，尤其是当用户在开车期间。在大多数应用中，语音都是键盘和显示器的理想补充。其他潜在的语音应用包括如下几个方面。 （1）语音电子邮件。包括浏览邮箱、利用语音输入写电子邮件以及收听电子邮件的读出。 （2）信息检索。股票价格、标题新闻、航班信息、天气预报等都可以通过语音从互联网收听。例如，用户不用先进入某个网址并输入股票名字或者浏览预定义列表，可以通过语音命令实现。 （3）个人信息管理。允许用户通过语音指定预约、查看日历、添加联络信息等等。 （4）语音浏览。利用语音程序菜单，用户可以在网上冲浪、添加语音收藏夹并收听网页内容的读出。 （5）语音导航。在自动和人眼不够用的条件下获取导航的完全语音输入/输出驾驶
高速数据采集卡250MSPS 14bit 250MSPS 14bit 8通道高速数据采集卡主要应用于雷达、通信、电子对抗、高能物理、质谱分析、超声等高科技领域。西安慕雷电子在高速数据采集卡研发及系统应用领域拥有十多年经验，2013年底发布了250MSPS 14bit 8通道高速数据采集卡MR-HA-250M，采集记录存储带宽高达3000MB/S。高速数据采集卡MR-HA-250M及记录存储系统的成功发布使得西安慕雷电子在高速数据采集卡及相关记录存储回放领域为国防及科研领域又提供了一套高性能解决方案。 图一高速数据采集卡MR-HA-250M 高速数据采集卡MR-HA-250M模块参数： ●输入接口： 连接器：SSMC； 输入方式：AC或DC耦合； 通道数量：8通道，可同步32通道 ●AFE模块： 高速数据采集卡中的信号调理模块一般采用衰减、滤波及程控增益放大器等对信号进行处理，高速数据采集卡MR-HA-250M采用信号直通AD模式，减少前端调理对高速数据采集卡动态性能影响。 图二高速数据采集卡MR-HA-250M
●ADC模块： 高速数据采集卡的ADC芯片采用Linear Tech LTC2157-14 (250 MSPS) 图三高速数据采集卡MR-HA-250M动态性能 ●时钟管理模块： 高速数据采集卡MR-HA-250M可选择外时钟、内时钟或参考时钟 ●FPGA模块： XILINX或ALTERA的FPGA芯片广泛用于高速数据采集卡中。FPGA模块开放编程是高速数据采集卡的必备能力。高速数据采集卡MR-HA-250M采用XILINX V6系列高性能FPGA。 ●DDR模块： 高速数据采集卡一般都会配有DDR缓存，存储采集过程中的数据。高速数据采集卡MR-HA-250M配置有4GB DDR2。 ●FIFO模式 高速数据采集卡将板载内存虚拟为FIFO，允许采集数据由缓冲后连续不断地通过总线传输到主机内存或硬盘中。该模式特点就是高速、大容量，使得高速数据采集卡记录时间达数小时。记录时间取决于存储介质的容量。 图四高速数据采集卡MR-HA-250M
数据采集存储系统 陈俣兵任加勒蔡露薇 摘要：本系统以C8051F360单片机最小系统为核心，结合FPGA及高速A/D数据采集模块，可靠地实现对一路外部信号进行采集、存储及FFT频谱分析。系统硬件可以分为模拟部分和数字部分。模拟电路主要包括信号调理电路、锁相环模块及A/D模块、D/A模块。调理电路主要调节信号的幅度及直流偏置，以满足A/D对输入信号1~2V的幅度要求。锁相环模块为A/D模块提供时钟信号，以实现对输入信号的整周期采样，防止频谱泄露。数字部分主要由FPGA实现，用于数据的存储、传输等。本系统对锁相环的使用实现了采样频率对输入信号的跟踪，大大增加了输入信号频率变化范围。测试显示本系统谐波分量测量误差小于1%，系统稳定可靠。 关键字：FFT C8051F360 FPGA 锁相环 一、方案选择与论证 1.系统整体方案比较与选择 方案一：采用扫频外差法。将输入信号和扫频本振产生的信号混频，使变频后信号不断移入窄带滤波器，进而逐个选出被测频谱分量。这种方法的优点是扫频范围大，但对硬件电路要求较高，分辨率不高，难以满足题目要求。 方案二：采用单片机来实现。采用单片机系统控制AD转换器将交流电压电流信号存入缓冲区后，由CPU进行频谱分析以及功率计算。此方案可以使控制模块的设计较为简单。但是，频谱分析的计算（如FFT）具有数据量大，乘法运算居多的特点。此弊端只能通过减少采样点数或外扩运算芯片来解决，前者会降低测量精度，而后者会增加外围硬件设计的复杂程度。 方案三：C8051F360单片机结合FPGA及锁相环模块实现。利用锁相环模块对输入信号频率进行跟踪，能够实现对信号每个周期采集相同点的数据，保证了单片机进行频谱分析（FFT运算）时，数据的正确性。利用FPGA设计两个双口RAM，一个用于存储采集的外部信号数据，另一个用于存储单片机进行FFT运算过程中的大量数据。此方案硬件电路十分简单，且能够按需求方便地改变采集的数据量大小，提高运算结果的精度。且FPGA的高精度晶振能保证AD均匀采样，为计算精度提供保障。 综上所述，本设计选用方案三。系统原理框图见图1-1； C8051F360单片机Cyclone II FPGA 高速ADC信号调理 LCD模块 键盘模块 模拟 信号 锁相环 模块 时钟信号 高速DAC信号调理信号 回放图1-1-1 系统原理框图
一种高速数据采集记录装置的设计 【摘要】文章介绍了一种基于Flash的高速数据采集记录装置的实现方案；文中采用了Flash高速存储技术与FPGA的二级缓冲技术，提高了存储速度，突破存储芯片的瓶颈，成功实现了数据存储速率与传输速率完美的匹配；同时通过设计合理的电路降低了存储模块的功耗，利用可靠的通信协议，有效保证了信号数据的可靠接收和存储。 【关键词】数据记录仪；Flash；高速存储 1.系统方案设计 本文设计的数据记录系统由以下几部分组成：两台完全相同的数据记录仪、一个地面综合测试台、上位机、配套软件以及配套电缆。主要用于记录由雷达系统产生的视频回波、图像及遥测三路LVDS高速信号。系统工作时，由雷达系统首先发来启动记录信号，使已处于采集状态的两台记录仪同时工作，二者互为备份。地面测试台产生的模拟信号供记录仪存储，同时可以控制记录仪进入不同的工作状态，通过内置的USB接口读取记录仪的数据；上位机通过USB电缆与地面测试台相接，对回读的数据进行分析，同时验证记录仪是否正常工作。 2.系统硬件设计 该系统采用隔离变压器隔离接收三路LVDS数据，使得隔离前后的电路没有电气连接特性，然后再将隔离后的信号传送给存储模块；经过存储模块的均衡、解串后传给FPGA中心控制器，最后存入两片Flash中。 遥测系统输出的三路数据都有各自的启动记录信号。当记录仪接收到启动控制信号，开始记录对应路的数据，并存储到相应的存储模块中。飞行试验完毕后，可以利用备用读数电缆，将各个存储模块中数据通过测试台上传至上位机中进行分析，以便对记录仪的存储功能进行验证。在飞行模式下记录仪的供电由雷达系统完成。 记录仪由三个存储模块和一个接口模块组成。存储模块主要接收遥测系统的视频回波、图像及遥测三路LVDS信号，并对其中的有效数据进行实时存储。该模块主要包括以下几个部分：中心逻辑控制芯片FPGA、配置芯片PROM、LVDS 电缆均衡器、LVDS解串芯片、存储芯片Flash、电源模块以及60MHz晶振等[1]。如图2.1所示： 接口模块主要包括LVDS高速读数接口、RS-422长线接口、视频及图像遥测雷达信号输入接口、各个存储模块的LVDS输入接口以及数据上传和指令下发接口。高速读数接口与地面测试台主控卡的相应接口连接，通过LVDS接口高速读取其中的数据；422长线接口通过双绞线电缆与地面测试台连接，主要实现记录仪与地面测试台之间的通信。
等间距采样的高速数据采集系统设计 郝亮,孟立凡,刘灿,高建中 (中北大学仪器科学与动态测试教育部重点实验室,太原030051) 摘要:简单介绍通过对窄脉冲等间距采样来测试电缆故障的基本原理,分析其脉冲的特点和处理要求;采用F PGA和MSP430F149作为主控芯片,设计了单路多次低速数据采集系统;利用Quartus II软件编写主控程序,并在Modelsim下进行仿真验证。实验结果表明,该系统方案切实可行,可有效解决电缆故障测距过程中的高精度数据采集问题。 关键词:等间距采样;数据采集;MSP430F149;F PGA 中图分类号:TN98文献标识码:B H igh2spe ed Data Acquisition System Based on Equidistance Sampling Hao Liang,Meng Lifan,Liu Can,Gao Jianzhong (Inst ruments Science and Dynamic Measurement Ministry of Education Key Laboratory, North University of China,T aiyuan030051,China) A bstract:T he basic principle of testing cable faults wit h narrow2pulse equidistance sampling is described.Pulse characteristics and pro2 cessing requirements are analyzed.The single2line repeated low2speed dat a acquisition system is designed with FPGA and MSP430F149 as main control chips.Main control procedures are programmed in Quartus II and simulated in Modelsim.Experimental result shows that t he system is practical,and the problem of high2precision data acquisition in the process of cable fault location is resolved effectively. K ey words:equidist ance sampling;data acquisit ion;MSP430F149;FPGA 引言 电缆故障是通信行业中的常见故障,而电缆测距是排除故障的前提条件。准确的电缆测距可以缩短发现故障点的时间,利于快速排除故障,减少损失。窄脉冲时域反射仪利用时域反射技术来测定电缆断点位置,可以同时检测出同轴传输系统中多个不连续点的位置、性质和大小。窄脉冲信号持续的时间非常短暂,为了能够有效地捕捉到窄脉冲信号,对A/D采样率和处理器速率提出了较高的要求,传统的数据采集已经不能满足系统设计需求。本文介绍的单路多次低速数据采集方案硬件结构简单,成本低,能够满足系统设计要求。 1系统设计理论依据 根据电磁波理论,电缆即传输线。假若在电缆的一端发送一探测脉冲,它就会沿着电缆进行传输,当电缆线路发生障碍时会造成阻抗不匹配,电磁波会在障碍点产生反射。在发射端,由测量仪器将发送脉冲和反射脉冲波形记录下来。实际测试中,具体障碍的波形有所差异:断线(开路)障碍时,反射脉冲与发射脉冲极性相同;而短路、混线障碍时,反射脉冲与发射脉冲极性相反。波形如图1所示。 图1发射脉冲与反射脉冲波形 设从发射窄脉冲开始到接收到反射脉冲波的时间为$t,则: l=v#$t 2 其中,v为脉冲波在电缆中的传输速度;l为电缆故障点与脉冲波送入端的距离。 由以上分析可知,在同一个固定障碍的线路上多次送入同一脉冲电压,其反射脉冲将同样地在同一位置多次出现。 要实现对反射窄脉冲的捕获和1m的测距分辨率(在波速为200m/L s的情况下),则$t= 2l v =2@1 200 =0.01L s =10ns。即要求抽样的时间分辨率为10ns,对应的数据采集系统频率高达100MHz。同时,最大测量范围是2km 时,要求发射脉冲的重复周期T= 2l v =2@2000 200 =20L s。
基于FPGA的水声信号采集与存储系统设计 摘要：为实现对水声信号的多通道同步采集并存储，提出了一种基于FPGA的多通道信号同步采集、高速大容量实时存储的系统设计方案，并完成系统的软硬件设计。该系统的硬件部分采用模块化设计，通过FPGA丰富的外围接口实现模块间的数据交互，软件部分采用Verilog HDL硬件描述语言进行编程，能够灵活的实现信号的采集及存储。实际应用表明，该设计具有功耗低，可高速实时存储，存储容量大，通用性强，易于扩展升级等特点。 水声信号采集存储系统是海洋环境调查仪器的重要组成部分。开展水声环境调查所使用的海洋仪器要求设备通道多、同步性好、采样率高、数据存储容量大。市场上常见的数据采集器多是采集某些固定种类的信号，动态范围比较小，通道数一般也比较少，有些还要求与主机进行接口等，这些都限制了其在水声信号采集中的应用。为满足需要，本文设计了适合于水声数据采集存储的较为通用的系统，系统单板具有8个采集通道，多个单板级联可实现多通道同步采集、USB高速存储。 1 总体设计 该系统总体结构如图1所示，上级电路通过级联接口发送采集指令，单片机初始化控制FPGA，控制FPGA首先判断单板是否为级联单板，再初始化相应的FPGA。采集模块的FPGA 向需要同步采集的通道对应的A/D芯片提供统一的时钟，使得A/D同步的选择相应的通道进行数据的同步采样和转换，其结果传给负责缓存的FPGA，缓存在DDR对应的存储空间，然后由ARM控制存储模块的FPGA从DDR空间读取数据进行本地存储。 2 系统硬件设计 系统硬件主要由控制模块、数据采集模块、缓存模块、存储模块几部分组成，系统硬件结构图如图2所示。单片机功耗低、接口丰富、可靠性高，被系统用做上电引导芯片;FPGA 器件具有集成度高、内部资源丰富、特别适合处理多路并行数据等明显优于普通微处理器的特点，所以系统采用XILINX公司不同型号的FPGA作为不同模块的主控芯片。针对系统设计中对采集存储实时性和同步性的要求，存储模块采用FPGA与ARM相结合的设计，采集主控制逻辑用ARM实现，FPGA负责数据的高速传输和存储。
语音采集与回放系统设计
l 竞赛真题 l 总体方案选择 l 具体方案设计 l 设计阶段划分
一、竞赛真题
1999 年第四届 E 题 数字化语音存储与回放系统 一、题目：数字化语音存储与回放系统 二、任务 设计并制作一个数字化语音存储与回放系统，其示意图如下：
三、要求 1．基本要求 （1）放大器 1 的增益为 46dB，放大器 2 的增益为 40dB，增益均可调； （2）带通滤波器：通带为 300Hz～3.4kHz ； （3）ADC：采样频率 fs= 8kHz，字长= 8 位； （4）语音存储时间≥10 秒； （5）DAC：变换频率 fc= 8kHz，字长= 8 位； （6）回放语音质量良好。 2．发挥部分 在保证语音质量的前提下： （1）减少系统噪声电平，增加自动音量控制功能； （2）语音存储时间增加至 20 秒以上； （3）提高存储器的利用率（在原有存储容量不变的前提下，提高语音存储时间） ；
（4）其它（例如： 四、评分意见
校正等） 。
项
目
满 分 50 50 15 5 15 15
基 设计与总结报告： 方案设计与论证， 理论分析与计算， 电路图， 本 测试方法与数据，对测试结果的分析 要 实际制作完成情况 求 完成第一项 发 挥 完成第二项 部 完成第三项 分 完成第四项 五、说明 不能使用单片语音专用芯片实现本系统。
训练侧重点 l 题目中给出一些提示性设计参数，设计中应予以重点理解
1. 放大器 1 的增益，放大器 1 的增益为 46dB 2. 带通滤波器的频率范围通带为 300Hz～3.4kHz（方便测试） 3. AD 采样的字长和采样频率（保证公平竞争）
l
题目中部分非技术性指标在培训中可以适当简化
1. 语音存储与回放时间≥10 秒 2. 语音存储时间增加至 20 秒以上；
二、总体方案选择
1. 控制平台选择 2. 前级放大模块 3. 带通滤波器 4. 模数、数模转换部分 5. 存储器 6. 编码方案
1. 控制平台选择
供选平台： A. B. 单片机平台 FPGA 开发平台
5 Gsps 高速数据采集系统的设计与实现 摘要：以某高速实时频谱仪为应用背景，论述了5 Gsps 采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC(analog to digital，模数转换器)的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准(PCI Express)的数据传输和处理软件设计。在实现了系统硬件的基础上，采用Xilinx 公司ISE 软件的在线逻辑分析仪(ChipScope Pro)测试了ADC 和采样时钟的性能，实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果，表明系统实现了数据的实时采集 存储功能。关键词：高速数据采集；高速ADC；FPGA；PCI Express 高速实时频谱仪是对实时采集的数据进行频谱分析，要达到这样的目的，对数据采集系 统的采样精度、采样率和存储量等指标提出了更高的要求。而在高速数据采集 系统中，ADC 在很大程度上决定了系统的整体性能，而它们的性能又受到时钟质量的影响。为满足系统对高速ADC 采样精度、采样率的要求，本设计中提 出一种新的解决方案，采用型号为EV8AQ160 的高速ADC 对数据进行采样；考虑到ADC 对高质量、低抖动、低相位噪声的采样时钟的要求，采用AD9520 为5 Gsps 数据采集系统提供采样时钟。为保证系统的稳定性，对模数混合信号完整性和电磁兼容性进行了分析。对ADC 和时钟性能进行测试，并给出上位 机数据显示结果，实测表明该系统实现了数据的高速采集、存储和实时后处理。 1 系统的构成高速数据采集系统主要包括模拟信号调理电路、高速ADC、高速时钟电路、大容量数据缓存、系统时序及控制逻辑电路和计算机接口电路等。图1 所示为5 Gsps 高速数据采集系统的原理框图。所用ADC 型号为EV8AQ160，8 bit 采样精度，内部集成4 路ADC，最高采样率达5 Gsps，可以工作在多种模式下。通过对ADC 工作模式进行配置，ADC 既可以工作在采样
第31卷第5期 唐山师范学院学报 2009年9月 Vol. 31 No. 5 Journal of Tangshan Teachers College Sep. 2009 ────────── 收稿日期：2008-12-12 作者简介：李洋（1982-），男，河北衡水人，唐山师范学院基础教育部教师。 -66- 一种高速数据采集系统的研究 李 洋，郭小松 （唐山师范学院 基础教育部，河北 唐山 063000） 摘 要：由于高速数据采集对信号完整性、信号干扰、高速布线及数据处理和高速实时存储要求极高，而其应用环境又往往非常复杂，所以在目前的实际应用中，很难实现一种既能进行长时间高速数据采集、又能进行大容量存储的数据采集系统。在此背景下，提出了一种高速数据采集及存储的解决方案，采用高速FPGA 加嵌入式微处理器作为中央处理器来进行高速数据传输和磁盘阵列数据存储，实现高速数据采集及大容量实时存储。 关键词：数据采集；模数转换；海量存储；RAID0 中图分类号： T N919.5 文献标识码：A 文章编号：1009-9115(2009)05-0066-03 Study of High-Speed Data Acquisition and Storage System LI Yang, GUO Xiao-song (Department of Foundation Education, Tangshan Teachers College, Tangshan Hebei 063000, China) Abstract: Because of the extreme requirements of signal integrity, noise jamming, high-speed layout, high-speed real-time storage and the complex application environments, it is very difficult to realize a high-speed data acquisition system which is suitable for long-time data acquisition and mass storage. Against this background, a solution of high-speed data acquisition and storage system is introduced in this thesis, which is using of high-speed FPGA and embedded microprocessors as the central processing device for high-speed data transfer and data storage of redundant array of inexpensive disks , realized on-time data acquisition and mass storage. Key words: data acquisition; A/D convert; mass storage; RAID 现代工业生产和科学研究对数据采集的要求日益提高，在雷达、声纳、软件无线电、瞬态信号测量等一些高速、高精度的测量中，需要进行高速数据采集。目前，数据采集系统在高速A/D 、D/A 器件发展的带动下，采集带宽在稳步提高，具有100MSPS 采集能力以上的高速数据采集系统产品己较成熟。然而国外厂商的高速采集系统往往都价格不菲，而且由于高速数据采集对信号完整性、信号干扰、高速布线及数据处理和高速实时存储要求极高，国内完全掌握这个技术的厂商并不多，所以在实际应用中，很难找到一种满足需要的高速采集系统。这种情况长期限制了高速数据采集技术在我国工业生产和科学研究中的应用。 在这样的背景下，本文提出一种高速数据采集与实时存储系统的解决方案，解决以往在高速技术、数据存储与传输技术等方面的几个技术难点，采用FPGA 作为核心器件，集成中央逻辑控制及硬盘接口，直接将高速数据存入有多块硬 盘组成的实时RAID 存储系统中，实现了高速采集和实时存储，并可脱机运行。这种方案成本低廉，能提高采集速度，增加系统可靠性，并大大提高可持续采集时间，具有较大的灵活性。 1 总体系统方案硬件设计 高速数据采集系统的主要目的是把采集到的模拟信号转化为数字信号，所以模拟信号进入数据采集系统的第一步就是通过AD 采集电路进行模数转换；采集到的数据为了以后研究调用，就需要存储到存储器中，所以系统的最后一步是使用高速海量存储器对数据进行存储；系统的启动、停止和数据传输的方式还需要使用中央逻辑控制电路，所以在AD 采集电路与高速海量存储器之间增加中央逻辑控制电路来作为AD 采集电路与高速海量存储器之间的桥梁；系统通过人机接口与PC 机连接，可以对数据采集系统进行调试，还方便调用存储数据进行研究测试，并实现
电子与信息工程学院 综合实验课程报告 课题名称 语音采集及回放系统设计 专 业 电子信息工程 班 级 07电子2班 学生姓名 Y Y Y 学 号 07002 指导教师 X X X 2010年 7月 5日
1 总体设计方案介绍： 1.1语音编码方案： 人耳能听到的声音是一种频率范围为20 Hz～20000 Hz ,而一般语音频率最高为3400 Hz。语音的采集是指语音声波信号经麦克风和高频放大器转换成有一定幅度的模拟量电信号,然后再转换成数字量的全过程。根据“奈奎斯特采样定理”, 采样频率必须大于模拟信号最高频率的两倍，由于语音信号频率为300～3 400 Hz ,所以把语音采集的采样频率定为8 kHz。从语音的存储与压缩率来考虑，模型参数表示法明显优于信号波形表示法[4]。但要将之运用于单片机，显然信号波形表示法相对简单易实现。基于这种思路的算法，除了传统的一些脉冲编码调制外，目前已使用的有VQ技术及一些变换编码和神经网络技术，但是算法复杂，目前的单片机速度底，难以实现。结合实际情况，提出以下几种可实现的方案。 （1）短时平均跨零记数法该方案通过确定信号跨零数，将语音信号编码为数字信号，常用于语音识别中。但对于单片机，由于处理数据能力底，该方法不易实现。 （2）实时副值采样法采样过程如图2.1所示。 图2.1 采样过程 具体实现包括直存取法、欠抽样采样法、自相似增量调制法等三种基本方法。其中第三种实现方法最具特色，该方法可使数据压1：4.5，既有M ?调制的优点，又同时兼有PCM编码误差较小的优点，编码误差不向后扩散。 1.2 A/D、D/A及存储芯片的选择 单片机语音生成过程,可以看成是语音采集过程的逆过程,但又不是原封不动地恢复原来的语音,而是对原来语音的可控制、可重组的实时恢复。在放音时,只要依原先的采样直经D/ A 接口处理,便可使原音重现。 （1）A/D转换芯片的选择根据题目要求采样频率f s=8K H Z，字长=8位， 可选择转换时间不超过125s的八位A/D转换芯片。目前常用的A/D转换实现的
存储在视频监控领域的发展与视频监控本身的发展有着密切的联系。视频监控经历了模拟、数字、网络三个阶段,存储在视频监控领域的应用也经历了模拟、 数字、网络这三个阶段。 视频采集与监控存储 视频监控系统一般具有监控点多、摄像头数量多、监控时间长等特点,因此它采用的存储设备在数据读写方式上具有与其它类型系统不同的特点: 1)数字视频编码器或视频服务器以流媒体方式将数据写入存储设备,实时将监控点回传的图像和画面以流媒体方式保存在存储设备中,回放工作站以流媒体方式来读取已存储的视频文件。这种读写方式与普通数据库系统或文件服务器系统中存储采用的小数据块或文件级读写方式完全不同,因此视频监控系统存储在技术参数要求方面与其它应用系统有较大的区别。 2)大型的视频监控系统中往往有2000~3000个甚至更多的监控摄像头,所有摄像头累加起来总共需要500Mb/s~750Mb/s的带宽。 视频采集过程中,视频文件格式一般都不会发生变化,且码率保持恒定,视频图像的帧率一般都在15帧/S~25帧/S,也就是说,在存储的读写操作中,必须保证每 1/25秒内都能够达到500Mb/s~ 750Mb/s的带宽,否则图像采集或回放就会出现丢帧现象,除非存储设备本身配置一个大容量的缓存。因此视频监控系统存储不仅要求带宽大,还要求带宽恒定。 3)数据读写操作的持续时间长。由于摄像头一般都是7×24小时工作的,即使流媒体文件采用分段保存方式,写入操作的持续时间也有 可能长达2~6个小时,后期回放时也需要相同的时间。因此要求存储具有超强的长时间工作能力,保持长时间的稳定性。
4)视频监控系统一般具有摄像头数量多、视频图像存储时间长等特点,因此存储容量需求巨大,且随着图像存储时间的增加,存储容量需求呈线性、爆炸性增长。因此视频监控系统存储必须支持大容量,且容量具有高扩展性,满足长时间大容量视频图像存储的需求。 5)数字视频编码器一般对外提供标准的IP接口或iSCSI接口,通过在ADSL、城域网或专用网络上传输TCP/IP协议包或iSCSI协议包来向后方监控中心回传数据。如果存储设备具有与数字视频编码器相同的接口,编码器就有可能直接将数据写入存储,从而大大减少监控系统的数据传输环节,提高数据存储的效率。 从视频监控逐步走向网络化的发展趋势来看,网络化存储将在今后的视频监控系统中扮演越来越重要的角色。网络视频监控系统从两个方面对存储提出了网络化的要求:一是部署和访问上的网络化,考虑到流量和存储空间的合理分配,存储设备在整个系统中的部署位置将趋于分布化和前端化,而从便于用户统一访问的角度,系统中所有存储空间对用户都应该是透明的,用户仅需通过一个接口即可访问所有存储资源;二是存储设备本身的网络化,网络视频监控非常适合大型监控联网应用,为了满足大容量集中存储的需求,存储设备本身要采用先进的网络存储技术以保证空间扩展的灵活性。
目录 1系统摘要 (2) 2系统设计理论 (2) 3系统设计方案 (4) 3.1AD7891高速数据采集系统 (4) 3.1.1 AD7891结构及功能 (4) 3.1.2工作时序和极限参数 (5) 3.1.3 AD7891的应用 (6) 3.1.4 AD7891与微处理器的接口 (8) 3.2PCI-1714高速数据采集系统……………………………….…,,,.9 3.2.1 PCI- 1714 功能结构和特点 (9) 3.2.2 PCI- 1714的系统构成..............................,.. (10) 3.3基于AT89C51的数据采集通信系统设计 (12) 3.3.1系统硬件设计 (12) 3.3.2系统软件设计 (14) 4各种方案的比较 (16) 5心得体会 (17) 6参考文献 (18)
1.系统简介 随着数字技术的飞速发展，高速数据采集系统也迅速地得到了广泛的应用。在生产过程中，应用这一系统可以对生产现场的工艺参数进行采集、监视和记录，为提高生产质量，降低成本提供了信息和手段。在科学研究中，应用数据采集系统可以获取大量的动态数据，是研究瞬间物理过程的有力工具，为科学活动提供了重要的手段。而当前我国对高速数据采集系统的研究开发都处于起步阶段，因此，开发出高速数据采集系统就显得尤为重要了。 所谓高速数据采集系统，是用计算机控制的多路数据自动检测或巡回检测（其对象包括数字和模拟信号），并且能够对数据实行某些处理（包括存储、处理、分析计算以及从检测的数据中提取可用的信息），以供显示、记录、打印或描绘的系统。 在数字技术日新月异的今天，数据采集技术的重要性是十分显著的。它是数字世界和外部物理世界连接的桥梁。而随着现代工业和科学技术的发展，对数据采集技术的要求日益提高，在雷达、声纳、图像处理、语音识别、通信、信号测试等科研实践领域中，都需要高精度，高数据率的数据采集系统。它的关键技术为高速高精度的ADC 技术，高数据率的存储和缓存技术以及系统高可靠性保证等。通过数据采集技术，科研人员在实验现场可以根据需要实时记录原始数据，用于实验室后期的分析和处理，对工程实践和理论分析探索具有重大意义。 2.系统设计理论 整个高速数据系统主要分为四个部分：数据采集部分、数据控制部分、数据处理部分、数据传输部分。 在数据采集部分，主要应用的就是采样定理、模数转换器ADC 及A/D 转换技术。采用定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。具体内容是，频带为F 的连续信号f(t)可用一系列离散的采样值)1(t f ,)1(t t f ?±,)1(t t f ?±,……来表示，只要这些采样点的时间间隔F t 21≤?，便可根据各采样值完全恢复原来的信号)(t f 。模数转换器ADC 用来把连续变化的模拟信号转换为一定格式的数字量。ADC 转换器实际上就是一个编码器，输
高速数据采集技术发展综述 摘要：高速数据采集系统广泛应用于军事、航天、航空、铁路、机械等诸多行业。区别于中速及低速数据采集系统，高速数据采集系统内部包含高速电路，电路系统1/3以上数字逻辑电路的时钟频率>=50MHz；对于并行采样系统，采样频率达到50MHz，并行8bit以上；对于串行采样系统，采样频率达到200MHz，目前广泛使用的高速数据采集系统采样频率一般在200KS/s~100MS/s，分辨率16bit~24bit。本篇文章主要简单介绍高速数据采集技术的发展，高速数据采集系统的结构、功能、原理、实现形式以及一些主要的应用。 关键词：高数数据采集系统、系统结构、系统原理、系统功能、实现形式、应用举例。 引言：高速数据采集技术在通信、航天、雷达等多个领域中广泛应用。随着软件无线电、通信技术、图像采集等技术的发展，对数据采集系统的要求越来越高，不仅要求较高的采集精度和采样速率，还要求采集设备便携化、网络化与智能化，并且需要将采集信息稳定的传输到计算机，进行显示与数据处理。同时，以太网协议已经成为当今局域网采用的最通用的通信协议标准。在嵌入式领域中，将以太网协议与数据采集系统相结合，形成局域网，实现方便可靠的数据传输与控制，是当前的研究热点。 1. 高速数据采集的发展 数据采集系统起始于20世纪50年代，由于数据采集测试系统具有高速性和～定的灵活性，可以满足众多传统方法不能完成的数据采集和测试任务，因而得到了初步的认可。到了70年代中后期，在数据采集系统发展过程中逐渐分为两类，一类是实验室数据采集系统，另一类是工业现场数据采集系统。就使用的总线而言，实验室数据采集系统多采用并行总线，工业现场数据采集系统多采用串行数据总线。随着微型机的发展，诞生了采集器、仪表等同计算机融为一体的数据采集系统。由于这种数据采集系统的性能优良，超过了传统的自动检测仪表和专用数据采集系统，因此获得了惊人的发展他3。随着计算机的普及应用，数据采集系统得到了极大的发展，基于标准总线并带有高速DSP的高速数据采集板卡产品也越来越多，技术先进、市场主流的厂商主要有Spectrum Signal Processing，SPEC，Signatec，Acquisition Logic，Blue Wave等公司 2001年Acquisition logic公司推出了基于PCI总线，采样率为500MS／s，1GS／s的8bit数据采集板卡AL500和AL51G，它的存储深度分别为64MB，256MB和1000MB三种。PCI 总线为主模式，数据宽度32bit，时钟频率33MHz，在突发模式下传输速率可达到133MB ／s。两种板卡还同时具有数字信号处理功能：通过板卡上的现场可编程门阵列FPGA来实