51单片机扩展外部RAM
今天这个是是以前做过的，没做成，扩展ROM的时候失败了~~不过今天主要的就是扩展外部的RAM，这个相对比较简单点，不想外部的ROM还要设置太多的编译器~~
单片机扩展外部RAM
一、扩展总线
1、简介（这种扩展是基于总线扩展的，所以，P0、P2口就已经不可以再做它用了）
1）数据总线宽度为8位，由P0口提供；
2）地址总线宽度为16位，可寻址范围2的16次，也就是64K。低8位
A7~A0由P0口经地址锁存器提供，高8位A15~A8由P2口提供。由于P0口是数据、地址分时复用，所以P0口输出的低8位必须用地址锁存器进行锁存；
3）控制总线由RD、WR、PSEN、ALE和EA等信号组成，用于读/写控制、片外RAM选通、地址锁存控制和片内、片外RAM选择。
地址锁存器一般选用带三态输出缓冲输出的8D锁存器74LS373。2、片外RAM的操作时序
进行RAM的扩展，其扩展方法较为简单容易，这是由单片机的优良扩展性
能解决的。单片机的地址总线为16位，扩展的片外RAM的做大容量为
64KB，地址为0000H~FFFFH。
1）由于51单片机采用不同的控制信号指令，尽管RAM和ROM地址是重
叠的，也不会发送混乱。
2）51单片机对片内和片外ROM的访问使用相同的指令，两者的选择是由
51单片机串口通信及波特率设置 MCS-51单片机具有一个全双工的串行通信接口，能同时进行发送和接收。它可以作为UART（通用异步接收和发送器）使用，也可以作为同步的移位寄存器使用。 1. 数据缓冲寄存器SBUF SBUF是可以直接寻址的专用寄存器。物理上，它对应着两个寄存器，即一个发送寄存器一个接收寄存器，CPU写SBUF就是修改发送寄存器；读SBUF就是读接收寄存器。接收器是双缓冲的，以避免在接收下一帧数据之前，CPU未能及时的响应接收器的中断，没有把上一帧的数据读走而产生两帧数据重叠的问题。对于发送器，为了保持最大的传输速率，一般不需要双缓冲，因为发送时CPU是主动的，不会产生重叠问题。 2. 状态控制寄存器SCON SCON是一个逐位定义的8位寄存器，用于控制串行通信的方式选择、接收和发送，指示串口的状态，SCON即可以字节寻址也可以位寻址，字节地址98H，地址位为98H~9FH。它的各个位定义如下： MSB LSB SM0 SM1 SM2 REN TB8 RB8 TI RI SM0和SM1是串口的工作方式选择位，2个选择位对应4种工作方式，如下表，其中Fosc是振荡器的频率。 SM0 SM1 工作方式功能波特率 0 0 0 8位同步移位寄存器Fosc/12 0 1 1 10位UART 可变 1 0 2 11位UART Fosc/64或Fosc/32 1 1 3 11位UART 可变 SM2在工作方式2和3中是多机通信的使能位。在工作方式0中，SM2必须为0。在工作方式1中，若SM2=1且没有接收到有效的停止位，则接收中断标志位RI不会被激活。在工作方式2和3中若SM2=1且接收到的第9位数据（RB8）为0，则接收中断标志RB8不会被激活，若接收到的第9位数据（RB8）为1，则RI置位。此功能可用于多处理机通信。 REN为允许串行接收位，由软件置位或清除。置位时允许串行接收，清除时禁止串行接收。 TB8是工作方式2和3要发送的第9位数据。在许多通信协议中该位是奇偶位，可以按需要由软件置位或清除。在多处理机通信中，该位用于表示是地址帧还是数据帧。 RB8是工作方式2和3中接收到的第9位数据（例如是奇偶位或者地址/数据标识位），在工作方式1中若SM2=0，则RB8是已接收的停止位。在工作方式0中RB8不使用。 TI 为发送中断标志位，由硬件置位，软件清除。工作方式0中在发送第8位末尾由硬件置位；在其他工作方式时，在发送停止位开始时由硬件置位。TI=1时，申请中断。CPU 响应中断后，发送下一帧数据。在任何工作方式中都必须由软件清除TI。 RI为接收中断标志位，由硬件置位，软件清除。工作方式0中在接收第8位末尾由硬件置位；在其他工作方式时，在接收停止位的中间由硬件置位。RI=1时，申请中断，要求CPU取走数据。但在工作方式1中，SM2=1且未接收到有效的停止位时，不会对RI置位。在任何工作方式中都必须由软件清除RI。 系统复位时，SCON的所有位都被清除。 控制寄存器PCON也是一个逐位定义的8位寄存器，目前仅仅有几位有定义，如下所示：MSB LSB
51单片机的串行口扩展方法 -------------------------------------------------------------------------------- 摘要：在以单片机为核心的多级分布式系统中，常常需要扩展单片机的串行通信口，本文分别介绍了基于SP2538专用串行口扩展芯片及Intel8251的两种串行口扩展方法，并给出了实际的硬件电路原理及相应的通信程序段。 关键词：串口扩展；单片机；SP2538；Intel8251 1 引言 在研究采场瓦斯积聚模拟试验台的过程中，笔者设计了主从式多机采控系统结构。主从式多机控制系统是实时控制系统中较为普遍的结构形式，它具有可靠性高，结构灵活等优点。当选用单串口51单片机构成这种主从式多机系统时，51单片机一方面可能要和主机Computer通信，一方面又要和下位机通信，这时就需要扩展串行通道。本文具体介绍了两种串行通道的扩展方法。 2 串行口的扩展方法 常用的标准51单片机内部仅含有一个可编程的全双工串行通信接口，具有UART的全部功能。该接口电路不仅能同时进行数据的发送和接收，也可作为一个同步移位寄存器使用。当以此类型单片机构成分布式多级应用系统时，器件本身的串口资源就不够用了。笔者在实际开发中，查阅了有关资料，总结出如下两种常用而有效的串行通道扩展方法。 2.1 基于SP2538的扩展方法 SP2538是专用低功耗串行口扩展芯片，该芯片主要是为解决当前基于UART串口通信的外围智能模块及器件较多，而单片机或DSP原有的UART串口又过少的问题而推出的。利用该器件可将现有单片机或DSP的单串口扩展至5个全双工串口。使用方法简单、高效。 在应用SP2538扩展串行通道时，母串口波特率K1=2880*Fosc_in，单位是MHz，且Fosc_in 小于20.0MHz, 在SP2538输入时钟Fosc_in =20.0MHz时母串口可自适应上位机的56000bps 和57600bps两种标准波特率输入。子串口波特率K2=480*Fosc_in。 母串口和所有子串口都是TTL电平接口，可直接匹配其他单片机或TTL数字电路，如需连接PC机则必须增加电平转换芯片如MAX202 、MAX232 等。SP2538具有内置的上电复位电路和可关闭的看门狗*电路。上位机写命令字0x10可实现喂狗，写命令字0x15关闭看门狗，初次上电后看门狗处于激活状态或写命令字0x20激活看门狗*功能。上位机可通过芯片复位指令0x35在任何时候让芯片进行指令复位，也可通过芯片睡眠指令0x55在任何时候让芯片进入微功耗睡眠模式以降低系统功耗。初次上电后芯片不会自行进入睡眠模式，但只能由上位机通过母串口任意发送一个字节数据将其唤醒，其他子串口不具备这一功能。 图(1)是AT89C52单片机与SP2538的电路连接，图中，AT89C52的全双工串口与SP2538的母串口5相连，该串口同时也作为命令/数据口。SP2538的ADRI0、ADRI1、ADRI2分别与AT89C52的P2.3、P2.4、P2.5口相连，可用于选择发送数据是选择相应的串口0~4；ADRO0、ADRO1、ADRO2与P2.0、P2.1、P2.2相连，用于判断接收的数据来自哪一个串口。SP2538的时钟频率选为20.0MHZ，此时母串口5的波特率为57600bps，串口0~4的波特率为9600bps。
程设计任务书 机械工程学院学院机制1211 班学生张会利-39号 课程设计题目： 单片ROM扩展 一、课程设计工作日自 2015 年 1 月 19 日至 2015 年 2 月 23 日 二、同组学生：张会利 三、课程设计任务要求（包括课题来源、类型、目的和意义、基本要求、完成时间、主要参考资 料等）： 1、目的及意义 （1）巩固和深化《单片机原理及应用》课程的理论知识，培养，分析、解决实际问题的能力。（2）掌握单片机基本运用技术及汇编语言的基本方法，能根据题目要求确定设计思路、绘制流程图、编制并调试汇编语言程序，得出结果。 2、主要内容 用一片Intel2732为80C51单片机扩展一个4KB的外部程序存储器，要求使用73LS138译码器，地址范围为A000H~AFFFH。请连线并写明扩展步骤。 3、基本要求 （1）分析题目，写出详细分析过程。 （2）绘制工作流程图。 （3）编制程序，画出硬件线路图。 （4）上机调试程序，运行结果。 （5）编写设计说明书，包括1—4个步骤的内容。 （6）答辩。 4、主要参考资料 单片机基础及应用，赵巍，冯娜，马苏常，刘玉山等，清华大学出版社，2009年指导教师签字：教研室主任签字：
程序设计说明书 （一）芯片简介 1.2732简介： 2732是容量为4k×8位（4KB）。采用单一+5V供电，最大静态工作电流100mA, 电流35mA出时间最大为250ns. 2732的封装形式为DIP24，管脚如图所示。 ●A0~A11 ：12条地址线，表示有212个地址单元 ●O0~O7 ：8条数据线，表示地址单元字长8位 ●CE ：片选控制输入端，低电平有效 ●OE/Vpp ：双功能管脚，低电平时，允许2732输出数据 ●Vcc ：工作电平+5V ●GND ：芯片接地端 2．74LS373简介： 74LS373是带三态缓冲输出的8D锁存器，由于单片机的三片总线结构中，数据线与地址线的低8位公用P0口，因此必须用地址所存器将地址信号和数据信号区分开。74L373的锁存控制端G直接与单片机的锁存控制信号和数据信号ALE相连，在AEL的下降沿锁存低8位地址。
郑州航空工业管理学院 《单片机原理与应用》 课程设计说明书 10 级自动化专业 1006112 班级 题目51单片机大容量数据存储器的系统扩展姓名杨向龙学号100611234 指导教师王义琴职称讲师 二О一三年六月十日
目录 一、51单片机大容量数据存储器的系统扩展的基本原理 (4) 二、设计方案 (4) 三、硬件的设计 (5) 3.1 系统的硬件构成及功能 (5) 3.2硬件的系统组成 (5) 3.2.1、W241024A (5) 3.2.2、CPLD的功能实现 (5) 3.2.3、AT89C52简介 (6) 3.2.4、SRAM的功能及其实现 (9) 3.3、基本单片机系统大容量数据存储器系统扩展 (9) 五、结论 (13) 六、参考资料 (13)
51单片机大容量数据存储器的系统扩展 摘要：在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片 机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。51单片机有很强的外部扩功能, 传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。 关键字：W241024A、CPLD、AT89C52、SRAM 一、51单片机大容量数据存储器的系统扩展的基本原理 MCS-51 单片机系统扩展时，一般使用P0 口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB 的数据存储器。 二、设计方案 在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE 方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO 口控制的片选使FLASH 被选中而SRAM 无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。文章介绍一种基于CPLD 的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。该系统MCU 采用89C52，译码逻辑的实现使用了一片EPM7128 CPLD 芯片，系统扩展了一片128K 的SRAM，一片4M 字节的NOR FLASH，以上芯片均为5V 供电。
第七章MCS-51单片机串行接口 第一节串行通信的基本概念 (一)学习要求 1．掌握串行通信的基本概念。 2. 掌握异步通信和同步通信的区别。 （二）内容提要 一：基本概念及分类 串行通信是将数据的各位一位一位地依次传送。适合于计算机之间、计算机与外部设备之间的远距离通信。 串行通信从传输方式分为： 单工方式、半双工方式、全双工方式。 从接收方式来说，串行通信有两种方式： 异步通信方式、同步通信方式。 二：串行口的功能 MCS－51单片机中的异步通信串行接口能方便地与其他计算机或传送信息的外围设备（如串行打印机、CPU终端等）实现双机、多机通信。 串行口有4种工作方式，见表7－1。方式0并不用于通信，而是通过外接移位寄存器芯片实现扩展并行I／O接口的功能。该方式又称为移位寄存器方式。方式1、方式2、方式3都是异步通信方式。方式1是8位异步通信接口。一帧信息由10位组成，其格式见图7－2a。方式1用于双机串行通信。方式2、方式3都是9位异步通信接口、一帧信息中包括9位数据，1位起始位，1位停止位，其格式见图７－2b。方式2、方式3的区别在于波特率不同，方式2、方式3主要用于多机通信，也可用于双机通信。 表7-1 （三）习题与思考题 １、什么是并行通信？什么是串行通信？各有何优缺点？ 答：并行通信指数据的各位同时传输的通信方式，串行通信是指各位数据逐位顺序传输的通信方式。 ２、什么是异步通信？什么是同步通信？各有何优缺点？ ３、什么是波特率？某异步串行通信接口每分钟传送1800个字符，每个字符由11位组成，请计算出传送波特率。 第二节MCS-51串行接口的组成 (一)学习要求
机电高等专科学校2015-2016学年第1学期通信实训报告 系别：电子通信工程系 班级： xxxxxx 学号： 13xxxxxxxxx ： xxxxxxx 2015年12月
基于51单片机的双机串行通信 摘要：串行通信是单片机的一个重要应用，本次课程设计就是要利用单片机来完成一个系统，实现爽片单片机床航通信，通信的结果使用数码管进行显示，数码管采用查表方式显示，两个单片机之间采用RS-232进行双击通信。在通信过程中，使用通信协议进行通信。 关键字：通信双机 一、总体设计 1设计目的 1.通过设计相关模块充分熟悉51单片机的最小系统的组成和原理； 2.通过软件仿真熟悉keil和proteus的配合使用； 3.通过软件编程熟悉51的C51编程规； 4.通过实际的硬件电路搭设提高实际动手能力。 2.设计要求： 两片单片机之间进行串行通信，A机将0x06发送给B机，在B机的数码管上静态显示1，B机将0~f动态循环发送到A机，并在其数码管上显示。 3.设计方案： 软件部分，通过通信协议进行发送接收，A机先送0x06(B机数码管显示1)给B机（B机静态显示），当从机接收到后，向B机发送代表0-f的数码管编码数组。B收到0x06后就把数码表TAB[16]中的数据送给从机。 二、硬件设计 1.51单片机串行通信功能 计算机与外界的信息交换称为通信，常用的通信方式有两种：并行通信和串行通信。51单片机用4个接口与外界进行数据输入与数据输出就是并行通信，并行通信的特点是传输信号的速度快，但所用的信号线较多，成本高，传输的距离较近。串行通信的特点是只用两条信号线（一条信号线，再加一条地线作为信号回路）即可完成通信，成本低，传输的距离较远。 51单片机的串行接口是一个全双工的接口，它可以作为UART（通用异步接受和发送器）用，也可以作为同步移位寄存器用。51单片机串行接口的结构如下：
一、串口通信原理 串口通讯对单片机而言意义重大，不但可以实现将单片机的数据传输到计算机端，而且也能实现计算机对单片机的控制。由于其所需电缆线少，接线简单，所以在较远距离传输中，得到了广泛的运用。串口通信的工作原理请同学们参看教科书。 以下对串口通信中一些需要同学们注意的地方作一点说明： 1、波特率选择 波特率（Boud Rate）就是在串口通信中每秒能够发送的位数（bits/second）。MSC-51串行端口在四种工作模式下有不同的波特率计算方法。其中，模式0和模式2波特率计算很简单，请同学们参看教科书；模式1和模式3的波特率选择相同，故在此仅以工作模式1为例来说明串口通信波特率的选择。 在串行端口工作于模式1，其波特率将由计时/计数器1来产生，通常设置定时器工作于模式2（自动再加模式）。在此模式下波特率计算公式为：波特率=（1+SMOD）*晶振频率/（384*（256-TH1）） 其中，SMOD——寄存器PCON的第7位，称为波特率倍增位； TH1——定时器的重载值。 在选择波特率的时候需要考虑两点：首先，系统需要的通信速率。这要根据系统的运作特点，确定通信的频率范围。然后考虑通信时钟误差。使用同一晶振频率在选择不同的通信速率时通信时钟误差会有很大差别。为了通信的稳定，我们应该尽量选择时钟误差最小的频率进行通信。 下面举例说明波特率选择过程：假设系统要求的通信频率在20000bit/s以下，晶振频率为12MHz，设置SMOD=1（即波特率倍增）。则TH1=256-62500/波特率 根据波特率取值表，我们知道可以选取的波特率有：1200，2400，4800，9600，19200。列计数器重载值，通信误差如下表： 因此，在通信中，最好选用波特率为1200，2400，4800中的一个。 2、通信协议的使用 通信协议是通信设备在通信前的约定。单片机、计算机有了协议这种约定，通信双方才能明白对方的意图，以进行下一步动作。假定我们需要在PC机与单片机之间进行通信，在双方程式设计过程中，有如下约定：0xA1：单片机读取P0端口数据，并将读取数据返回PC机；0xA2：单片机从PC机接收一段控制数据；0xA3：单片机操作成功信息。 在系统工作过程中，单片机接收到PC机数据信息后，便查找协议，完成相应的操作。当单片机接收到0xA1时，读取P0端口数据，并将读取数据返回PC机；当单片机接收到0xA2时，单片机等待从PC机接收一段控制数据；当PC机接收到0xA3时，就表明单片机操作已经成功。 3、硬件连接 51单片机有一个全双工的串行通讯口，所以单片机和计算机之间可以方便地进行串口通讯。进行串行通讯时要满足一定的条件，比如计算机的串口是RS232电平的，而单片机的串口是TTL电平的，两者之间必须有一个电平转换电路，我们采用了专用芯片MAX232进行转换，虽然也可以用几个三极管进行模拟转换，但是还是用专用芯片更简单可靠。我们采用了三线制连接串口，也就是说和计算机的9针串口只连接其中的3根线：第5脚的GND、第2脚的RXD、第3脚的TXD。这是最简单的连接方法，但是对我们来说已经足够使用了，电路如下图所示，MAX232的第10脚和单片机的11脚连接，第9脚和单片机的10脚连接，第15脚和单片机的20脚连接。
CD4052 单片机串行口扩展技术应用 CD4052 是一种数字控制的模拟数据选择/ 分配器,本文将它用于UART串口扩展,解决了普通单片机UART串口太少的问题。文中给出该器件的主要特性、引脚说明及电气特性,并以A T89C51 单片机为例给出多串口扩展应用电路。 1 概述 当前,以单片机为核心构成的智能化测控系统及电子产品不断涌现,为了满足数字化及智能化要求,许多外围电路功能模块、部件、器件及传感器也具备了UART 串口通信功能,而现阶段的8 位、16 位、32位单片机却大部分仅提供一个UART 串口,这样就很难满足系统中一方面要与具有UART 功能的串口部件通信,另一方面又要与上位机通信的要求。利用CD4052 做多串口扩展器,可很好地解决此问题。 2 封装及引脚功能 该器件具有SOP、SOIC、TSSOP和PDIP四种封装形式,皆是16 个引脚。图1 所示为其PDIP封装引脚分布图,图2 是CD4052 的逻辑图,数字控制真值表见表1。 图1 CD4052PDIP引脚分布图 3 工作特性 CD4052 模拟数据选择/ 分配器是数字控制的模拟开关,具有低导通阻抗和非常低的关断泄漏电流。315V 的数字信号可以控制15VP- P 的模拟信号。例如,若VDD = 5V , VSS = 0V , VEE = - 5V ,则的数字信号可以控制- 5V + 5V 的模拟信号输入输出。数据选择器在整个VDDVSS 和VDDVEE 范围具有非常低的静态功耗,而且与控制信号的逻辑状态无关。 图2 CD4052 的逻辑图
表1 真值表 CD4052 是一个独立的4 通道数据选择器,具有二进制控制输入端A、B 和一个禁止输入INH。A、B的四种二进制组合状态用来在四对通道中选择其中的一对,当逻辑“1”加到INH 输入端时,所有的通道都关闭。CD4052 的器件特性为: 1) 宽范围的数字和模拟信号电平:数字315V ,模拟可达15VP- P。 2) 低导通阻抗:在VDD - VEE = 15V 的条件下,整个15V P - P信号输入范围的典型值为80Ω。
来源：《单片机与嵌入式系统应用》 摘要：介绍使用AT89C51单片机扩展高速串行同步移位输出口的方法，给出基于分立TTL 元器件和可编程逻辑器件PLD两种电路的实现方案，在LED点阵显示屏系统中已得到应用。 关键词：串行口 单片机可编程逻辑器件 AT89C51（与MCS-51兼容）单片机的串行口在方式0工作状态下，使用移位寄存器芯片可以扩展多个8位并行I/O口。在LED点阵显示屏应用系统中，一般都采用数据同步移位输出方式，并使用移位寄存器芯片（如74LS595）扩展并行I/O口驱动LED点阵显示。 LED点阵显示采用扫描方式，为不产生闪烁感，每秒需要传送50屏点阵显示数据，因此有大量的数据要通过同步移位的方式送到显示驱动电路部分，这就要求单片机能够快速地输出数据。AT89C51单片机的串行口在方式0工作状态下，数据以fosc/12的波特率输出，1个字节数据写入SBUF后，需检查中断标志位TI是否为“1”并清“0”TI或延时几个机器周期后才能继续写入了一个数据，输出速度慢。在LED点阵显示屏应用系统中，系统与PC机之间的通讯需要使用单片机的串行口，显示数据的同步移位输出口只有另外扩展。本文介绍的高速串行同步移位输出口（以下简称扩展串行口）电路，采用模块化设计，给出基于TTL和PLD两种电路的实现方案，波特率提高到fosc，数据输出不需要等待或延时。 一、扩展串行口与单片机的连接 扩展串行口电路框图如图1所示。与并行存储器芯片类似，扩展串行口被视为一个外部RAM地址单元，直接挂接在AT89C51的外部数据总线上，D0～D7为数据线，CE为片选信号，WE为写脉冲信号，也是扩展串行口的输出控制信号。AT89C51外接晶体振荡器的振荡信号经二个与非门整形后为扩展串行口提供时钟脉冲XTAL2。DAT和CLK分别是扩展串行口的数据输出端和同步移位脉冲输出端。
Intel6264芯片 单片机内存扩展6264芯片 2012-5-2 1.Intel6264芯片 Intel 6264的特性及引脚信号Intel 6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造 A12～A0（address inputs）：地址线，可寻址8KB的存储空间。 D7～D0（data bus）：数据线，双向，三态。 OE（output enable）：读出允许信号，输入，低电平有效。 WE（write enable）：写允许信号，输入，低电平有效。 CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。 CE2（chip enable）：片选信号2，输入，在读/写方式时为高电平。 VCC：+5V工作电压。 GND：信号地。 Intel 6264的操作方式Intel 6264的操作方式由, CE1 , CE2的共同作用决定 ②读出：当和CE1为低电平，且和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。 2. 74LS373 有54S373 和74LS373 两种线路结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别)：型号TPD PD 54S373/74S373 7ns 525mW 54LS373/74LS373 17ns 120mW 373 的输出端O0~O7 可直接与总线相连。当三态允许控制端OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE 为高电平时，Q 随数据D 而变。当LE 为低电平时，D 被锁存在已建立
51单片机串口通信程序详解 串口通信简介串行接口是一种可以将接受来自CPU的并行数据字符转换为连续的串行数据流发送出去，同时可将接受的串行数据流转换为并行的数据字符供给CPU 的器件。一般完成这种功能的电路，我们称为串行接口电路。 本文主要介绍单片机上串口的工作原理和如何通过程序来对串口进行设置，并根据所给出的实例实现与PC 机通信。 一、原理简介51 单片机内部有一个全双工串行接口。什么叫全双工串口呢？一般来说，只能接受或只能发送的称为单工串行；既可接收又可发送，但不能同时进行的称为半双工；能同时接收和发送的串行口称为全双工串行口。串行通信是指数据一位一位地按顺序传送的通信方式，其突出优点是只需一根传输线，可大大降低硬件成本，适合远距离通信。其缺点是传输速度较低。 与之前一样，首先我们来了解单片机串口相关的寄存器。 SBUF 寄存器：它是两个在物理上独立的接收、发送缓冲器，可同时发送、接收数据，可通过指令对SBUF 的读写来区别是对接收缓冲器的操作还是对发送缓冲器的操作。从而控制外部两条独立的收发信号线RXD（P3.0）、TXD（P3.1），同时发送、接收数据，实现全双工。 串行口控制寄存器SCON（见表1）。 表中各位（从左至右为从高位到低位）含义如下。 SM0 和SM1 ：串行口工作方式控制位，其定义如表2 所示。 其中，fOSC 为单片机的时钟频率；波特率指串行口每秒钟发送（或接收）的位数。 SM2 ：多机通信控制位。该仅用于方式2 和方式3 的多机通信。其中发送机SM2 ＝1（需要程序控制设置）。接收机的串行口工作于方式2 或3，SM2=1 时，只有当接收到第
51单片机串行口扩展法 1 引言 在研究采场瓦斯积聚模拟试验台的过程中，笔者设计了主从式多机采控系统结构。主从式多机控制系统是实时控制系统中较为普遍的结构形式，它具有可靠性高，结构灵活等优点。当选用单串口51单片机构成这种主从式多机系统时，51单片机一方面可能要和主机Computer通信，一方面又要和下位机通信，这时就需要扩展串行通道。本文具体介绍了两种串行通道的扩展方法。 2 串行口的扩展方法 常用的标准51单片机内部仅含有一个可编程的全双工串行通信接口，具有UART的全部功能。该接口电路不仅能同时进行数据的发送和接收，也可作为一个同步移位寄存器使用。当以此类型单片机构成分布式多级应用系统时，器件本身的串口资源就不够用了。笔者在实际开发中，查阅了有关资料，总结出如下两种常用而有效的串行通道扩展方法。 2.1 基于SP2538的扩展方法 SP2538是专用低功耗串行口扩展芯片，该芯片主要是为解决当前基于UART串口通信的外围智能模块及器件较多，而单片机或DSP原有的UART串口又过少的问题而推出的。利用该器件可将现有单片机或DSP的单串口扩展至5个全双工串口。使用方法简单、高效。 在应用SP2538扩展串行通道时，母串口波特率K1=2880*Fosc_in，单位是MHz，且Fosc_in 小于20.0MHz, 在SP2538输入时钟Fosc_in =20.0MHz时母串口可自适应上位机的56000bps 和57600bps两种标准波特率输入。子串口波特率K2=480*Fosc_in。 母串口和所有子串口都是TTL电平接口，可直接匹配其他单片机或TTL数字电路，如需连接PC机则必须增加电平转换芯片如MAX202 、MAX232 等。SP2538具有内置的上电复位电路和可关闭的看门狗监控电路。上位机写命令字0x10可实现喂狗，写命令字0x15关闭看门狗，初次上电后看门狗处于激活状态或写命令字0x20激活看门狗监控功能。上位机可通过芯片复位指令0x35在任何时候让芯片进行指令复位，也可通过芯片睡眠指令0x55在任何时候让芯片进入微功耗睡眠模式以降低系统功耗。初次上电后芯片不会自行进入睡眠模式，但只能由上位机通过母串口任意发送一个字节数据将其唤醒，其他子串口不具备这一功能。 图(1)是AT89C52单片机与SP2538的电路连接，图中，AT89C52的全双工串口与SP2538的母串口5相连，该串口同时也作为命令/数据口。SP2538的ADRI0、ADRI1、ADRI2分别与A T89C52的P2.3、P2.4、P2.5口相连，可用于选择发送数据是选择相应的串口0~4；ADRO0、ADRO1、ADRO2与P2.0、P2.1、P2.2相连，用于判断接收的数据来自哪一个串口。SP2538的时钟频率选为20.0MHZ，此时母串口5的波特率为57600bps，串口0~4的波特率为9600bps。 下面是与上述硬件电路相关的接口程序，该程序用A51汇编语言编制，程序仅说明了中断方式下对子串口0(TX0、RX0)的操作，其它子串口类似。 TBLOCK DATA 20H RBLOCK DATA 30H LENGTH DATA 14H … TXR_REV_SEND: CLR ES
第八章MCS-51单片机存储器的扩展 第一节MCS-51单片机存储器的概述 (一)学习要求 1、熟悉MCS-51 单片机的系统总线及系统总线扩展结构 2、掌握常用的片选方法：线选法和全地址译码法。 （二）内容提要 1、三总线的扩展方法 单片机内资源少，容量小，在进行较复杂过程的控制时，它自身的功能远远不能满足需要。为此，应扩展其功能。 MCS-51单片机的扩展性能较强，根据需要，可扩展。三总线是指地址总线、数据总线、控制总线。 1）地址总线 MCS-51 单片机地址总线宽度为16 位，寻址范围为64K。 地址信号：P0 作为地址线低8 位，P2 口作为地址线高8 位。 2）数据总线 MCS-51 单片机的数据总线宽度为8 位。 数据信号：P0 口作为8 位数据口，P0 口在系统进行外部扩展时与低8 位地址总线分时复用。 3）控制总线 主要的控制信号有/WR 、/RD 、ALE 、/PSEN 、/EA 等。 2、系统的扩展能力 MCS-51 单片机地址总线宽度为16 位，因此它可扩展的程序存储器和数据存储器的最大容量是64K（２１６）。 １）线选法 线选法就是将多余的地址总线（即除去存储容量所占用的地址总线外）中的某一根地址线作为选择某一片存储或某一个功能部件接口芯片的片选信号线。一定会有一些这样的地址线，否则就不存在所谓的“选片”的问题了。每一块芯片均需占用一根地址线，这种方法适用于存储容量较小，外扩芯片较少的小系统，其优点是不需地址译码器，硬件节省，成本低。缺点是外扩器件的数量有限，而且地址空间是不连续的。 ２）全地址译码法 由于线选法中一根高位地址线只能选通一个部件，每个部件占用了很多重复的地址空间，从而限制了外部扩展部件的数量。采用译码法的目的是减少各部件所占用的地址空间，以增加扩展部件的数量。 ３）译码器级连 当组成存储器的芯片较多，不能用线选法片选，又没有大位数译码器时，可采用多个小位数译码器级连的方式进行译码片选． ４）译码法与线选法的混合使用 译码法与线选法的混合使用时，凡用于译码的地址线就不应再用于线选，反之，已用于线选的地址线就不应再用于译码器的译码输入信号． （三）习题与思考题 1. 简要说明MCS-51 单片机的扩展原理。
第十一章 MCS-51单片机系统扩展 11.1 8051/8751的最小系统 80C51片内有4KB的程序存储器，因此，只需要外接晶体振荡器和复位电路就可构成最小系统。 图11-1 最小单片机系统 最小系统的特点如下： （1）由于片外没有扩展存储器和外设，P0、P1、P2、P3都可以作为用户I/O口使用。但P0口作为用户I/O口使用时，需要加上拉电阻。 （2）片内数据存储器有128字节，地址空间00H～7FH，没有片外数据存储器。 （3）内部有4KB程序存储器，地址空间0000H～0FFFH，没有片外程序存储器，EA应接高电平。 （4）可以使用两个定时/计数器T0和T1，一个全双工的串行通信接口，5个中断源。 80C51虽有4个I/O口P0～P3，但在大多数应用系统中，真正用作I/O 口线的只有P1口的8位位线和P3口的某些位线。因此，在I/O接口引脚不够，或在片内的存储器资源还不能满足要求时，需要进行如下的扩展： (1) 外部I/O接口的扩展；【例如74LS164、74LS165等】 (2) 外部程序存储器的扩展； (3) 外部数据存储器的扩展。
11.2 系统扩展结构 单片机采用总线结构，使扩展易于实现，单片机系统扩展结构如图11-2所示。 图11-2 80C51单片机的系统扩展结构 从图11-2可以看出，系统扩展主要包括存储器扩展和I/O接口部件扩展。存储器扩展包括程序存储器扩展和数据存储器扩展。 系统扩展是以单片机为核心，通过总线把单片机与各扩展部件连接起来。因此，首先要利用单片机的I/O口构造系统总线。系统总线按功能通常分为3组，如图11-2所示。 （1）地址总线AB（Address Bus）：用于发送CPU发出的地址信号，以便进行存储单元和I/O接口芯片中的寄存器的选择。 地址总线宽度为16位，由P0口经地址锁存器（通常用74LS373）提供地址低8位，P2口直接提供地址高8位，地址信号是由CPU发出的单方向信号。 存储器芯片的地址线的数目由芯片的容量决定。容量(Q)与地址线数目(N)满足关系式：2N Q 。存储器芯片的地址线与单片机的地址总线(A0～A15，P0口为低8位（需用74LS373锁存），P2口为高8位）按由低位到高位的顺序顺次相接。 一般来说，存储器芯片的地址线数目少于单片机地址总线的数目，因此连接后，单片机的高位地址线（P2口）应该有剩余。剩余的地址线一般作为译码线，译码器的输出与存储器芯片的片选信号线（CS或CE）相接。片选
1 单片机与FPGA的接口方式 单片机与FPGA的接口方式一般有两种，即总线方式与独立方式。MCS-51单片机具有很强的外部总线扩展能力，利用片外三总线结构很容易实现单片机与FPGA的总线接口，而且单片机以总线方式与FPGA进行数据与控制信息通信也有许多优点：速度快；节省PLD芯片的I／O口线；相对于非总线方式，单片机编程简捷，控制可靠；在FPGA中通过逻辑切换，单片机易于与SRAM或ROM接口。 单片机与FPGA以总线方式通信的逻辑设计，重要的是要详细了解单片机的总线读写时序，根据时序图来设计逻辑结构，其通信的时序必须遵循单片机内固定的总线方式读／写时序。FPGA的逻辑设计也相对比较复杂，在程序设计上必须与接口的单片机程序相结合，严格安排单片机能访问的I／O空间。单片机以总线方式与FPGA 进行数据通信与控制时，其通信工作时序是纯硬件行为，速度要比前一种方式快得多，另外若在FPGA内部设置足够的译码输出，单片机就可以仅通过19根I／O线在FPGA与单片机之间进行通信和控制信息交换，这样可以节省FPGA芯片的I／O线。其原理图如图1所示。 2 总线接口逻辑设计 2．1 接口设计思想 单片机与CPLD／FPC,A以总线方式通信的逻辑设计，重要的是要详细了解单片机的总线读写时序，根据时序图来设计逻辑结构。MCS-51系列单片机的时序图如图2所示。
ALE为地址锁存使能信号，可利用其下降沿将低8位地址锁存于FPGA中的地址锁存器(LATCH_ADDRES)中；当ALE将低8位地址通过P0锁存的同时，高8位地址已稳定建立于P2口，单片机利用读指令允许信号PSEN的低电平从外部ROM中将指令从P0口读入，由时序图可见，其指令读入的时机是在PSEN的上升沿之前。接下来，由P2口和P0口分别输出高8位和低8位数据地址，并由ALE的下降沿将P0口的低8位地址锁存于地址锁存器。若需从FPGA中读出数据，单片机则通过指令“MOVXA，@DPTR”使RD信号为低电平，由P0口将锁存器中的数据读入累加器A；但若欲将累加器A的数据写进FPGA，则需通过指令“MOVx DPTR，A”和写允许信号WR。这时，DPTR中的高8位和低8位数据作为高、低8位地址分别向P2和P0口输出，然后由WR的低电平并结合译码，将累加器A的数据写入图中相关的锁存器。 通过对MCS-51单片机总线读／写时序的分析，设计了图3所示的接口电路。在FPGA中，设计了两个模块：一个是总线接口模块，负责单片机与FPGA的总线接口逻辑；另一个是寄存器单元及外部接口模块，运用总线接口模块来操作此模块。 在总线应用时，MCS-51单片机的P0口是作为地址／数据总线分时复用的，因此应在总线接口模块中设计一个三态缓冲器，实现P0口的三态接口；又因MCS-51单片机在访问外部空间时，它的地址为16位，因此借助地址锁存使能信号ALE在FPGA中实现高8位与低8位地址的编码，组合成16位地址，然后再根据MCS-51单片机的读／写信号，实现对FPGA的读写操作。 在接口设计中，采用了VHDL语言实现其接口逻辑。用VHDL语言编写，往往比较方便和严谨，注意整个过程的逻辑思路，并且尽量避免语言的冗余，造成比较长的延时。-MCS-51单片机与FPGA的通信读写电路的部分程序
第八章 MCS-51单片机存储器的扩展 第一节 MCS-51单片机存储器的概述 (一学习要求 1、熟悉 MCS-51 单片机的系统总线及系统总线扩展结构 2、掌握常用的片选方法：线选法和全地址译码法。（二）内容提要 1、三总线的扩展方法 单片机内资源少，容量小，在进行较复杂过程的控制时，它自身的功能远远不能满足需要。为此，应扩展其功能。 MCS-51单片机的扩展性能较强，根据需要，可扩展。三总线是指地 址总线、数据总线、控制总线。 1）地址总线 MCS-51 单片机地址总线宽度为 16 位，寻址范围为 64K。 地址信号： P0 作为地址线低 8 位， P2 口作为地址线高 8 位。 2）数据总线 MCS-51 单片机的数据总线宽度为 8 位。 数据信号： P0 口作为 8 位数据口， P0 口在系统进行外部扩展时与低 8 位地址总线分时复用。 3）控制总线 主要的控制信号有 /WR 、 /RD 、 ALE 、 /PSEN 、 /EA 等。
2、系统的扩展能力 MCS-51 单片机地址总线宽度为 16 位，因此它可扩展的程序存储器和数据存储器的最大容量是64K（２１６）。 １）线选法 线选法就是将多余的地址总线（即除去存储容量所占用的地址总线外）中的某一根地址线作为选择某一片存储或某一个功能部件接口芯片的片选信号线。一定会有一些这样的地址线，否则就不存在所谓的“选片”的问题了。每一块芯片均需占用一根地址线，这种方法适用于存储容量较小，外扩芯片较少的小系统，其优点是不需地址译码器，硬件节省，成本低。缺点是外扩器件的数量有限，而且地址空间是不连续的。 ２）全地址译码法 由于线选法中一根高位地址线只能选通一个部件，每个部件占用了很多重复的地址空间，从而限制了外部扩展部件的数量。采用译码法的目的是减少各部件所占用的 地址空间，以增加扩展部件的数量。 ３）译码器级连 当组成存储器的芯片较多，不能用线选法片选，又没有大位数译码器时，可采用多个小位数译码器级连的方式进行译码片选． ４）译码法与线选法的混合使用 译码法与线选法的混合使用时，凡用于译码的地址线就不应再用于线选，反之，已用于线选的地址线就不应再用于译码器的译码输入信号． （三）习题与思考题 1. 简要说明MCS-51 单片机的扩展原理。
51单片机串口通信 1./*打开串口调试程序，将波特率设置为9600，无奇偶校验 晶振11.0592MHz，发送和接收使用的格式相同，如都使用 字符型格式，在发送框输入hello，I Love MCU ，在接 收框中同样可以看到相同字符，说明设置和通信正确*/ #include
单片机外部RAM扩展模块 MCS-51系列单片机外部RAM为64K，在一些特殊场合下，远不能满足需要， 本文就AT89C51讨论MCS-51系列单片机大容量RAM的扩 首先介绍128K随机读取RAM HM628128。HM628128 是32脚双列直插式128K静态随机读取RAM，它具有容 量大、功耗低、价格便宜、集成度高、速度快、设计和 使用方便等特点。如若在系统中加入掉电保护电路，保 护数据有很高的可靠性，可以和EEPROM相媲美。 技术特性： （1）最大存取时间为120ns； （2）典型选通功耗75mW；典型未选通功耗10uW； （3）使用单一5V电源供电； （4）全静态存储器，不需要时钟及时序选通信号； （5）周期时间与存取时间相等； （6）采用三态输出电路，数据输入和输出端公用； 图6 HM628128外部引脚（7）所有输入和输出引脚均与TTL电平直接兼 容； （8）有两个片选端，适合于低功耗使用，即为了保存信息，用电池作为后 备电源。保存信息的最低电源电压Vcc=2V。 引脚安排及功能表： 图6是HM628128的外部引脚排列图，各引脚名称及功用分别如下： A0～A16是17条地址线；I/O0～I/O7是8条双向数据线；CS1是片选1，低电平有效，CS2是片选2，高电平有效；WR是写控制线，当CS1为低电平，CS2为高电平时，WR的上升沿将I/O0～I/O7上的数据写到A0～A16选中的存储单元 中；OE是读出允许端，低电平有效。 HM628128的功能表如表3所示。 其中，H表示高电平，L表示低电平，X表示任意状态 由于AT89C51直接外部RAM容量为64K，地址线为16条，其中低8位地址和数据分时复用，因此需要外部地址锁存器和ALE锁存信号来锁存低8位地址。又由于AT89C51的外部数据和外设地址通用，若扩展外设必然占用数据地址。因此本系统采用P2.7（A15）口来区分数据和外设：当P2.7（A15）口为高电平时，