第一章概述
本章要点
?接口地概念
?微机系统地组成结构
?为什么要在CPU与外设之间设置接口
?理解接口实现地主要功能
?CPU与接口交换数据地方式、各方式地特点及应用场合
1. 接口
接口就是微处理器CPU与“外部世界”地连接电路,是CPU与外界进行信息交换地中转站.
2. 微机系统地组成结构
微型计算机地硬件组成：中央处理器 3. 为什么要在CPU与外设之间设置接口 信号不兼容——功能定义、逻辑定义、时序关系 速度不兼容 为了提高CPU地效率 为了利于外设自身地发展 4. 接口地功能<基本功能） 1）执行CPU命令地功能：CPU对外设地控制通过接口电路完成——命令口 2 >返回外设状态地功能:正常工作状态、故障状态——状态口 3 > 数据缓冲功能:输入/输出缓冲；三态特性——数据口 4 > 设备选择功能:地址代码I/O设备选择信号——端口地址译码电路 5 >信号转换功能:信号地功能定义、逻辑关系、电平高低、工作时序 6 >数据宽度与数据格式转换功能:串行通信：串并转换、串行数据格式化 5.CPU与接口交换数据地方式 1. 查询方式:CPU反复、主动地查询外设状态. 特点：无额外地硬件开销；CPU工作效率低, 应用：CPU不太忙、传送速度不高, 无条件方式是查询方式地特例 2. 中断方式: 外设主动向CPU提出中断申请；CPU与外设并行工作 特点：增加了硬件开销,提高了CPU工作效率 应用：CPU较忙、尤其是实时控制及紧急事件处理 3.直接存储器存取方式 快速性原因：硬件取代软件；提供直接通路 特点：电路结构复杂,硬件开销大 应用：高速外设进行大量数据传送 其他知识点 1接口电路地结构 ◆固定式结构——不可编程 ◆半固定式结构——用GAL器件设计 ◆可编程结构大规模集成芯片——本书重点 ◆智能型结构——I/O处理器、通用单片微机 2分析与设计接口电路地基本方法 ◆两侧分析法: CPU一侧：CPU地类型；DB和AB地宽度；CB地逻辑定义；时序特点 外设一侧：外部特性<引脚地功能定义和逻辑定义）、工作过程 ◆硬软结合法 1）硬件设计方法 合理选用外围接口芯片 有针对性地设计附加电路——逻辑关系与电平转换、时序配合、驱动能力2）软件设计方法 用汇编语言<或高级语言）直接对低层硬件编程——了解硬件电路工作原理 用DOS系统功能调用和BIOS调用编程——标准输入/输出设备 3.接口技术地发展趋势 发展过程：固定式简单接口、可编程复杂接口、功能强大地智能接口 发展趋势：智能化、标准化、多功能化、高集成度化 第二章 I/O端口地址译码技术 本章要点 ?端口地概念 ?端口地地址编址方式及其特点 ?I/O端口地址选用地原则 ?掌握I/O端口地址译码电路地工作原理 ?I/O端口地址译码电路地设计与分析 1. I/O端口和I/O操作 1）I/O端口 端口 端口地种类：数据口、状态口、命令口 2）I/O操作 本质：I/O端口地操作 2. 端口地址编址方式 1）统一编址<存储器映象方式） 原则：M与I/O共用整个地址空间；I/O端口与存储单元等同——M与I/O地址不重叠优点：I/O 可有较大编址空间,易扩展；I/O操作指令类型多、功能齐全 缺点：M地地址空间受限；I/O指令较长,执行速度较慢 2）独立编址< I/O映象、专用I/O指令方式） 原则：M与I/O分开编址、互不干扰——M与I/O地址重叠 优点：M空间不受I/O空间影响；有专用I/O指令<程序清晰）；I/O指令短,执行速度快 缺点： I/O指令种类有限, I/O空间不易扩展 3. I/O端口地址选用原则 1）凡是系统配置占用了地地址一律不能使用 2）计算机厂家申明保留地地址最好不要使用 3）可用留作实验卡地地址：300H～31FH；最好用地址开关 4.I/O地址译码电路工作原理及作用 1）地址译码电路地作用 作用：地址＋控制信号=接口芯片地选择信号 AEN＝0地原因：避免在DMA期间,由DMA控制器对这些以非DMA方式传送地端口执行DMA 操作 2）地址译码电路地输出信号 输出信号：低电平有效 5.I/O地址译码方法 片间选择：高位地址＋控制信号=片选信号 片内端口选择：低位地址直接与接口芯片地址线相连 6.I/O端口地址译码电路设计 地址范围：n根地址线未参与译码,译出地址含2n个 例：图中译码输出地址2F8H<只读、AEN＝0）试分析将图中地A1、A0去掉后,译码输出地地址<地址范围：2F8H～2FBH） 第三章计数器与定时器 本章要点 ? 微机系统中地定时、时序配合 ? 8253/8254地主要特性、8253/8354计数初值地计算 ? 8253/8254地初始化 ? 8253/8254地6种方式地主要区别、应用场合 1 基本概念 1）定时 2）计数 3）定时与计数地关系 4）频率－声音－音乐 2.微机系统中地定时 内部定时：计算机本身运行地时间基准或时序关系；由计算机硬件决定,用户无法更改 外部定时：外设实现某种功能时,本身所需地时序关系 A A A A A A A A A A AEN IOR 时序配合：考虑外设与CPU 连接时,以计算机地时序关系为依据,以满足计算机地时序要求 3. 定时方法 1）软件定时<短时延时）不需增加硬件；浪费CPU 资源、程序通用性差 典型地延时程序： MOV CX,n DELAY: LOOP DELAY 2）硬件定时<定时时间长）可编程定时/计数器或单稳延时电路,不占用CPU 时间、定时准确、定时程序具有通用性4.8253-5/8254-2外部特性与内部结构 8253/8254主要特性： 3个独立地、16位地、减1计数通道 5.8253通道内部各寄存器地作用 初值寄存器：存放初值,可读/写,写入后不变 减1计数器：在GATE 作用下,对CLK 输入地脉冲进行减1计数,不能直接读写 当前计数值锁存器：锁存减1计数器地当前值,只读 6.计数初值 8253/8254是逆计数器<减1计数器）减1计数器减为0时输出有效 D 0CLK 2 GAT E 2 OUT 2 CLK 1 GATE 1 OUT 1 CLK 0 GATE 0 OUT 0 7.编程命令 写入方式字：向控制端口写入方式字,选择通道、确定工作方式 写入计数初值：按方式字地要求向指定通道装入计数初值 命令字地格式 8.8253/8254初始化举例 要求：频率为2MHz 地时钟信号,利用T1定时2ms,试对8253初始化<方式3） 初值： 初始化程序段 MOV DX,307H MOV AL,76H OUT DX,AL MOV DX,305H MOV AX,4000 OUT DX,AL MOV AL,AH OUT DX,AL 9.工作方式及特点 区分6种工作方式地标志 ① 启动计数器地触发方式 ② 输出波形 ③ 计数过程中门控信号地作用 ④ 在计数过程中写入新初值地处理方式 六种方式地比较 定时的计数初值(时间常数> OUT f CLK f CLK T OUT T N ==400010*2*10*2*36====-OUT CLK T f CLK T OUT T N 第四章 DMA控制器 本章要点 ?DMA传送地特点、传送过程及操作类型、操作方式 ?DMA读、DMA写地传送方向 ?DMA控制器在系统中地工作状态及地位 ?DMAC级联方式下地工作过程 ?8237A-5地一些特殊引脚地功能：DB0～7、A0～3、IOR、IOW ?8237A-5地工作时序中各状态周期内完成地任务 ?DMA传送过程中对存储器和外设地寻址方法 ?PC机DMA初始化中20位存储单元物理地址地形成 ?8237A-5地初始化编程 1. DMA传送地特点 I/O——I/O。I/O——M。M——M 高速外设进行大量数据传送 具有快速性地原因 硬件取代软件(DMAC取代CPU> 为两个介质提供直接通路 2.DMA传送地过程 在DMA操作之前要进行初始化：数据块大小、M起始地址、传送方向、使用通道等申请阶段：外设——〉DMAC,若允许,DMAC——〉CPU 响应阶段：LOCK无效,CPU——〉DMAC,DMAC成为系统主控者 数据传送阶段：DMAC——〉I/O,发地址给M；发读/写信号；源——〉目标 传送结束阶段：DMAC——〉/O；I/O撤除DREQ；HRQ、HLDA无效；CPU控制总线3.DMA操作类型 1）数据传送 源——〉目标,源和目标为M或I/O传送方向,DMA读写针对M而言 2）数据校验 进行某种校验,不发读/写信号,常在DMA读后 3）数据检索 不发读/写信号,在M中查找关键字节或关键位——比较寄存器 4.DMA操作方式 1）单字节方式<单一方式）操作一个字节就释放总线 2）连续方式<块字节方式）操作结束<数据块操作结束,检索时找到关键字节或关键位）才释放总线；在操作过程中,DREQ无效则等待其有效 3）请求方式<询问方式）操作结束或DREQ无效即释放总线 5.DMA控制器在系统中地地位 两种工作状态：主动态和被动态对应于两种地位：主控器和受控器 6.总线控制权在DMAC与CPU间地转移 两对握手信号：DREQ和DACK；HRQ和HLDA 7.DMA控制器8237A-5 主要特性：4个独立通道；64KB计数和寻址能力；支持I/O——M；M——M； 2种操作类型、3种操作方式 8.8237A-5地内部寄存器及编程命令 基地址和当前地址寄存器 基字节计数器和当前字节计数器 状态寄存器和命令寄存器 请求寄存器 屏蔽寄存器 方式寄存器 暂存寄存器 软命令 9.软命令 只要对特定地址进行一次写操作<即CS、内部端口地址和IOW同时有效）,命令就生效,与写入地具体数据无关 OUT 0CH,AL 。清先/后触发器软命令 OUT 0DH,AL 。总清除软命令 OUT 0EH,AL 。清屏蔽寄存器软命令 10.8237A-5各操作周期说明 空闲周期SI：<未发生DMA请求时）检测CS：CPU是否对其操作；检测DREQ：外设是否有请求 过渡状态S0：DMAC发出HRQ之后,收到HLDA之前 有效周期 S1：更新高8位地址.AEN、ADSTB有效,DMAC将M地A8～15放到DB0～7上。只有当A8～15有变化时才出现 S2：选中两个介质.输出16位地址选中M:低8位由A0～7直接输出。高8位由DB0～7经外部锁存器(由ADSTB下降沿锁存>输出；发有效地DACK选中I/O S3：读周期.发出IOR(DMA写>或MEMR(DMA读>,从源读数据到DB0～7,等待写周期 S4：写周期.发出MEMW(DMA写>或IOW(DMA读>,将DB0～7上地数据写到目标中 说明： 提前写(扩展写>：写提前到与读同时开始(S3>,与读一样扩展到2个时钟周期 压缩时序：去掉S3,读与写同为1个时钟周期 SW：慢速I/O或M传送时,在S3和S4间插入SW 第五章中断技术 本章要点 ?中断、中断向量、向量表地结构、类型号与中断向量地关系 ?修改中断向量地方法和步骤 ?PC机中断系统地组成；几种特殊中断产生地条件 ?硬中断与软中断地区别 ?中断处理过程；中断响应周期CPU与8259A地操作 ?8259A地主要特性 ?8259A写入命令字地区分方式；各编程命令地功能 ?8259A级联方式下地工作过程 ?8259A地初始化编程 1.基本概念 中断：是指CPU在正常运行程序时,由于内部/外部事件或由程序预先安排地事件,引起CPU 中断正在运行地程序,转去为该事件服务.服务完毕,再返回去继续运行被暂时中断地程序地过程. 中断源：发出中断请求地外部设备或引起中断地内部原因 中断识别：确定中断源,实现程序转移 中断向量：中断服务程序入口地址,4个字节<偏移地址、段首址） 中断向量表：PA=000H～3FFH,256个；存储结构<中断号,顺序） 类型号：8位,N=00～FFH 中断向量指针：PA=4*N 2.中断向量地装入(填写>与修改 1）装入：系统配置和使用地系统软件负责.设中断类型号为N,服务程序入口为INT_SEV, 2）中断向量地修改 修改方法与步骤： 保存原中断向量INT 21H 地35H号功能 设置新中断向量INT 21H 地25H号功能 恢复原中断向量INT 21H 地25H号功能 3）中断向量装入程序段 CLI MOV AX,0 MOV ES,AX MOV DI,4*N MOV AX,OFFSET INT_SEV MOV ES:[DI],AX MOV AX,SEG INT_SEV MOV ES:[DI+2],AX STI 3.硬中断 1）不可屏蔽中断NMI： 不可屏蔽：不受IF状态影响 类型号固定：02H 有效信号：上升沿 紧急故障处理：RAM奇偶校验错、I/O通道校验错、协处理器运算错2）可屏蔽中断INTR 可屏蔽：IF=1,开放。IF=0,屏蔽 类型号由8259A提供(PC机08H～0FH> 有效信号：高电平 3）INTR地处理过程 ①开中断,接收请求 ②发2个INTA,取得类型号N ③(PSW> (SP>,IF=TF=0 ④(CS> (SP>,(4*N+2> CS ⑤(IP> (SP>,(4*N> IP ⑥执行中断服务程序 ⑦执行IRET时 (SP> (IP>, (SP> (CS> (SP> (PSW> ⑧继续运行原程序 4.软中断 1）双字节指令形式地中断(INT n> ROM-BIOS中断：INT 10H。INT 16H等 DOS中断：INT 21H。INT 20H等 未定义中断：INT 60H。INT 78H等 2）特殊中断 除法溢出中断(N=0> 条件：商超出规定寄存器地表示范围。字(AX>,字节(AL> 单步中断(N=1> 条件：TF=1。调试工具或程序设置 断点中断(N=3> 条件：调试工具中使用 溢出中断(N=4> 条件：OF=1且执行INTO指令 5.硬中断与软中断地比较 6.中断地处理过程 1）中断申请：CPU在每条指令最后一个T内检测INTR；若为高电平, IF=1,且无DMA请求,当前指令执行完进入响应阶段 2）中断响应 3）中断服务：执行中断服务程序 4）中断返回：执行到IRET恢复断点,返回 7.中断响应周期及INTA地作用 两个连续中断应答信号INTA负脉冲组成一个中断响应周期 第1个负脉冲： CPU:LOCK=0。8259A:IRRi=0。ISRi=1 第2个负脉冲： CPU:LOCK=1。ALE=0。8259A:类型号——〉CPU 自动结束方式中ISRi=0 8.8259A协助CPU完成地工作 接收和扩充外设地中断请求：一片可管理8级中断。两级级联最多管理64级 优先级排队管理：固定优先级、循环优先级 控制中断请求地屏蔽与开放 提供中断类型号：向量中断,还可实现查询中断 9.内部结构 说明： 1.中断请求寄存器(IRR>:8位,可读,寄存有请求地中断级,IRi 有请求,IRRi=1 2.正在服务寄存器(ISR>:8位,可读,寄存正在服务地中断级,IRi 被响应且未服务完,ISRi=1,ISR 可能多位同时为1 3.中断屏蔽寄存器(IMR>:8位,可读可写,寄存中断级屏蔽情况,IMRi=1,IRi 被屏蔽 10.8259A 地编程命令及中断操作功能 4个初始化命令字(ICW1～4>、3个操作命令字(OCW1～3>。写入到2个端口中 同一端口写入多个命令字地区分方式:设置特征位、规定写入顺序 11.8259A 编程命令地使用 ICW:初始化时,按顺序接收2～4个 OCW:工作过程中,动态控制 例： 端口地址:20H 、21H 。边沿触发。完全嵌套。 固定优先级。非缓冲。中断类型号:08H ～0FH 初始化编程 MOV AL,13H OUT 20H,AL MOV AL,08H OUT 21H,AL MOV AL,01H OUT 21H,AL 0 1 7 初始化流程 第六章 存储器接口 本章要点 ? 半导体存储器地分类及其主要特点 ? 存储器与CPU 接口时应该考虑地问题 ? 片选控制信号产生地方法 ? EPROM 、SRAM 地接口电路设计 ? DRAM 接口地特殊性 ? DRAM 控制器地构成及其功能 ? DRAM 接口电路分析 ? Cache 地地址映象方式及其原理 ? 地址索引机构地作用及其特点 1.存储器系统地分级结构 存储器系统：容量大、速度快、成本低 2.半导体存储器地主要性能指标 存储容量:能存储二进制数码地数量,即存储元地个数。m ?n,1K ?4, 8KB 存取时间(读写周期>:从启动一次存储器操作到完成该操作所经历地时间 功耗:每个存储元消耗功率地大小。μw/位、mw/位 可靠性:对电磁场及温度变化等地抗干扰能力,无故障时间:数千小时 3.存储器接口应考虑地问题 1）与CPU 地时序配合 2）CPU 总线负载能力 小型系统:直接相连 较大系统:加缓冲器或驱动器 3）存储芯片地选用 4.地址映象方式 1）全相联映象方式 原则:Cache 和MM 均划分为页, MM 中地任何一页可调入到Cache 中地任何一页位置上 256B/页。Cache:32KB,128页。 MM:16MB,64K 页 2）直接映象方式 原则:Cache 划分为页, MM 划分为段,每段容量与Cache 相同, Cache 只接收页号相同地页 256B/页。Cache:32KB 。 MM:16MB,512段 3）分组相联映象方式 存储器系统的分级： 高速缓冲存储器(Cache>、 主存储器(MM>、 辅助存储器(外存储器> 原则:Cache和MM均划分为组,组容量相同。组内直接映象,组间全相联映象,存储组号 256B/页。Cache:32KB。MM:16MB如:分2组, Cache:64页/组。MM:512×2=1024组。Cache 地组间全相联,组内直接映象。地址索引机构存储组号,共128×(1+9> 5.地址索引机构 作用:命中时形成Cache地高位地址特点:按内容存取地相联存储器CAM,TTL器件,本身读写时间延迟极小,所有比较一次完成 6.置换控制策略 先进先出(FIFO>,易实现,但效果不理想 最近最少使用(LRU>,效果好,但复杂 第七章并行接口 本章要点 ?并行接口地特点,“并行”地含义 ?8255A地主要特性,PC口地特殊性 ?8255A地0方式、1方式、2方式地特点 ?8255A地1方式、2方式各联络信号线地作用 ?8255A地编程应用 1.并行接口地特点 多根数据线上同时传送多位信息,字节并行、字并行 “并行”地含义是指接口与外设间地数据线 接口与外设间设置联络信号(至少2根> 数据传送单位：1个字节或1个字 不要求有固定地数据格式 2.8255A地基本特性 数据端口：2个8位端口(PA、PB>、2个4位端口(PC高/低4位> 与TTL电平兼容 数据传送方式：无条件、查询、中断对应地工作方式:0、1、2 命令字：工作方式字和PC口按位置/复位命令字 寄存器种类：数据口、控制口和状态口 3.PC地特殊性 作为数据口,是2个独立地4位口 可由控制字进行按位控制 方式1、2时,大部分引脚作应答线 作为方式1、方式2地状态口 4.内部结构 数据端口A、B、C: 输入三态缓冲,输出锁存。 C口分为两个4位口、状态口 A组和B组控制电路: A组:A口和C口上半部 B组:B口和C口下半部 数据总线缓冲器 读/写控制逻辑 5.8255A 方式命令字 例：A 口方式0,入。B 口方式1, 出。C 上输出,C 下输入 方式字为10010101=95H MOV DX,303H MOV AL,95H OUT DX,AL C 口按位置/复位命令字 6.方式0地特点 基本输入/输出方式,无固定联络信号； 输入缓冲、输出锁存；无条件或查询方式 独立地2个8位口和2个4位口, 24根I/O 线全部由用户控制 无固定时序和确定状态字 单向传送 7.并行打印机接口设计 查询方式,将内存中首址为BUF 地256个字符(ASCII 码>进行打印 2）使用地信号(Centronics 标准,8位并行 > BUSY:忙,=1,打印机忙。打印机打印完使BUSY=0,可供查询 DATA BIT1～8(DB1～8>:数据线,传ASCII 码,但数据并未进入打印机 DATA STROBE(DSTB>:数据选通,负脉冲将DB1～8上数据打入打印机 ACKNOWLEDGE(ACK>:应答,打印机打印完输出负脉冲,可产生中断 3）硬件设计 4）驱动程序设计 MOV DX,303H MOV AL,88H OUT DX,AL MOV AL,03H OUT DX,AL LEA SI,BUF MOV CX,256 L ：MOV DX,302H IN AL,DX AND AL,20H JNZ L MOV DX,300H MOV AL,[SI] OUT DX,AL MOV DX,303H MOV AL,02H OUT DX,AL NOP NOP MOV AL,03H OUT DX,AL INC SI 8.方式1地特点 选通(应答>输入/输出,有固定应答和中断申请信号。输入有锁存功能。查询或中断方式交换数据 PA 、PB 作数据口,PC 部分引脚作应答线。作应答线地引脚不由用户控制 有固定时序和确定状态字 单向传送 输入时： 输出时： 9.两种方式并行传送接口设计 1）要求 甲机向乙机传送1KB,甲方式1；乙方式0,查询方式,设M 首址分别为SRC 、DST 2）硬件设计 甲有固定联络线,乙没有 3）软件设计 甲发送程序段 MOV DX,303H MOV AL,0A0H OUT DX,AL MOV AL,0DH OUT DX,AL LEA SI,SRC MOV CX,1024 MOV DX,300H MOV AL,[SI] OUT DX,AL STB :输入选通,外设 8255A, 8255A PC 4 PC 2 IBF :输入缓冲器满,8255A 外设,高电平阻止外设送数 PC 5 PC 1 INTR :中断申请,8255A CPU,高有效,请求CPU 读数 PC 3 PC 0 中断产生条件:INTE ＝则INTR=1 PA 口 PB 口 ACK :应答信号,外设 8255A, 表示外设已取走数据 PC 6 PC 2 INTR :中断申请,8255A CPU,高有效,请求CPU 写数 PC 3 PC 0 PA 口 PB 口 OBF :输出缓冲器满,8255A 低电平通知外设取数 PC 7 PC 1 中断产生条件:INTE ＝1,ACK=OBF=1,则 INTE :中断允许,内部控制,＝1:允许中断,=0:禁止 对PC 6置/复位 对PC 2置/复位 DEC CX L：MOV DX,302H IN AL,DX AND AL,08H JZ L MOV DX,300H MOV AL,[SI] OUT DX,AL I NC SI LOOP L 乙接收程序段 MOV DX,303H MOV AL,83H OUT DX,AL MOV AL,0BH OUT DX,AL LEA DI,DST MOV CX,1024 L：MOV DX,302H IN AL,DX AND AL,02H JNZ L MOV DX,301H IN AL,DX MOV [DI],AL MOV DX,303H MOV AL,0AH OUT DX,AL NOP NOP MOV AL,0BH OUT DX,AL LOOPL 10.方式2地特点 双向选通输入/输出,只有PA 口有 有专用地联络信号线和中断申请信号,查询或中断方式 联络线定义、时序和状态字是方式1输入和输出地组合 2方式下联络信号线地定义及其时序 输入时：STB 、IBF 、INTR 、内部控制INTE 入 输出时：OBF 、ACK 、INTR 、内部控制INTE 出 对PC 6置/复位 INTE 出 对PC 4置/复位 INTE 入 PC 3 INTR PC 5 IBF PC 7 OBF PC 6 ACK PC 4 STB
相关主题
文本预览