一、 TMS320C54X的结构 1，TMS320有定点、浮点和多处理器三种数字信号处理器，其中定点处理器有：C1X,C2X，C2XX,C5X,C55X ，C54X,C54XX;浮点处理器有：C3X,C4X,C67X；多处理器只有：C8X。 2，TMS320C54X内部硬件结构图 3,TMS320C54X是16位定点处理器，采用改进的哈佛结构，降低了功耗，提高了并行性。具有四组地址总线（PAB， CAB，DAB，EAB）、一组程序总线（PB）和三组数据总线（CB，DB，EB）： A.程序和数据空间分开，提高并行性，一个周期里可完成两个读和一个写操作； B. 数据可以在程序和数据空间这间进行传送；
C. 程序总线（PB）传送从程序存储器来的指令代码和立即数； 三组数据总线连接各种元器件，CB和DB总线传送从数据存储器读出的操作数 ，EB总线传送写入到存储中的数据； D. PB总线能把存储在程序空间的数据操作数（如系数表）传到乘法器的和加法器中进行乘/累加运算；或者 在数据移动指令（MVPD和READA）中传送到数据空间。这种能力加上双操作数读的特性，支持单周期 三操作数指令的执行，如FIRS指令。 4，各部件简介: A. 中央处理单元 一个40位的算术逻辑单元（ALU）外加两个独立的40位累加器（ACC A和ACC B）和一个40位桶形移位器； 一个17×17位并行乘法器连到一专用40位加法器(完成非流水线的单周期的乘/累加操作)； 比较/选择和存储单元（CSSU）（用于Viterbi操作的加/比较选择）； 指数编码器（在单周期内计算一个40位累加器值的指数）； 两个地址产生器，包括八个辅助寄存器和两个辅助寄存器算术单元； 各种CPU寄存器（CPU寄存器是存储器映射的，能快速恢复和保存）。 B. 算术逻辑单元（ALU） 用40位的算术逻辑单元（ALU）和两个40位的累加器（ACC A和ACC B）来完成二进制补码的算术运算。ALU也能完成布尔运算。ALU的输入来自: 16位的立即数; 从数据存储器来的16位字; 暂存器T中的16位值; 数据存储器的两个16位字; 数据存储器的一个32位字; 其中一个累加器的40位字。 C. 累加器(Accumulators) 如下图,累加器A和累加器B存放从ALU或乘法器/加法器模块输出的数据。它们也为ALU提供第二输入； 累加器A也可输入到乘法器/加法器。每个累加器被分成三部分： 保护位（位39-32） 高位字（位31-16） 低位字（位15-0） 累加器A/B： AG /BG (39-32) AH/BH (31-16) AL/BL (15-0) AG/BG，AH/BH，AL/BL都是存储器映射寄存器。保护位用来为计算的前部留空，防止在迭代运算（如自相关）中产生的溢出。为了在数据空间存储高位和低位累加器字，以及在数据空间写或读32 位累加器字，有特定的指令用于存储保护位。同时每个累加器可用作暂存器使用。 E. 桶形移位器 C54X桶形移位器有一个40位的输入连到累加器或数据空间（用CB或DB）和一个40位的输出连到累加器或数据空间（用EB）。桶形移位器可以对输入数据进行0至31位的左移和0至16位的右移操 作。移位的位数定义在指令的移位计数域，状态寄存器ST1和移位计数域（ASM），或暂存器T（ 当它被用作移位计数寄存器时）。
填空： ●OVL Y=（0），片内RAM仅配置到到数据存储空间。 ●DROM=（1），片内ROM配置程序和数据存储空间。 ●ST1的CPL=（1）表示选用对战指针SP的直接寻址方式。 ●ST1的C16=（1）表示ALU工作在双精度算术运算式。 ●软件中断是由（INTR）（TRAD）（RESET）产生的。 ●时钟发生器包括一个（内部振荡电路）和一个（锁相环电路）。 ●状态寄存器ST1中CPL=0表示（使用DP），CPL=1表示（使用SP） ●累加器寻址的两条指令分别是（READA Smem）（WRITA Smem） ●链接器对段的处理主要通过（MEMORY）和（SECTIONS）两个命令完成。 ●所有的TMS320C54x芯片内部都包含（程序）存储器和（数据）存储器。 ●所有的COFF目标文件都包含以下三种形式的段：（.text文本段.data数据段.bss保留空间段）。 ●TMS320C54x有8组16位总线（1组程序总线，3组数据总线，4组地址总线）。 ●TMS320C54x DSP具有两个（40）位累加器。累加器A的（AG或32~39）位是保护位。 ●对于32位数寻址时，如果寻址的第一个字处在偶地址，那么第二个就处在（下一个高）地址；如果寻址的第一个字处在奇地址，那么第二个就处在（前一个低）地址。 ●●●●●● ●DSP芯片特点：有（改进的哈佛结构）、（低功耗设计）和（高度并行性）（多处理单元）（特殊DSP指令）等特点。 ●DSP片内寄存器在C语言中一般采用（指针）方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在（头文件）。 ●TMS320C54x有3个16位寄存器作为状态和控制寄存器（ST0）（ST1）（PMST）。 ●TMS320C54x的三类串行口：（标准同步串行口）（缓冲串行口）（时分多路串行口）。 ●TMS320C54x的工作方式状态寄存器PMST提供了三个控制位，包括（MP/非MC)、(OVL Y)、(DROM）。 ●MEMORY的作用（是用于描述系统实际的硬件资源，用来定义用户设计的系统中所包含的各种形式的存储器，以及他们占据的地址范围）。 ●SECTIONS的作用（是用于描述段如何定位到家当的硬件资源上。将输出段定位到所定义
一、填空题 1.TI公司的定点DSP产品主要有TMS320C2000 系列、TMS320C5000系列和 TMS320C6000 系列。 2.’C54x DSP中传送执行指令所需的地址需要用到 PAB 、CAB、DAB和 EAB 4条地址总线。 3.DSP的内部存储器类型可分为随机存取存储器（RAM）和只读存储器（ROM）。 其中RAM又可以分为两种类型：单寻址RAM（SARAM）和双寻址RAM（DARAM）。4.’C54x DSP的内部总存储空间为192K字，分成3个可选择的存储空间：64K 字的程序存储空间、64K字的数据存储空间和64K字的 I/O空间。 5.从功能结构上，’C54X DSP的CPU可以划分成运算部件和控制部件两大 部分。 6.’C54x DSP的寻址方式有七种，分别为立即寻址、绝对寻址、累加器寻址、 直接寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。 7.在’C54x DSP寻址和指令系统中，Xmem和Ymem表示 16位双寻址操作数， Dmad为16位立即数，表示数据存储器地址，Pmad为16位立即数，表示程序存储器地址。 8.程序计数器的值可以通过复位操作、顺序执行指令、分支转移， 累加器转移，块重复，子程序调用，从累加器调用子程序，中断等操作改变。9.’C54x DSP芯片采用了6级流水线的工作方式，即一条指令分为预取指、 取指、译码、寻址、读数和执行6个阶段。 10.解决MMR写操作的流水线冲突时，一般可用采用推荐指令和插入空操作
指令的方法。 11.’C54x DSP定时器由3个16位存储器映射寄存器组成：定时器寄存器（TIM）、 定时器周期寄存器（PRD）和定时器控制寄存器（TCR）。 12.主机接口（HPI，Host Port Interface）是TMS320C54x 系列定点芯片内 部具有的一种接口部件，主要用于DSP与其他总线或CPU进行通信。 13.’C54x DSP的指令系统有助记符指令和代数指令两种形式。 14.COFF目标文件中.text段通常包含可执行代码，.data段通常包含己初 始化的数据，.bss段中通常为未初始化的数据保留空间。 15.DSP芯片的开发工具可以分为代码生成工具和代码调试工具两类。16在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到C55x的寄存器中。在函数“long func(int *p1, int i2, int i3, int i4)”中，*p1传递到 AR0 寄存器，i2传递到 T0 寄存器，i4传递到AR1 寄存器，返回值由 AC0 寄存器传递。 17、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式， “mov #0x3，DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使用的寻址方式是绝对寻址模式。 18、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f， AC0”，执行之后，AC0的值是 0000000078 。 19、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器 如何将输入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。
指令系统 TMS320C54x指令系统共有指令130条，由于操作数的寻址方式不同，派生至205条。按指令的功能，可以将C54x指令系统分成4类：算术运算指令、逻辑运算指令、程序控制指令、加载和存储指令。下面分别对各类指令进行介绍。 Ⅰ、算术运算指令 算术运算指令分为加法指令（ADD），减法指令（SUB），乘法指令（MPY），乘加指令（MAC），乘减指令（MAS），双数/双精度指令（DADD，DSUB）和特殊操作指令（ABDST，SQDST）。 1．加法指令 加法指令共有13条，如表1.1.1所示。 表1.1.1 加法指令 整数分有符号数和无符号数两种格式，表示有符号数时，其最高位表示符号，最高位为0表示其为正数，1表示为负数；无符号数其最高位仍做为数值位计算。例如，有符号数能够表示的最大的正数为07FFFh，等于32767，而0FFFFH表示最大的负数–1；无符号数不能表示负数，它能够表示的最大的数为0FFFFh，等于十进制数的65535。 小数符号和上面整数的表示一样，但必须注意如何安排小数点的位置。 1
2．减法指令 减法指令共有13条，见表1.1.2所示。 表1.1.2 减法指令 3．乘法指令 乘法指令共有10条，见表1.1.3。 表1.1.3乘法指令 2
4．乘加和乘减指令 乘加和乘减指令共有22条，见表1.1.4所示。 表1.1.4 乘加和乘减指令 3
5．双操作数指令 双操作数指令共有6条，见表1.1.5所示。 表1.1.5双操作数指令 4
6．特殊应用指令 特殊应用指令共有15条，见表1.1.6所示。 表1.1.6 特殊应用指令 5
一、定点数的运算 在定点 DSP 芯片中,采用定点数进行数值运算,其操作数一般采用整数来表示。一个整数的最大表示范围取决于 DSP 芯片所给定的字长,一般为 16位或 24位。显然,字长越长,所能表示的数的范围越大, 精度也越高。在字长固定的前提下, 所需要达到的精度越高, 那么所能表示的浮点数的范围就会越小。 DSP 芯片的数以 2的补码形式表示。每个 16位数用一个符号位来表示数的正负, 0表示数值为正, l 则表示数值为负。其余 15位表示数值的大小。如: 二进制数 0010000000000011b=8195 二进制数 1111111111111100b= -4 为了使得无论是无符号数还是符号数, 都可以使用同样的加法减法规则, 符号数中的负数用正数的补码表示。 对 DSP 芯片而言,参与数值运算的数就是 16位的整数。但在许多情况下,数学运算过程 中的数不一定都是整数。
那么, DSP 芯片是如何处理小数的呢?这其中的关键就是数的定标, 由程序员来确定一个数的小数点处于 16位中的哪一位。 通过设定小数点在 16位数中的不同位置, 就可以表示不同大小和不同精度的小数了。数的定标有 Q 表示法和 S 表示法两种。 定点数的加减法运算较为简单,只需遵循二进制数加减法运算规则相加减即可。如:两个 8位数具有相同的 Qn 格式,保证隐含的小数点对齐。 下图中两个 8位数相加, 有溢出。溢出是由于字长有限运算结果超出数值的表示范围引起的。 定点数的乘法运算 DSP 处理器都有硬件乘法器和乘法指令,可实现单周期乘法运算,二进制乘法运算包含一系列的移位和加法运算。定点数乘法运算不要求相乘数有相同的 Qn 格式。两个相乘数分别为 Qn 和 Qm 格式,字长为 N ,结果为 Q(n+m格式,字长为 2N 。如: 以下两个相乘数分别为 Q7和 Q6格式, 8位字长。两个定点小数作乘法运算,结果左移一位,保存高位得到运算结果,结果为 Qm (m n m 格式。小数乘小数,整数乘小数都要求对乘积结果左移一位后, 保存高位。整数与整数相乘,须查询标志位确定保存的位数, 结果
TMS320C54X数字信号处理器的内部CPU的各个组成部分 摘要： 本文简单介绍了TMS320C54X数字信号处理器的内部CPU 的各个组成部分,使读者对其有一个初步的了解和认识。 关键词： 总线结构算术逻辑运算单元桶形移位器比较、选择和存储单元 引言 TMS320C54X是TI公司于1996年推出的新一代定点数字信号处理器。它采用先进的修正哈佛结构 ,片内共有8条总线(1条程序存储器总线,3条数据存储器总线和4 条地址总线) 、CPU、在片存储器和在片内围电路等硬件,加上高度专业化的指令系统,使TMS320C54X具有功耗小,高度并行等优点,可以满足电信等众多领域的高时处理的要求。TMS320C54X- DSP 同其他类型的DSP一样,CPU 仍是其核心部分,高度并行和带有专用硬件逻辑是其所用DSP 的主要特点。现简单介绍如下: a. 先进的多总线结构(1条程序总线、3条数据总线和4条地址总线) 。 b. 40位算术逻辑运算单元(ALU) ,包括1个40位桶形移位寄存器和2个独立的40 位累加器。 c. 17×17位并行乘法器,与40位专用加法器相连,用于非流水线式单周期乘法累加(MAC)运算。 d. 比较、选择、存储单元(CSSU) ,用于加法/ 比较选择。 e. 指数编码器,可以在单个周期内计算40 位累加器中数值的指数。 f . 双地址生成器,包括8 个辅助寄存器和2 个辅助寄存器算术运算单元(ARAU) 。 总线结构 TMS320C54X片内有8条16位主总线:4条程序、数据总线和4条地址总线。这些总线的功能如下: a. 程序总线(PB)传送取自程序存储器的指令代码和立即操作数。 b. 3条数据总线(CB、DB和EB)将内部个单元(如CPU、数据地址生成电路、程序地址生成电路、在片外围电路以及数据存储器)连接在一起。CB和DB传送读自数据存储器的操作数。EB传送写到存储器的数据。 c. 4个地址总线(PAB、CAB、DAB 和EAB)传送执行指令所需的地址由于其总线结构采用了增强型哈佛结构,分为程序、数据和地址三种总线方式,使得TMS320C54X 的CPU 有高速和并行执行指令的能力,大大提高了其运算速度和效率。 算术逻辑运算单元 40位ALU具有很强大的算术逻辑运算功能,有两个输入端口(X、Y输入端) 和一个输出端口。其中ALU 的X输入端的数据为以下两个数据中的任何一个,即: a. 移位寄存器的输出。 b. 来自数据总线DB 的数据存储器操作数。加到ALU 的Y输入端的数据,是以下4 个数据中的任何一个,即: a. 累加器A 中的数据。