防火墙硬件ASIC、NP、X86、RISC、DSP 、ARM技术介绍
ASIC(Application Specific Integrated Circuit)是专用集成电路。
目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。
FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。
NP（network process）网络处理器，是专门为处理数据包而设计的可编程处理器，能够直接完成网络数据处理的一般性任务。硬件体系结构大多采用高速的接口技术和总线规范，具有较高的I/O能力，包处理能力得到了很大提升。网络处理器一般具有以下特点：
● 并行处理器: 采用多内核并行处理器结构。片内处理器按任务大致分为核心处理器和转发引擎。
● 专用硬件协处理器: 对要求高速处理的通用功能模块采用专用硬件实现以提高系统性能。
● 专用指令集: 转发引擎通常采用专用的精简指令集，并针对网络协议处理特点优化。
● 分级存储器组织: ＮＰ存储器一般包含多种不同性能的存储结构，对数据进行分类存储以适应不同的应用目的。
● 高速Ｉ／Ｏ接口: NP具有丰富的高速Ｉ／Ｏ接口，包括物理链路接口、交换接口、存储器接口、ＰＣＩ总线接口等。通过内部高速总线连接在一起，提供很强的硬件并行处理能力。
● 可扩展性: 多个ＮＰ之间还可以互连，构成网络处理器簇，以支持更为大型高速的网络处理。
从网络处理器以上特点可以看出，与通用处理器相比，网络处理器在网络分组数据处理上具有明显的优势。
x86是一个intel通用计算机系列的标准编号缩写,也标识一套通用的计算机指令集合,X 与处理器没有任何关系，它是一个对所有*86系统的简单的通配符定义，例如：i386, 586,奔腾(pentium)。由于早期intel的CPU编号都是如8086,80286来编号,由于这整个系列的CPU 都是指令兼容的,所以都用X86来标识所使用的指令集合如今的奔腾,P2,P4,赛扬系列都是支持X86指令系统的,所以都属于X86家族；
X86指令集是美国Intel公司为其第一块16位CPU(i8086)专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU--i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加的X87芯片系列数学协处理器则另外使用X87指令，以后就将X86指令集和X87指令集统称为X86指令集。虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium 4(以下简为P4)系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。
RISC（reduced instruction set computer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。
RISC主要特点：
RISC微处理器不仅精简了指令系统，采用超标量和超流水线结构；它们的指令数目只有几十条，却大大增强了并行处理能力。如：1987年Sun Microsystem公司推出的SPARC芯片就是一种超标量结构的RISC处理器。而SGI公司推出的MIPS处理器则采用超流水线结构，这些RISC处理器在构建并行精简指令系统多处理机中起着核心的作用。
RISC处理器是当今UNIX领域64位多处理机的主流芯片
性能特点一：由于指令集简化后，流水线以及常用指令均可用硬件执行；
性能特点二：采用大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了处理速度；性能特点三：采用缓存—主机—外存三级存储结构，使取数与存数指令分开执行，使处理器可以完成尽可能多的工作，且不因从存储器存取信息而放慢处理速度。
第2章DSP的硬件结构 DSP的硬件结构： DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。从广义上讲，可以说DSP是一种CPU。但DSP和一般的CPU 又有不同， DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。 Von Neuman结构与Harvard结构： Harvard结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）。 MIPS--Million Instruction Per Second MFLOPS--Million Floating Operation Per Second 流水操作（pipeline）： 独立的硬件乘法器： 在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(kB(n-k一类的运算，大量重复乘法和累加。 通用计算机的乘法用软件实现，用若干个机器周期。 DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。 独立的DMA总线和控制器：
有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，数据的传递和处理可以独立进行，DMA内部总线与系统总线完全分开，避开了总线使用上的瓶颈。在不影响CPU工作的条件下，DMA速度已达800Mbyte/s。 CPU: 通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。 DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加. 移位: 通用微处理器的移位，每调用一次移位指令移动1-bit DSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换. 溢出: 通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差 DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止. 数据地址发生器（DAG）: 在通用CPU中，数据地址的产生和数据的处理都由ALU来完成 在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间. 外设（peripherals）: 时钟发生器（振荡器与PLL） 定时器（Timer） 软件可编程等待状态发生器 通用I/O 同步串口（SSP）与异步串口（ASP）
第一章： 1、数字信号处理的实现方法一般有哪几种？ (1) 在通用的计算机上用软件实现 (2) 在通用计算机系统中加上专用的加速处理机实现 (3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理 (4) 用通用的可编程DSP 芯片实现，可用于复杂的数字信号处理算法 (5) 用专用的DSP 芯片实现 (6) 用基于通用dsp 核的asic 芯片实现 2、简单的叙述一下dsp 芯片的发展概况？ 答：第一阶段，DSP 的雏形阶段（1980 年前后） 代表产品：S2811。主要用途：军事或航空航天部门 第二阶段，DSP 的成熟阶段（1990 年前后） 代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域第三阶段，DSP 的完善阶段（2000 年以后） 代表产品：TI 公司的TMS320C54 主要用途：各行业领域 3、可编程dsp 芯片有哪些特点？ (1)采用哈佛结构:冯.诺依曼结构，哈佛结构，改进型哈佛结构 (2)采用多总线结构 (3)采用流水线技术 (4) 配有专用的硬件乘法-累加器 (5) 具有特殊的dsp 指令 (6) 快速的指令周期
(7) 硬件配置强 (8) 支持多处理器结构 (9) 省电管理和低功耗 4、什么是哈佛结构和冯.诺依曼结构？它们有什么区别？ 哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯.诺依曼结构：该结构采用单存储空间，即程序指令和数据共 用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。区别：哈佛：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 冯：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 5、什么是流水线技术？ 答：每条指令可通过片内多功能单元完成取指、译码、取操作数和执