一．实验计算机的组成 (1)
1.硬件组成： (1)
(1)运算器： (2)
(2)控制器： (2)
(3)存储器： (3)
(4)总线： (3)
(5)输入设备： (4)
(6)输出设备： (4)
（7）TEC-XP教学机串行接口： (4)
（8）扩展： (4)
2.软件组成 (4)
(1)监控程序Monitor： (4)
(2)交叉汇编程序ASEC： (5)
二．实验计算机的工作原理 (5)
三．实验 (5)
实验一.基础汇编语言程序设计 (5)
实验二.脱机运算器实验 (6)
实验三.组合逻辑控制器实验 (6)
实验四.存储器实验 (7)
实验五.微程序控制器实验 (8)
四．部分重要芯片 (9)
Am2910ADC (9)
HN58C65P-25 (11)
74LS377 (12)
74LS139 (13)
HM6116LP-3 (16)
一．实验计算机的组成
本次实验采用的是TEC-XP实验机。TEC-XP机是一台软、硬件相对完整、配置小巧合理的完整计算机系统。机器有运算器、控制器、存储器、输入设备、输出设备等计算机完整要素。TEC-XP的组成可分为硬件组成和软件组成。
1.硬件组成：
实验机的硬件由总线将“运算器、控制器、存储器、输入设备、输出设备”五大设备连接组成。TEC-XP机的基本系统做在了2块印刷电路板上。全部线路芯片均以芯片插座与线路板连接；逻辑线路按功能部件划分在印制板的不同区域；主板上安装有一定数量的开关、按键与指示灯；线路板上布有适当的量测孔，一定数量的跳线夹，用以人为设置机器故障或变
更设计。实验机的机器字长16位, 运算器、主存、数据总线、地址总线都是16位。
系统配置了两个不同实现方案的CPU系统，一个CPU沿袭传统的设计思路，由中小规模的器件组成；另一个CPU用大规模的FPGA器件设计实现。
下面介绍TEC-XP机硬件的关键几大部件：
(1)运算器：
实验计算机的运算器的位数为16位，由4片4位的AM2901芯片级连构成，片间用串行进位方式传递进位信号。除外还有两片Gal20V8，分别构成状态寄存器和移位寄存器，运算器的输出，既可通过地址寄存器AR加到地址总线上，也可以通过三态控制门送到内部数据总线上。ALU实现8种算术与逻辑运算功能。其内部包括16个双端口读出、单端口写入的通用寄存器（16位）, 和一个能自行移位的乘商寄存器。运算器还设置了C（进位）、Z（结果为0）、V（溢出）和S（符号位）四个状态标志位。
运算器内除算术逻辑运算器之外，还包括16个工作寄存器（以R0～R15标记），其中R0～R3，R8～R15为一般工作寄存器，用于存放临时数据或地址，R4用作堆栈指针寄存器SP，R5为程序计数器PC，用于记录下一条待执行指令的地址，R6用作当前指令指针寄存器IP，R7为单步操作专用寄存器。
(2)控制器：
控制器采用微程序和硬布线两种控制方案实现，可由实验者自由选择。控制器的指令系统支持多种基本寻址方式。其中一部分指令已实现，用于设计监控程序和用户的常规汇编程序，尚保留多条指令供实验者自己实现。实验人员可方便地修改已有设计，或加进若干条自己设计与实现的新指令，新老指令同时运行。
控制器的基本功能是将待执行的指令码由主存储器取至指令寄存器，并完成相应指令的执行。控制部件由指令寄存器、地址映射器、微程序定序器、控制存储器、微指令寄存器和指令写入寄存器等组成。控制器的主要部件有：
1.微程序控制存储器：
微程序控制存储器由2片58C65芯片（记作CM1、CM0）和MACH器件内部的一些电路组成。用于存放48位字长微指令构成的微程序。用于存放TEC-XP机48位字长微指令构成的的微程序。48位字长微指令由16位的下地址字段（来自CM1、CM0 ）和32位的微命令字段（来自MACH ）组成。需要注意的是，TEC-XP机微控制存储器的字长是48位，只使用8位地址寻址。
2.微指令寄存器：
微指令寄存器由1片8位的寄存器芯片74 LS374和1片74LS273及MACH（32位）组成。用以存放当前微指令的内容（48位）。微指令寄存器的输出直接用于驱动相应的硬件电路。
3.微程序定序器：
微程序定序器AM2910芯片是控制器的核心，其功能是依据机器的运行状态与当前微指令的有关内容等，正确形成下一条微指令的地址，以保证微程序按要求，自动地逐条衔接执行。
4.程序计数器PC和当前指令地址寄存器IP、指令寄存器IR：
控制器还包括一个程序计数器PC和当前指令地址寄存器IP，在TEC-XP机中它们是用运算器中通用寄存器组里的R5、R6代替的，只需通过运算器中的A地址和B地址端口予以正确指定即可。指令寄存器IR：用于存放当前正执行的指令内容，它是由主存储器取出经外部数据线DB和内部数据线IB传送来的机器指令码（16位）。
存储器的容量为10KW，由RAM和ROM构成。
ROM的容量为8KW，由4片58C65(28C64）芯片组成，用于存放系统监控程序。地址0-1FFFFH之间。
RAM的容量为2KW，由2片6116芯片组成，用于存放用户程序和数据。地址2000H-3FFFH 之间。
ROM、RAM均可以进行8位或16位操作。存储器还还配置了另外2片存储器芯片的器件插座，可以方便地完成对16位字长的内存储器的容量扩展实验。
对ROM存储区可以选用紫外线擦除（27系列）或电擦除（28系列）的存储器芯片实现。
(4)总线：
总线由16位地址线和16位数据线及其它控制信号、状态信号构成。
地址总线：其输入信号均由地址寄存器发出，地址寄存器只能接收来自运算器的运算结果信号。地址总线的输出可送往：
①主存储器；
②各外设的I/O接口，如串行接口、并行接口等；
③微程序控制存储器，供用户通过LDMC指令向微程序控制存储器装入用户自己设计的微指令。
①供驱动点燃发光二极管器件，以便于用户随时查看地址总线的当前内容。
数据总线：数据总线分为内部数据总线IB（在CPU一方）与外部数据总线DB（在主存与外设接口一方），它们之间通过2片8位的双向三态驱动器74LS245连接。三态门上有两个控制信号，/MIO用于片选，当其为低电平时，三态门处于工作状态，否则，使内部数据总线IB与外部数据总线DB在逻辑上断开；/WE用于决定数据的传送方向，为低电平时，数据从内部总线传向外部总线，为高电平时，数据则从外部传向内部总线。
内部数据总线IB的输入信号来源：
①16个钮子开关：用于手拨方式输入数据或地址，通过信号控制两片74LS244（SWD1和SWD2）实现。
②运算器的16位输出：通过信号YTOIB控制两片74LS244（RES1和RES2）实现（逻辑图一上方）。
③外部数据总线传送来的数据：通过MIO和WE控制两片74LS245（DIO1和DIO2）实现（逻辑图一右方）。
④处理机状态字（C、Z，V，S）4个标志位，通过信号FTOIB控制1片74LS244（STRD）实现逻辑图一上左方）。
⑤指令寄存器的低位字节（I/O端口地址或相对寻址的位移量），通过信号控制两片74LS244（IRD1和IRD2）实现（逻辑图一中间）。
所有这些输入都是通过三态门实现控制的。
内部数据总线IB的信号可送到如下部件：
①运算器2901的16位D输入端。
②外部数据总线DB。
③指令寄存器IR15-0，通过控制。
TEC-XP机安装有约26个扭子开关，3个按钮微动开关。完成程序、数据的二进制输入及功能选择。
(6)输出设备：
输出设备由16个发光二极管组成。每个发光管都用八选一（由S2、S1、S0选择）的74LS151器件驱动，可选择显示有关内容。当输入信号为“1”时灯亮，为“0”时灯灭。
（7）TEC-XP教学机串行接口：
TEC-XP教学机配置了两路串行接口COM1口和COM2口。这两个串口各自使用1片串行接口芯片Intel 8251，共用1片实现电平转换的MAX202芯片，各自通过一个D型9芯的接插头与终端或PC机的串口相连。
COM1口是系统默认的串行口。通过COM1口可实现实验机与PC机仿真终端直接通讯。COM2口是留给用户扩展串行接口实验时使用的。
（8）扩展：
实验机主板上预留了一个40芯的器件插座, 并给出了扩展操作可能用到的地址、数据及控制信号的连接插孔。同时还提供了完成中断教学实验所需要的全部支持。
2.软件组成
TEC-XP机的指令系统由基本指令和扩展指令组成，其中53条指令已经采用微程序实现，存放在2片8位的控存ROM中，TEC-XP机的监控程序就由这些基本指令编写，尚留部分扩展指令供实验者自己实现。所有微程序固化在TEC-XP机中控制存储器中。控存字长48位，由6片74LS6116芯片RAM组成，TEC-XP机指令的执行是通过运行存放在控存中其对应的微程序实现的。下面介绍TEC-XP机硬件的关键几大部件：
(1)监控程序Monitor：
监控程序共2048个字，固化在主存0000H—0A2FH共2K字的主存ROM中。新增加部分被固化在主存0A30H—1FFFH共2K字的主存ROM中。它完成的功能有：
①控制微机终端（键盘、显示器）与TEC-2机连接运行；
②接收并执行TEC-XP机操作命令；
③接收并汇编TEC-XP机的单条汇编命令；
④提供TEC-XP机汇编语言的可用子程序。
(2)交叉汇编程序ASEC：
交叉汇编程序ASEC存放在微机上，并且运行在PC机上。ASEC程序用IBM/PC机的指令系统专门为TEC-XP机设计，它是一个符号汇编程序，能对用TEC-XP所定义的53条指令编写的TEC-XP机源汇编程序进行汇编，得到一个在TEC-XP机上的可执行程序。交叉汇编程序ASEC具体实现方法是：
在微机PC机上用编辑软件EDIT录入TEC-XP机汇编源程序到PC机磁盘上，然后用交叉汇编程序ASEC对此源程序进行汇编翻译成在TEC-XP机上可运行的二进制可执行程序程序，通过串口V70将微机与TEC-XP机连接，在PC机上运行“TEC-XP机与PC机通讯程序PCEC”，将此可执行程序传入TEC-XP机内存中，从而实现，在PC机上录入，在TEC-XP 机上执行，以方便用户的实验操作。
1.TEC-XP机与IBM-PC机通讯程序PCEC16：
PCEC16通讯程序用PC机汇编语言编写，由两部分组成，一部分在TEC-XP机监控程序中，另一部分在PC机磁盘上。PCEC16程序的功能有：
2.实现PC机与TEC-XP机间文件传输；即可以把PC机上程序、数据通过PCEC传入TEC-XP 机，还可以将TEC-XP机上程序、数据传到PC机进行显示处理。
3.将PC机作为TEC-XP机终端完成程序、数据的输入及显示。
二．实验计算机的工作原理
三．实验
实验一.基础汇编语言程序设计
1、实验内容：
（1）学习联机使用TEC-XP教学实验系统和仿真终端软件PCEC；
（2）使用监控程序R命令显示/修改寄存器的内容、D命令显示存储器内容、E命令修改存储器内容；
（3）使用A命令写一小段汇编程序，U命令反汇编刚输入的程序，用G命令连续运行该程序，用T、P命令单步运行并观察程序单步执行情况；
2、实验完成情况;
这次试验的内容是基础汇编语言的设计，在这次实验中第一步需要做的就是建立TEC-XP 联机。联机的步骤是：首先打开TEC-XP电源，然后运行PC机上的仿真终端软件PCEC。接着设置PC机的串口，然后按一下TEC-XP上的“RESET”按键，再按一下“START”按键。这样就成功的建立了连接。联机成功后，就可以在PC机上编写汇编程序。编写汇编程序，我主要练习了使用监控程序R命令显示/修改寄存器的内容，使用D命令显示存储器内容，使用E命令修改存储器内容，使用A命令写一小段汇编程序，使用U命令反汇编刚输入的程序，使用G命令连续运行该程序，使用T、P命令单步运行程序。
3、实验体会：
在这次实验中，我明显的感觉到了汇编作为底层语言的作用。所有的汇编程序的编写都和计
算机的寄存器，地址等密切相关。比如在使用R命令查看寄存器内容，使用D命令显示存储器内容，使用A命令编写一段汇编程序源的过程中，我能清楚的知道寄存器，存储器当前的状态，而且能够修改当前的值，也能通过E命令修改存储器一段地址的内容。所以说编写汇编语言对了解计算机各硬件之间如何协同工作的作用是极大的。
实验二.脱机运算器实验
1、实验内容：
（1）理解脱机实验的意义，即让运算器从教学计算机整机中脱离出来，通过两个12位的微型开关完成对运算器的全部控制和操作。；
（2）学习24位微型开关具体的控制功能、操作和16位数据拨动开关的操作；
（3）使用24位控制信号的微动开关和16位的数据拨动开关实现脱机下的运算器的操作。
2、实验完成情况;
这次实验的内容是脱机运算器实验，目的就是为了更清楚的掌握如何控制运算器工作。做实验之前，我详细的阅读了实习指导书，了解24位控制信号是如何控制以及控制的作用是什么。其次，还了解了16位数据波动开关。做实验时，首先要对实验计算机进行初始化，初始化的方式就是将左下方的5个波动开关置为1XX00，意思是该操作为单步，16位，脱机。接着先按“RESET”键，再按“START”就完成了初始化操作。接下来将D1置为0101H，D2置为1010H，通过12位的微型控制开关向运算器提供16位数据，按照表格的要求做实验并根据指示灯的情况填表。
3、实验体会：
平时用计算机时，计算机机本身就完成了发指令，送数的操作，因而对于运算器的控制机理只能停留在理论上。在这次实验中，通过自己亲手对开关的操作，我直观的感受到了向运算器发指令，送数的操作。除此之外，我还学到了配合运算器中的其他部件到底时如何协调配合运算器完成一次操作。做完实验后我最真切的感受就是不同的命令决定了运算器究竟执行何种操作，数据的不同决定了最后输出的是何种结果。
实验三.组合逻辑控制器实验
1、实验内容：
（1）完成控制器部件的教学实验，主要内容是设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确；
（2）首先看懂TEC-XP教学实验计算机的功能部件组成和逻辑关系，然后分析教学计算机中已经设计好并正常运行的几条典型指令的功能、格式和执行流程；
（3）设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确。同时设计与实现其他指令，包括原来已经实现的基本指令或自己确定的指令。在原来提供的MACH 程序的基础上按照ABEL语言的要求添加新指令的控制信号，编译产生JED文件并下载到MACH芯片里。
（4）单条运行指令，查看指令的功能、格式和执行流程。
先将教学机左下方的5个拨动开关置为11110，再按一下“RESET”按键，然后通过16位的数据开关（SWH、SWL）置入指令，按“START”按键单步送脉冲，通过指示灯观察信号的变化。
（5）用监控程序的A、E命令编写一段小程序。观察运行结果。实验时将教学机左下方的5个拨动开关置为00110，运行编写的小程序。观察终端显示的结果，检验设计的指令是否
正确。若与预定结果不符，可查看指令的功能、格式、执行、流程设计的是否正确。
2、实验完成情况：
这次实验的内容是控制器。由于控制器的功能比较多，因而它的电路组成也比较复杂，而且由于它的复杂性，所以在这次实验中就不可避免的设计到了很多方面的知识。因而，在实验之前我做了长时间的预习，不过由于它比较复杂，所以预习的时候还是不太清楚，但基本的框架和概念还是有的。做实验的时候，首先必须初始化，即将5个波动开关置为11110意义为单步、手动置指令，组合、16位、联机。接着按下“RESET”按键。由于是控制器，所以生成和输入指令码是必须的，该指令码的生成和输入由16位的数据开关SWH、SWL置入。由于刚才预置的为单步方式，因而以下的一系列操作都是基于单步下的。在单步下，首先选择基本指令A组指令中的ADD指令，然后置波动开关SW为0000000000000001，该指令表示指令为ADD，R0，R1，接着按下“RESET”键，此时观察到节拍指示灯显示为01000，完成一个节拍，当按下“START”键，节拍指示灯为0000，完成第二个节拍，按下“START”显示00010，完成第三个节拍，按下“START”键，显示0011完成最后一个节拍，当完成最后一个节拍时就完成了R0=R0+R1。用同样的方法再做SHR和JMPA指令，区别在于拨动开关置数不同，分别置为0000101100010000，1000000000000000。通过这些操作，我完成了实验任务。
3、实验体会：
这次实验比较难，我至今没将控制器整个体系的运作的每个细节搞清楚，不过大体上明白了它如何工作。我认为控制器工作方式，主要是节拍控制和预置的指令的值。在控制器工作时，它的工作靠节拍有序的执行，而指令的操作被切割在每一个节拍中一步一步的进行着，当然，由的指令的操作比较简单一步就可以完成，但是有的指令比较复杂需要多个节拍完成。通过这样，指令就可以有序的正确的执行，从而得到正确的结果。而控制器里具体的部件就是将这些指令转化为更加具体的操作，比如相加，取数等操作。虽然现在我对这些具体的部件还不是很清楚，不过今后我会用更多的时间去学习。
实验四.存储器实验
1、实验内容：
(1)要完成存储器容量扩展的教学实验，虚伪扩展存储器选择一个地址，并注意读写和OE 等控制信号的正确状态；
(2)用监控程序的D、E命令对存储器进行读写，比较RAM（6116）、EEPROM（28系列芯片）EPROM（27系列芯片）在读写上的异同；
(3)用监控程序的A命令编写一段程序，对RAM（6116）进行读写，用D命令查看结果是否正确；
(4)用监控程序的A命令编写一段程序，对扩展存储器EEPROM（28系列芯片）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。
2、实验完成情况：
存储器由有RAM，ROM，因而存储器的实验需要分别对两个不同的存储器进行测试。首先对RAM进行测试，对RAM测试首先用E命令修改RAM中2020内存单元的值，然后用D 命令查看该内存单元的数据。然后断电，重启实验机。再次查看2020内从单元的值，由于RAM是电易失性部件，所以用D命令查看是发现该内存单元的值改变了。再使用A、G命令对存储器单元进行修改，断电后再次查看数据，发现数据同样被改变了。
接着对ROM存储器从进行测试，同样用E命令改变ROM内从单元的值，用D命令查看。然后断电重启，再用D命令查看。这次发现，两次D命令查看的数据相同，从而说明了ROM
具有非电易失性，即断电不会丢失数据。这样，整个实验就完成了。
3、实验体会：
这次实验，通过自己的操作我清楚的看到了RAM和ROM的不同。RAM段电后数据丢失，而ROM却不同。这与书上讲的是一样的，所以这个实验属于验证性实验。这次实验虽然比较简单，但是它加深了我对RAM和ROM的认识，使书上的抽象的知识变成了更加具体的实践。
实验五.微程序控制器实验
1、实验内容：
(1)完成控制器部件的教学实验，主要内容是由学生自己设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确。
(2)首先是看懂TEC-XP教学计算机的功能部件组成和线路逻辑关系，然后分析教学计算机中已经设计好并正常运行的几条典型指令（例如，ADD、MVRR、OUT、MVRD、JRC、CALA、RET等指令）的功能、格式和执行流程，注意各操作功能所对应的控制信号的作用。
(3)设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确。例如ADC、JRS、JRNS、LDRA、STAR、CALR等指令，可以从给出的19条扩展指令中任意选择，当然也可以设计与实现其他的指令，包括原来已经实现的基本指令（要交换为另外一个指令操作码）或自己确定的指令。
(4)单条运行指令，查看指令的功能、格式和执行流程。
(5)用监控程序的A、E（扩展指令必须用E命令置入）命令编写一段小程序，观察运行结果。
2、实验完成情况：
这次是微程序控制器的实验，与组合逻辑控制器不同的是微程序控制器需要用PC机向实验机写一段程序。通过一些典型的指令比如ADD、JRC、CALA等完成对实验机的控制并输出相应的结果。做实验时，首先要对实验机进行初始化，即将5个拨动开关置为11010意思为单步、手动置指令、微程序、联机、16位。接着按“RESET”按键。然后通过16位的数据开关SWH、SWL置入指令操作码。控制采用的是单步方式，通过指示灯观察各类基本指令的微码。预置完成就可以进行操作了，实验选取的操作为ADD指令和MVRD指令。这两个指令的操作基本相同，拿其中的ADD指令来说。在做ADD指令时，首先要做的就是置拨动开关SW=0000000000000001，接着按“RESET”按键，观察到microp指示灯亮了，然后重复按7次“START”按键，并观察每次指示灯的亮暗情况。MVRD指令和ADD指令的操作基本相同，唯一的不同就是对于MVRD指令需要置拨动开关SW=1000100000000000。做完基本指令的操作，接下来做的就是扩展指令的操作。做扩展指令的实验时首先要做的就是将基本指令写入内存中，比如ADC指令的编码值为20，因此写入地址为4020，用同样的方法将STC、LDRA、CALR写入，写入操作采用的是E命令。当完成写入后，采用和基本指令同样的方式，首先预置SW，然后按“RESET”按键，重复接着按“START”按键观察指示灯就可以完成实验。其中ADC的SW预置为00100000000000，LDRA的SW为1110010000000000，CALR的SW为1110000000000000。当完成了ADC、LDRA、CALR 的设置工作后就开始检测其功能。以ADC指令为例，首先用A命令输入地址2000然后通过MVRD向寄存器R0，R1赋值接着输入RET命令，然后用E命令输入设计时给STC、ADC、R0，R1的代码，接着用G命令键入源程序地址2000。最后用R命令查看寄存器。对于CALR和LDRA的测试大致和ADC相同，只不过由于他们实现了不同的功能，所以在测试的具体操作时采用了不同的测试方法。
3、实验体会：
.这次的实验是最繁琐的一次同时也是最难的一次。这次实验非常的综合，它需要用到实验一中的汇编语言的编写，同时还要用到组合逻辑控制器对实验机预置以及一系列的“RESET”和“START”操作。这次实验大体分为基本的指令测试和扩展指令的设计和测试。其中扩展指令的测试基本和基本指令一样，而扩展指令的设计由基本指令构成，通过汇编语言进行实现。在实验中，我进一步的了解到了指令的节拍控制以及各个节拍所完成的工作。而且我学会了如何通过汇编语言设计扩展指令。当这些完成后，我发现当进行指令的测试时会变的异常简单，而且在测试的过程我能清楚的感到每一步计算机是怎么工作的。总之，在这次实验中我学到了很多，对于课上学到的东西理解的更深了。
四．部分重要芯片
Am2910ADC
1.功能说明
Am2910是一片能共提供12位微指令地址的器件，即它的输入输出的地址位数和器件内的部件的位数均为12位，能直接寻址4096条伪指令字的空间范围。
四片4位的运算器芯片Am2910彼此串接可输出16位的运算的结果（用Y表示）和4个结果特征为（用Cy、F=0000、OVER、F15标志），它的输入（用D表示）只能来自于内部总线。确定运算器运算的数据来源、运算功能、结果处置方案，需要使用控制器提佛那个的I8~I0、B3~B0、A3~A0共17个信号。
运算器的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。运算器的输出还经过两个8位的244器件的控制（使用DCI译码器的/YTOIB信号）被送到内部总线IB，用于把运算器中的数据或者运算结果写入内存储器或者输入数据接口芯片。
2.芯片引脚
3.引脚说明
4.内部组成
该芯片的第二个组成成分是有16个4为的通用寄存器组成德寄存器组。它是一个用双
端口（A口和B口）控制读出、单端口（B口）控制写入的部件。为了对其进行读写，需通过A地址（寄存器编制号）、B地址（寄存器编号）指定被读写的寄存器。两路读出数据分别用A、B标记，经锁存器线路可以送到ALU的R、S输入端的多路选择器，A口读出数据还可以用作该芯片的可选输出信号之一。寄存器组的写入数据由一组多路选择器给出，并由B地址选择写入的寄存器。
HN58C65P-25
1.功能说明
HN58C65是一种8k*8bit电可擦除并且可编程只读存储器，它他实现了高速，低功耗和高度的可靠性，采用了先进的MNOS存储技术和CMOS处理电路技术。它还拥有一个32字节页的编程功能使得它的擦除和写入操作更快。
2.芯片引脚图
3.引脚说明
4.实验说明
在TEC-XP试验箱中，存储体部分由容量为8k字节的4片HN58C65P-25芯片组成。2片HN58C65P-25构成存储器的只读存储区，另外两篇HN58C65P-25芯片主要用于扩展存储器容量的教学实验。
74LS377
1.功能说明
74LS377 为八D 边沿触发器，当允许控制端/E 为低电平时，时钟端（CP）脉冲上升沿作用下，输出端Q与数据端D 相一致。当CP 为高电平或者低电平时，D 对Q 没影响。引出端符号：/E 允许控制端（低电平有效）D0~D7 数据输入端Q0~Q7 数据输出端CP 时钟输入端（上升沿有效）。
2.芯片引脚
3.引脚说明
D0~D7：8位数据输入端
Q0~Q7：8位数据输出端
G：使能控制端
CLK：时钟信号，上升沿锁存数据
4.实验说明
在TEC-XP中主要用于指令寄存器IR0~IR15，可用来保存当前正在执行的指令的主要内容，在读取指令的周期接受从内存中读出来的一条指令，以便提供本条指令的操作码和使
用的数据或者数据地址。
74LS139
1.功能说明
74LS139高速双向1-of-4解码器/信号分离器。该芯片有两个独立的解码器,每个接受两个输入和提供四个互斥的低电平输出。每个解码器有一个低电平输入,可以作为一个数据输入4输出信号分离器。
74LS139中每个解码器可以用作函数发生器，用来提供两变量的四个输出的最小项。LSLS139是用萧特基位障二极管制作的高速度。
74LS139 为两个2线－4线译码器，当选通端（G1）为低电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
2.芯片引脚
3.引脚说明
Ea Eb 为使能端
Aa Ab 译码地址输入端
Oa Ob 为输出端（低电平有效）
4.实验说明
双路二_四译码器芯片74LS139通过译码将产生存储器请求（有存储器读写要求）信号/MMREQ和IO请求（有IO读写要求）信号/IOREQ，以及内存读命令/MRD、内存写命令/MWE、IO读命令/RD、IO写命令/WR。
5.与74LS138的区别
74LS 139 跟74LS 138类似,区别在于74LS 139内部是2个独立的2-4译码器，而74LS138内部只有一个译码器。
74LS244
1.功能说明
74LS244为3态8位缓冲器，一般用作总线驱动器。74LS244没有锁存的功能。地址锁存器就是一个暂存器，它根据控制信号的状态，将总线上地址代码暂存起来。8086/8088数据和地址总线采用分时复用操作方法，即用同一总线既传输数据又传输地址。
当微处理器与存储器交换信号时，首先由CPU发出存储器地址，同时发出允许锁存信号ALE给锁存器，当锁存器接到该信号后将地址/数据总线上的地址锁存在总线上，随后才能传输数据。
2.芯片引脚
74LS374
1.功能说明
74LS374内部含有八上升沿D触发器(3S,时钟输入有回环特性), 74LS374的输出端O0~O7可直接与总线相连。当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当时钟端CP脉冲上升沿的作用下，O随数据D而变。由于CP端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
2.芯片引脚
3.引脚说明
D0～D7 数据输入端
OE 三态允许控制端（低电平有效）
CP 时钟输入端
O0~O7 输出端
4.实验说明
在教学实验计算机中一部分74LS374用作地址寄存器。
HM6116LP-3
1.功能说明
HM6116是一种2K*8位的高速静态CMOS随机存取存储器。
其基本特征是:
（1）高速度------存取时间为100ns/120ns/150ns/200ns(分别以6116-10、6116-12、6116-15、6116-20为标志)。
（2）低功耗——运行时间为150mW,空载时为100mW。
（3）与TTL兼容。
（4）管脚收出与标准的2K*8b的芯片（例如，2716芯片兼容）。
（5）完全静态——无须时钟脉冲与定时选通脉冲。
（6）HM6116有11条地址线（A0~A10）、8条数据线（I/O1~I/O8）、1条电源线、1条接地线GND和3条控制线——片选信号CE、写允许信号WE和输出允许信号OE（3条控制线低电平有效）。这3个控制信号的组合控制HM6116芯片的工作方式。
2.芯片引脚
3.实验说明
教学计算机的存储器画在图的右上角，它的存储体部分由容量为2k字节的2片6116芯片，它构成用户数据等信息的存储区域。
HM6116芯片只有11个地址线引脚，它只使用最低的11位地址总线，另外的2位未被使用。8位的IO端口地址中的高4位连接到用于产生IO片选的74LS138型号的三_八译码器，其中最高一位被连接到控制该器件是否译码的引脚，高电平有效，因此有效的IO端口地址的最高位必须为1。余下的3位用作为译码输入信号，可以产生8个译码输出信号，故系统最多可能支持8个IO接口芯片。IO端口的最低4位用于选择每个接口芯片内的不同寄存器，因此每个接口芯片最多可使用16个端口地址。每个串行接口芯片只是用2个端口地址，其余14个不被使用。
RAM（HM6116LP-3）支持即时读写，可直接用A、E命令向扩展的存储器输入程序或改变内存单元的值。RAM中的内容在断电后会消失，重新启动实验机后会发现内存单元的值发生了改变。
实验报告 课程名称计算机组成原理部件实验 实验项目实验二运算器组成实验 系别___ _计算机学院 _ ______ 专业___ 计算机科学与技术 ___ 班级/学号___计科1601/55___ 学生姓名 ______罗坤__ ________ 实验日期_（2018年4月12日） 成绩_______________________ 指导教师吴燕
实验二运算器组成实验一．实验目的 （1）掌握算术，逻辑运算单元的工作原理。 （2）熟悉多通用寄存器结构的简单运存器。 （3）进一步熟悉运算器的结构传送通路及控制方法。（4）按给定的各种操作流程完成运算。 二．实验电路
三．试验设备 数据通路板（B板）、控制信号板（A板）各一块。 四．实验数据 R0 ○OH→R0 SW=OH SW-BUS Ys1Ys0=11 LDR0,T4 R1 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○(DR1)+1→R1 000001 ALU YS1YS0=11 LDR1,T4 YS1YS0=00 R1-BUS R2 ○**H→R2 SW=**H SW-BUS YS1YS0=11 LDR2,T4 ○(R2)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2非)→R2 010110 ALU YS1YS0=11
YS1YS0=00 R2-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR2) →R0 YS1YS0=00 LDR0,T4 YS1YS0=00 R0-BUS R1,R0 ○**H→R1 SW=**H SW-BUS Ys1Ys0=11 LDR1,T4 ○(R1)→DR1 YS1YS0=00 R1-BUS LDDR1,T4 ○**H→R0 SW=**H SW-BUS Ys1Ys0=11 LDR0,T4 ○(R0)→DR2 YS1YS0=00 R2-BUS LDDR2,T4 ○(DR1)-(DR2)→R0 011001 ALU YS1YS0=11 LDR2,T4 YS1YS0=00
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
实验三：八位运算器组成实验 一：实验目的： 1：掌握运算器的组成原理、工作原理； 2：了解总线数据传输结构； 3：熟悉简单的运算器的数据通路与控制信号的关系； 4：完成给定数据的算术操作、逻辑操作； 二：实验条件： 1：PC机一台； 2：MAX+PLUSⅡ软件； 三：实验内容（一） 1：所用到的芯片 74181：四位算术逻辑运算单元； 74244：收发器（双向的三态缓冲器） 74273：八位D触发器； 74374：八位D锁存器； 74163：八进制计数器； 7449：七段译码器 2:实验电路图 （1）运算器电路图 （A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。 （B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。内部由一个74163构成。
内部结构： （C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。 scan内部结构： （D）运算器电路图
（2）波形仿真图 （A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B）对两个数进行各种数学运算和逻辑运算。加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H
四：实验内容（二） 给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图 （1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B; /A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH
实验四模型机设计 1 实验目的 (1) 掌握一个简单CPU的组成原理。 (2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。 2 实验设备 PC机一台，TD-CMA实验系统一套。 3 实验原理 本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图4-1所示。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。 图4-1 基本CPU构成原理图 除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD芯片中。CLR连接至CON单元的总清端CLR，按下CLR按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将CPU内总线上的数据打入PC。
T3 CLR 图4-2 程序计数器(PC)原理图 本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）： 助记符机器指令码说明 IN0010 0000IN R0 ADD0000 0000R0 + R0 R0 OUT0011 0000R0 OUT JMP addr1110 0000 ********addr PC HLT0101 0000停机 其中JMP为双字节指令，其余均为单字节指令，********为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图4-3所示。 本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地址寄存器），还有就是MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表4-1所示。
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。
实验3 MIPS指令系统和MIPS体系结构 一.实验目的 （1）了解和熟悉指令级模拟器 （2）熟悉掌握MIPSsim模拟器的操作和使用方法 （3）熟悉MIPS指令系统及其特点，加深对MIPS指令操作语义的理解（4）熟悉MIPS体系结构 二. 实验内容和步骤 首先要阅读MIPSsim模拟器的使用方法，然后了解MIPSsim的指令系统。（1）、启动MIPSsim （2）、选择“配置”->“流水方式”选项，使模拟器工作在非流水方式。
（3）、参照使用说明，熟悉MIPSsim模拟器的操作和使用方法。 （4）、选择“文件”->“载入程序”选项，加载样例程序 alltest.asm，然后查看“代码”窗口，查看程序所在的位置。 （5）、查看“寄存器”窗口PC寄存器的值：[PC]= 0x00000000 。
（6）、执行load和store指令，步骤如下： 1)单步执行一条指令（F7）。 2)下一条指令地址为 0x00000004 ，是一条有(有，无)符号载入字节 (字节，半字，字)指令。 3)单步执行一条指令（F7）。 4)查看R1的值，[R1]=-128。
5)下一条指令地址为 0x00000008 ，是一条(有，无)符号载入字(字节，半字，字)指令。 6)单步执行1条指令。 7)查看R1的值，[R1]=128。 8)下一条指令地址为 0x0000000C ，是一条无(有，无)符号载入字(字节，半字，字)指令。 9)单步执行1条指令。
10)查看R1的值，[R1]=128。 11)单步执行1条指令。 12)下一条指令地址为 0x00000014 ，是一条保存字(字节，半字，字)指令。 13）单步执行一条指令。
湖南科技学院 电子与信息工程学院 实验报告 课程名称： 姓名： 学号： 专业： 班级： 指导老师：
实验四微程序控制组成实验 一、实验目的及要求 1．将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机。 2．用微程序控制器控制模型计算机的数据通路。 3．执行给定的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验将前面几个实验中的所模块，包括运算器、存储器、通用寄存器堆等同微程序控制器组合在一起，构成一台简单的模型机。这是最复杂的一个实验，也将是最有收获的一个实验。 在前面的实验中，实验者本身作为“控制器”，完成了对数据通路的控制。而在本次实验中，数据通路的控制将交由微程序控制器来完成。实验机器从内存中取出一条机器指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。 实验电路大致如下面框图所示。其中控制器是控制部件，数据通路是执行部件，时序发生器是时序部件。需使用导线将各个部件控制信号与控制器相连。 三、实验主要仪器设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 四、实验任务 1.对机器指令组成的简单程序进行译码。将下表的程序按机器指令格式手工汇编成二进制机器代码， 此项任务请在预习时完成。 2. 3.使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH。
4.使用控制台命令将任务1中的程序代码存入内存中（注意起始地址为30H），以及将内存地址为 11H的单元内容设置为0AAH。 5.用单拍（DP）方式执行一遍程序，执行时注意观察各个指示灯的显示并做好记录（完成实验表格）， 从而跟踪程序执行的详细过程（可观察到每一条微指令的执行过程）。 6.用连续方式再次执行程序。这种情况相当于计算机正常的工作。程序执行到STP指令后自动停机。 读出寄存器中的运算结果，与理论值比较。 五、实验步骤和实验结果记录 1．程序译码。 2．实验接线（本实验接线比较多，需仔细） 只要把上表种同列的信号用线连接即可，一共接线33条。 接好线后，将编程开关拨到“正常位置”。合上电源，按CLR#按钮，使TEC-5实验实验系统处于初始状态。 3．实验任务3:使用控制台命令将寄存器内容初始化为：R0=11H，R1=22H，R2=0AAH的操作步骤及结果记录。 （1）掌握写寄存器WRF的原理和步骤（详见实验参考资料）。 （2）操作过程如下：
实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表
2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0
團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。
2.5 PC实验 姓名：孙坚学号：134173733 班级：13计算机日期：2015.5.15 一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，实现程序计数器PC的写入及加1 功能。 二．实验目的：1、了解模型机中程序计数器PC的工作原理及其控制方法。2、了解程序执行过程中顺序和跳转指令的实现方法。 三．实验电路：PC 是由两片74HC161构成的八位带预置记数器，预置数据来自数据总线。记数器的输出通过74HC245（PCOE）送到地址总线。PC 值还可以通过74HC245（PCOE_D）送回数据总线。 PC 原理图 在CPTH 中，PC+1 由PCOE 取反产生。 当RST = 0 时，PC 记数器被清0 当LDPC = 0 时，在CK的上升沿，预置数据被打入PC记数器 当PC+1 = 1 时，在CK的上升沿，PC记数器加一 当PCOE = 0 时，PC值送地址总线
PC打入控制原理图 PC 打入控制电路由一片74HC151 八选一构成(isp1016实现)。 当ELP=1 时，LDPC=1，不允许PC被预置 当ELP=0 时，LDPC 由IR3，IR2，Cy，Z确定 当IR3 IR2 = 1 X 时，LDPC=0，PC 被预置 当IR3 IR2 = 0 0 时，LDPC=非Cy，当Cy=1时，PC 被预置 当IR3 IR2 = 0 1 时，LDPC=非Z，当Z=1 时，PC 被预置 连接线表 四．实验数据及步骤： 实验1：PC 加一实验
置控制信号为： 按一次STEP脉冲键，CK产生一个上升沿，数据PC 被加一。 实验2：PC 打入实验 二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H 置控制信号为： 每置控制信号后，按一下STEP键，观察PC的变化。 五．心得体会： 经过上一个实验的练习，在做这个实验的时候更加得心应手，了解了模型机中程序计数器PC的工作原理及其控制方法，还有了解了程序执行过程中顺序和跳转指令的实现方法。
经济管理学院信息管理与信息系统专业班 __组学号 姓名协作者教师评定_____________ 实验题目_ 微程序控制器实验_________________ 1.实验目的与要求： 实验目的：1.理解时序产生器的原理，了解时钟和时序信号的波形； 2.掌握微程序控制器的功能、组成知识； 3掌握微指令格式和各字段功能； 4.掌握微程序的编制、写入、观察微程序的运行，学习基 本指令的执行流程。 实验要求：按练习一要求完成测量波形的操作，画出TS1、TS2、TS3、TS4的波形，并测出所有的脉冲Φ的周期。按练习二的要 求输入微指令的二进制代码表，并单步运行五条机器指 令。 2.实验方案： 1.用联机软件的逻辑示波器观测时序信号： 测量Φ、TS1、TS2、TS3、TS4信号的方法： （1）按图接线，接一根即可； （2）把探笔的探头端按颜色分别插到试验仪左上角的CH1、CH2，黑探头插CH1，红探头插CH2，将黑探笔的探头插在Φ接线的上孔，将红探笔的探针夹在TS1两针之间； （3）将实验仪的STOP开关置为RUN、STEP开关置为EXEC，“SWITCH UNIT”中CLR开关置为1状态，按动START按键； （4）启动“组成原理联机软件”，点击“调试”菜单下的“显示逻辑示波器窗口”，点击示波器开关，即可在屏幕上看到波形。使用“步数”或“速度”调整波形，波形调整好后，不要用同步通道来稳定波形，应该单击示波器开关，这样整个波形都停下来；（5）鼠标停留在波形线上，会有时间提示，两者相减可以算出波形周期； （6）测完Φ和TS1后，接着测量TS1和TS2，把黑红探针分别夹在TS1两根针之间和TS2两根针之间，相互比较，可以测量TS1 和TS2之间相位关系。同理通过测量TS2、TS3可以测量出TS2
《计算机组成原理》 实 验 报 告 学院：数学与计算机学院 专业：软件工程 班级学号： 学生姓名： 实验日期： 2014-11-8 指导老师： 成绩评定： 西华大学数学与计算机学院计算机组成原理实验 室 实验四存储器和总线实验 一、实验目的 熟悉存储器和总线的硬件电路
二、实验要求 按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。 三、实验说明 （一）存储器和总线的构成 1．总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。二片74LS374锁存当前的数 据、地址总线上的数据以供LED显示。（如图8）
图8 总线布局图 2．存储器采用静态RAM（1片6264） 3．存储器的控制电路由一片74LS32和74LS08组成。如图9
图9 存储器控制电路布局图（二）存储器和总线的原理
1．总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片 74LS244作为地址总线（如图10）。总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当 BUS=0时数据由外到内。 图10 总线单元 2．由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图11）。 6264的数据、地址总线已经接在总线单元的外部总线 上。存储器有3个控制信号：地址总线设置存储器地 址，RM＝0时，把存储器中的数据读出到总线上；当 WM＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数 据，在实验机处于停机状态时，可由监控来编辑其中的数据。
计算机组成原理实验1 运算器（脱机）实验 通过开关、按键控制教学机的运算器执行指定的运算功能，并通过指示灯观察运算结果。实验原理： 为了控制Am2901运算器能够按照我们的意图完成预期的操作功能，就必须向其提供相应的控制信号和数据。 控制信号包括 1、选择送入ALU的两路操作数据R和S的组合关系（实际来源）。 2、选择ALU的八种运算功能中我们所要求的一种。这可通过提供三位功能选择码I5、 I4、I3实现。 3、选择运算结果或有关数据以什么方式送往何处的处理方案，这主要通过通用寄存器 组合和Q寄存器执不执行接收操作或位移操作，以及向芯片输出信息Y提供的是 什么内容。这是通过I8、I7、I6三位结果选择码来控制三组选择门电路实现的。 外部数据包括 1、通过D接收外部送来的数据 2、应正确给出芯片的最低位进位输入信号C n 3、关于左右移位操作过程中的RAM3、RAM0、Q3和Q0的处理。 4、当执行通用寄存器组的读操作时，由外部送入的A地址选中的通用寄存器的内容送 往A端口，由B地址选中的通用寄存器的内容送往B端口，B地址还用作通用寄 存器的写汝控制。 对于芯片的具体线路，需说明如下几点： 1、芯片结果输出信号的有无还受一个/OE（片选）信号的控制。 2、标志位F=0000为集电极开路输出，容易实现“线与”逻辑，此管脚需经过一个电阻 接到+5V。 3、RAM3、RAM0、Q3和Q0均为双向三态逻辑，一定要与外部电路正确连接。 4、通用寄存器组通过A端口、B端口读出内容的输出处均有锁存器线路支持。 5、该芯片还有两个用于芯片间完成高速进位的输出信号/G和/P。 6、Am2901芯片要用一个CLK（CP）时钟信号作为芯片内通用寄存器、锁存器和Q寄 存器的打入信号。 实验步骤如下： （1）选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；（2）需要时，通过数据开关向运算器提供原始数据； （3）通过24位的微型开关向运算器提供为完成指定运算功能所需要的控制信号； （4）通过查看指示灯或用电表量测，观察运算器的运行结果（包括计算结果和特征标志）。实验准备 12为微型开关的具体控制功能分配如下： A口和B口地址：送给Am2901器件用于选择源与目的操作数的寄存器编号； I8～I0：选择操作数来源、运算操作功能、选择操作数处理结果和运算器输出内容的3组3位控制码； Sci,SSH和SST：用于确定运算器最低位的进位输入、移位信号的入/出和怎样处理Am2901产生的状态标志位的结果。
实验五CPU组成与机器指令执行实验 第一步,对机器指令系统组成的简单程序进行译码。 第二步,接线 本实验的接线比较多，需仔细。 1．将跳线开关J1用短路子短接。时序发生器的输入TJI接控制存储器的输出TJ。控制器的输入C接运算器ALU的C。控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR的输出IR7、IR6、IR5、IR4。共6条线。
2．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0 依次与数据通路的对应信号连接。共27条线。
3．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。共6条线。 合上电源。按CLR#按钮，使实验系统处于初始状态。 第三步,利用控制台微程序KLD设置通用寄存器R2、R3的值 在本操作中，我们打算使R2 = 60H，R3 = 61H。 1．令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 1、SWA = 1，使实验系统处于寄存器加载工作方式KLD。按CLR#按钮， 使实验系统处于初始状态。 2．在SW7—SW0上设置一个存储器地址，该存储器地址供设置通用寄存器使用。 该存储器地址最好是不常用的一个地址，以免设置通用寄存器操作破坏重要的存储 器单元的内容。例如可将该地址设置为0FFH。按一次QD按钮，将0FFH写入AR1 和AR2。
成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：姜香玉 专业：网络工程 学号：132055215 日期：2015年12月 太原工业学院 计算机工程系
实验一：运算器实验 实验环境PC机＋Win 2003＋emu8086＋proteus仿真器实验日期2015年.10 一．实验内容 1.熟悉proteus仿真系统 2.设计并验证4位算数逻辑单元的功能 3.实现输入输出锁存 4.实现8位算数逻辑单元 二．理论分析或算法分析 实验原理： 算术逻辑运算单元的核心是由74LS181 构成，它可以进行二进制数的算术逻辑运算，74LS181 的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各个控制信号，74LS181 会运算数据锁存器内的数据。由于数据锁存器已经把数据锁存，只要74LS181的控制信号不变，那么74LS181 的输出数据也不会发生改变。输出缓冲器采用74LS245，当控制信号为低电平时，74LS245导通，把74LS181 的运算结果输出到数据总线，高电平时，74LS245 的输出为高阻。 实验中所用的运算器数据通路如图所示。 其中运算器由两片74LS181以并/串形式构成8位字长的ALU。 运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。
上海大学计算机学院 实验名称：指令系统实验 一、实验目的 1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理 微程序和机器指令，实验箱的机器指令系统，实验箱机器指令系统的布线，实验箱机器指令系统的工作原理，实验箱PC的打入原理，程序存储器模式下的操作。 三、实验内容 1. 考察机器指令64的各微指令信号，确定该指令的功能。 (假设R0=77, A=11, 77单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作。 3*. 修改机器指令F0，使其完成“A＋R2的结果右移一位的值到OUT”的操作 四、实验步骤 实验任务一：
考察机器指令64的各微指令信号，确定该指令的功能。 实验步骤： 1．初始化系统（Reset)，进入μEM，在Adr字段送入64,按NX键,可查看其对应的微指令： 64: FF 77 FF 65: D7 BF EF 66：FF FE 92 67：CB FF FF 2．分析其二进制代码，分析其控制功能 64: 1111 1111 0111 0111 1111 1111 从寄存器R?中取出地址打入地址寄存器MAR。 65: 1110 0111 1011 1111 1110 1111 把地址寄存器MAR的存储器值EM打入寄存器W。 66：1111 1111 1111 1110 1001 0010 把寄存器A和寄存器W中的数据进行或运算后打入寄存器A和标志位C,Z。 67：1100 1011 1111 1111 1111 1111 读出下一条指令并立即执行。 四条指令功能：把寄存器A和寄存器R?中地址内存的数据进行或运算，结果保存在寄存器A中，然后执行下一条指令。 实验任务二： 1.分解任务：修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT”操作的操作。第一步完成A＋W；并把“左移一位的值送OUT”；第二步完成取指令。 2.编制微指令：由“控制总线功能对应表”，可确定这四步基本操作的微指令码为：
计算机组成原理 实验报告 学院（系）：软件学院 专业：软件设计 班级：软件设计一班 学号：1415925365 姓名：沈烨 2016年11月24日
实验1 Cache模拟器的实现 一.实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 (4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验内容和步骤 1、启动CacheSim。 2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。 3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。 4、读取cache-traces.zip中的trace文件。 5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。思考：1、Cache的命中率与其容量大小有何关系？ Cache 的容量与块长是影响cache效率的重要因素； Cache 容量越大，其CPU命中率就越高，当然容量过大，增加成本，而且cache 容量达到一定值时，命中率已不因容量的增加而又明显的提高； 2、Cache块大小对不命中率有何影响？ Cache 当块由小到大，在已被访问字的附近，近期也可能访问，增大块长，可将更多有用字存入缓存，提高命中率；但是继续增大块长，命中率可能下降，因为所装入缓存的有用数据反而少于被替换掉的有用数据，由于块长增大，块数减少，装入新的块要覆盖旧块，很可能出现少数块刚装入就被覆盖，故命中率可能下降； 3、替换算法和相联度大小对不命中率有何影响？ 替换算法中:LRU算法的平均命中率比FIFO的高 LRU算法比较好地利用访存局部性原理，替换出近期用得最少的字块，它需要随时记录cache 各个字块使用情况。FIFO不需要记录各个字块的使用情况，比较容易实现开销小，但是没有根据访存的局部性原理，最早调入的信息可能以后还要用到，或经常用到例如循环程序； Cache 容量一定时，随着相联度的不断增加，不命中率渐渐减小，但是当相连度增加到一定程度时，不命中率保持不变；
计算机组成原理实验五 参考 文档编制序号：[KK8UY-LL9IO69-TTO6M3-MTOL89-FTT688]
实验五 CPU组成与机器指令执行实验 第一步,对机器指令系统组成的简单程序进行译码。 地址指令机器代码 00H LDAR0,[R2]58H 01H LDA R1,[R3]5DH 02H ADD R0,R104H 03H JC +596H 04H AND R2,R33EH 05H SUB R3,R21BH 06H STA R3,[R2]4BH 07H MUL R0,R124H 08H STP60H 09H JMP [R1]84H 第二步,接线 本实验的接线比较多，需仔细。 1．将跳线开关J1用短路子短接。时序发生器的输入TJI接控制存储器的输出TJ。控制器的输入C接运算器ALU的C。控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR的输出IR7、IR6、IR5、IR4。共6条线。 2．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、
LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、 ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0 依次与数据通路的对应信号连接。共27条线。 3．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。共6条线。 合上电源。按CLR#按钮，使实验系统处于初始状态。 第三步,利用设置通用寄存器R2、R3的值