- 28 -
SOC 芯片DFT 研究与设计
杨 兵，魏敬和，王国章，虞致国
（中国电子科技集团公司第58研究所，无锡 214035）
摘 要：文章首先介绍了SOC 系统的DFT 设计背景和DFT 的各种测试机理，包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC 芯片为例提出了SOC 电路的DFT 系统构架设计和具体实现方法。主要包括：含有边界扫描BSD 嵌入式处理器的边界扫描BSD 设计，超过8条内嵌扫描链路的内部扫描SCAN 设计，超过4个存储器硬IP 的存储器自测试MBIST ，以及基于嵌入式处理器总线的功能测试方法。 最后提出了该SOC 系统DFT 设计的不足。
关键词：系统芯片；边界扫描设计；存储器测试；扫描链；可测性设计
中图分类号：TN402 文献标识码：A 文章编号：1681-1070（2009）01-0028-04
Research and Design of SOC DFT
Y ANG Bing, WEI Jing-he, W ANG Guo-zhang, YU Zhi-guo
（ China Electronic Technology Group Corporation No.58 Research Institute ,Wuxi 214035,China ）Abstract: This paper introduces DFT design background and variable DFT testing ways of SOC firstly,which include function testing , boundary-scan-chain testing,inserting inside scan-chain testing and MBIST. Then this paper puts forward the DFT system architecture and realization for a special SOC chip, which inlude whole BSD design inluding an inbeded processor with BSD circuit, scan-chain design with over eight scan-chains,MBIST design with four memories and function testing way based on inbeded processor bus.At last the paper puts forward the fault of this SOC DFT design.Key words:SOC; BSD; MBIST; scan; DFT
收稿日期：2008-07-21
电 路 设 计
1 引言
半导体技术的进步己经可以让我们将整个电路系统置于单个芯片上，通常称之为系统芯片（System-on-Chip ，SOC ）。与此相关，在SOC 设计中用到的预先定义的逻辑模块，称之为IP （Intelectual Property ）。基于IP 复用的SOC 的优点就在于设计人员通过基于IP 的设计方法可以有效地缩短芯片的上
市时间；但同时基于IP 的SOC 的出现也给可测性设
计带来了很大的挑战。首先，SOC 芯片中往往集成各种不同类型的IP ，例如处理器、存储器、模拟电路、数模混合电路甚至是州王MS 电路。各种不同的IP 可能都需要特定的可测性设计，这大大增加了可测性设计的复杂性；其次，一种IP 可能会对其他类型的IP 的可测性产生影响，这也会增加可测性设计的难度，测试成本也越来越高，因此面向SOC 可测试设计（DFT ）已越来越得到高度重视。
- 29 -
第9卷第01期2 DFT 测试机理
系统级芯片是将嵌入式处理器和用户自己定义的逻辑（UDL ）一起集成，处理器深埋在芯片中且不能事先测试，而只能在系统级芯片被制造出来后作为系统级芯片的一部分和芯片同时测试。因此对系统级芯片测试存在许多困难，首先是嵌入式处理器是别人的，选用处理器的设计者不一定对处理器十分了解、不具备对处理器的测试知识和能力。在加之处理器深埋在芯片之中，不能用测试单个处理器的方法去处理集成后的处理器测试。只能通过某种电路模块的接入将处理器和外围测试资源接通，常用的方法有以下几种：
（1）串行扫描链技术：本方法是在处理器四周设置扫描链，使芯片所有I/O 都能与内部电路接通。通过扫描链，可以将测试图形传至测试点，也可以将测试响应结果传出。串行扫描链技术是一种特定的接入方法，优点是节约引出端口。
（2）并行直接接入技术，它是将芯片内核的测试I/O 端口直接接至芯片的引出端，或者通过多路选择器实现芯片内核的测试I/O 端口和芯片的引出端公用。该技术的优点是可直接不利用独立IP 的测试方法测试片上内嵌的IP 。
（3）接入功能测试机构，这种方法是在IP 周围接入逻辑模块以产生或传播测试图形。片上自测试就是其中一种，在片上接入测试资源，实现对特定IP 的测试。自测试降低了外围接入模块的复杂性，只需简单的测试接口，绝大多数存储器测试可用此方法，将测试逻辑和存储器设计在一起。
一个完整的系统级芯片测试应包括I P 内部测试，以保证每个IP 正确无误，还应通过周围逻辑电路进行跨IP 的测试以及对用户自定义逻辑电路的测试。芯片设计时可测性设计的任务是将测试装置和被测试系统电路通过DFT 的测试线路连成一个统一的机构。可将各个IP 的接入路径和芯片总线相连，也可将需控制和需观察的测试点接在扫描链中，形成一个统一的可为测试装置控制的整体。
3 SOC 系统DFT 构架设计
该专用SOC 芯片的系统构架如图1所示，主要由嵌入式CPU ，各种通用外设IP 以及用户专用IP 组
图1专用SOC 系统构架
表1 SOC 系统DFT 测试模式配置
杨 兵，魏敬和，王国章，等：SO C 芯片D F T
研究与设计
成。就一般电路而言，系统可测性设计主要边界扫
描BSD 设计和扫描链SCAN 设计组成，而本系统由于系统结构的特殊性（存在４个存储器模块、两个BSD 链路、多个用户IP 单元、上万个触发器单元），因此其可测性DFT 设计的架构也有它的特殊性（如图2所示），主要由SCAN 、BSD 、BIST 以及功能测试组成。其中系统测试参数配置如表1所示。
（1）片上SRAM 采用MBIST 测试方法；（2）系统PAD 采用边界扫描测试BSD ；（3）其余随机逻辑采用插入扫描链测试；（4）特殊IP
采用基于总线的功能测试方法。
4 SOC 系统BSD 构架设计
BSD 边界扫描测试的优点在于方便芯片的故障
定位，能够迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率，同时具有JTAG 接口的芯片，内置一些预先定义好的功能模式，通过边界扫描通道来使芯片处于某个特定的功能模式，以提
- 30 -
电子与封装
第9卷第01期
高系统控制的灵活性和方便系统设计。该专用SOC 系统在设计BSD 时会自动加入一个JTAG 电路，而SOC 硬核本身也带有一个JTAG 电路，就必须通过模式控制信号setup 来进行两个JTAG 之间的切换：当setup =4’b0000时，进入边界扫描测试模式，硬核上的TAP 信号无效；当setup =4’b1111时，边界扫描模式禁止，硬核上的TAP 信号有效。因此该SOC 系统边界扫描BSD 构架设计如图3所示。
图3 SOC 系统BSD
构架
图2 SOC 系统DFT 构架
5 SOC 系统MBIST 构架设计
该专用SOC 系统内嵌SRAM ；芯片内部集成了MBIST 逻辑，MBIST 逻辑可以支持的算法和故障类型如表2所示，其中复杂度代表测试时间，在产品测试时可以根据产品良率的需要启动相关的算法和故障检测。另外MBIST 逻辑还支持诊断功能。MBIST 的故障检测和诊断功能由JTAG 启动，配置和查看相应结果。MBIST 的测试采用JTAG 时钟，即TCK ，TCK 和主时钟频率一致。
该SOC 系统中有三片双端口的SRAM 和一片单端口SRAM ，具体有SRAM1、SRAM2、SRAM3和SRAM4，为此设计时需要单独例化了四个BIST 模块（如图4）：RAMBIST1, RAMBIST2, RAMBIST3，RAMBIST4，它们的操作配置都是通过SOC 系统JTAG 口完成的。
（1）当setup =4’b0010，进行SRAM1端口A 测试，
其他RAMBIST 模块则禁止测试。
（2）当setup =4’b0011，进行SRAM1端口B 测试，其他RAMBIST 模块则禁止测试。
（3）当setup =4’b0100，进行SRAM2端口A 测试，其他RAMBIST 模块则禁止测试。
- 31 -
第9卷第01期表2 MBIST 故障模型
图4 SOC 系统MBIST
构架
（4）当setup =4’b0101，进行SRAM2端口B 测试，其他RAMBIST 模块则禁止测试。
（5）当setup =4’b0111，进行SRAM3端口A 测试，其他RAMBIST 模块则禁止测试。
（6）当setup =4’b1000，进行SRAM3端口B 测试，其他RAMBIST 模块则禁止测试。
（7）当setup =4’b0110，进行SRAM4测试，其他RAMBIST 模块则禁止测试。
图5 SOC 系统SCAN 构架
6 SOC 系统SCAN 构架设计
当setup =4’b0001时，该SOC 系统进入随机逻辑的扫描测试模式，扫描测试构架如图5
所示。
下面就扫描电路进行设置及结果进行分析，电路SCAN 设计证明该扫描设置分析是正确的。
（1）Stuck-at 和IDDQ 故障覆盖率＞98%；
（2）转换故障覆盖率＞98%；
（3）路径延迟故障＞10％，覆盖所有的关键路径；（4）扫描链数目：8；
（5）Stuck-at 和IDDQ 测试时间：假定电路存在10 000个触发器，则扫描链长度为1250，若扫描时钟为10MHz ，则单个测试矢量的测试时间为0.125ms ，按照系统的规模计算，达到98％的故障覆盖率约600个测试矢量，则扫描测试时间小于0.1s ，完全可以接受。
7 SOC 系统基于总线的功能测试方法
由于每个SOC 系统都至少包含有1个嵌入式处理器，因此可以采用主机访问外设的方式进行功能测试。对于SOC 系统而言（如图6所示），就是根据不同的IP 模块寄存器相对应的地址进行读写操作，从读写数据进而判断IP 模块功能的正确性。
图6
基于总线的功能测试方法
8 结论
在微电子技术日益发展的今天，SOC 设计技术也日益成熟与普及，而DFT 设计技术在SOC 设计中
越来越扮演着重要的脚色，它关系着SOC 芯片设计的成败。本文通过SOC 芯片设计实例验证了SOC DFT 设计构架，为今后的设计奠定了坚实基础。但在提
（下转第45页）
杨 兵，魏敬和，王国章，等：SO C 芯片D F T 研究与设计
- 45 -
第9卷第01期调制方案的输出含有较高的共模分量，设计输出LC 滤波器必须考虑这一点。一般传统PWM D 类放大器的输出LC 滤波器的拓扑结构的效果往往不太理想。
5 小结
相比传统PWM 调制方案，改进的PWM 调制方案具有效率高、线路结构改动较小的优点，使其在一定的应用中不需要外接输出LC 滤波器，节省了元件成本和空间，在便携式产品中的应用前景十分广阔。参考文献：
［1］Muggler P. A filter free class D audio amplifier with 86
power efficiency[C]. Circuits and Systems, 2004. ISCAS ’04. Proceedings of the 2004 International Symposium on
Publication ,2004,Vol.1. I- 1036-9.
［2］Nielsen K. High-Fidelity PWM-Based Amplifier Concept
for Active Loudspeaker Systems with Very Low Energy Consumption[J].J.Audio.Eng.Soc., 1997, 45(7/8):554-570.
［3］Black H S. Modulation Theory[M]. Princeton NJ: Van
Nostrand, 1953, 263-281.
作者简介：
蒋毅强（1975-），男，江苏无锡人，1998年毕业于江南学院电子工程系，现在无锡爱芯科微电子有限公司从事集成电路设计工作，2005年进入东南大学IC 学院攻读在职工程硕士，研究
方向为模拟及数模混合集成电路设计。
（上接第31页）
高测试覆盖率方面需要进一步深入研究。参考文献：
［1］谢永明.SOC 中部分扫描结构可测性设计技术研究[D].南
京:东南大学电子工程系，2005.
［2］张志敏.基于聚芯SOC 的嵌入式系统设计[M].北京：北
京邮电大学出版社，2006.
［3］WISHBONE.System-on-Chip (SOC) Interconnection Ar-chitecture for Portable IP Cores, Revision:B.3[P].MNUSA,Silicore, 2002.
［4］Bushnell ML, Agrawal VD. Essentials of Electronic Testing
for Digital, Memory and Mixed—signal VLSI Circuits[M].Kluwer Academ ic Publishers,2000.
［5］IEEE Standards Board.IEEE Standard Test Access Port and
Boundary—Scan Architecture[S].1994.
作者简介：
杨 兵（1977-），男，四川人，电子科技大学微电子硕士，现在中国电子科技集团公司第58研究所从事大规
模集成电路设计与研究。
蒋毅强，沙绍栋，聂卫东：应用于无滤波器D 类放大器的改进P W M 调制方案
信 息 报 道
全球领先的微电子制造表面处理设备供应商FSI 国际有限公司近日宣布其带有ViPR?技术的ZETA ?喷雾式清洗系统现已提供200mm 晶圆工艺，并且已有一家亚洲客户将该项技术成功应用于200mm 制造之中。FSI 的ViPR 技术起初为300mm 高级技术推出，该项技术凭借一步湿法工艺成功剥离高注入光刻胶的能力，被许多300mm 晶圆厂采用。针对200mm 晶圆厂相同的需求，FSI 在其200mmZETA 系统上开发出ViPR 性能。ViPR 技术通过省去灰化和多步骤灰化-湿法
FSI 国际宣布带有ViPR?技术的ZETA ?喷雾式清洗系统
已完成200mm 制造工艺验证
的方法，实现了IC 制造商大幅度降低成本和缩短周期的可能，从而为其它支撑技术释放空间。
“我们看到ViPR 技术在先进的300mm 晶圆厂中认可度的不断提升，是源自该项技术的独有的性能和优点，”FSI 董事长兼首席执行官说道。“随着200mmViPR 技术被一家重要亚洲客户的成功应用， ViPR 工艺为客户提供了升级技术的能力以及进一步大幅提高200mm 投资收益，我们为此感到高兴。”
（本刊通讯员）
关于对 《SoC设计方法与实现》的一点认识 '
| 目录 摘要 (3) 一 SoC概述 (3) 二SoC设计现状 (4) 1 芯核的设计流程 (7) 2 软硬件协同设计的流程 (8) 3 Soc的系统级设计流程 (8) 三 SoC发展的现状 (10) （ 1 SoC在中国发展的现状 (10) 2 国外ＳＯＣ的发展现状 (11) 四SOC的未来发展趋势 (12) ;
\ 摘要 通过将近四周的学习,我已经对SoC有了一些基本的认识。在任课教师的指导下，我完成了此篇论文。本文主要从什么是SoC ,SoC 有什么用途，SoC的设计，SOC发展的现状和未来趋势这五个方面来简单论述的，在论述的过程中查阅了一部分文献资料，并且兼顾含有了集成电路的相关知识。 关键词 SoC 用途发展趋势 一 SoC概述 \ 随着集成电路1技术进入新的阶段，市场开始转向追求体积更小、成本更低、功耗更少的产品，因此出现了将多个甚至整个系统集成在一个芯片2上的产品––系统芯片（system on a chip,SoC）。系统芯片将原来由多个芯片完成的功能，集中到单个芯片中完成。更具体地说，它在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，或者说在单一硅芯片上集成了数字电路、模拟电路、信号采集、 1 1952年5月，英国皇家研究所的达默就在美国工程师协会举办的座谈会第一次提到了集成电路的设想。他说：“可以想象，随着晶体管和半导体工业的发展，电子设备可以在一块固体块上实现，而不需要外部的连接线。这块电路将有绝缘层、导体和具有整流放大作用的半导体等材料组成”，这就是最早的集成电路的概念。 2通常所说的“芯片”是指集成电路，它是微电子产业的主要产品。
SOC的软硬件协同设计方法和技术 摘要： 随着嵌入式系统与微电子技术的飞速发展，硬件的集成度越来越高，这使得将CPU、存储器和I/O设备集成到一个硅片上成为可能，SOC应运而生，并以其集成度高、可靠性好、产品问世周期短等特点逐步成为当前嵌入式系统设计技术的主流。传统的嵌入式系统设计开发方法无法满足Soc设计的特殊要求，这给系统设计人员带来了巨大的挑战和机遇，因此针对Soc的设计方法学己经成为当前研究的热点课题。 论文首先分析了嵌入式系统设计的发展趋势，论述了传统设计开发方法和工具的局限性，针对Soc设计技术的特点探究了Soc软硬件协同设计方法的流程，并讨论了目前软硬件协同设计的现状。 关键词: 软硬件协同设计，可重用设计，SOC 背景： 计算机从1946年诞生以来，经历了一个快速发展的过程，现在的计算机没有变成科幻片电影中那样贪婪、庞大的怪物，而是变得小巧玲珑、无处不在，它们藏身在任何地方，又消失在所有地方，功能强大，却又无影无踪，这就是嵌入式系统。嵌入式系统是以应用为中心、计算机技术为基础、软件硬件可剪裁、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统是将先进的计算机技术、微电子技术和现代电子系统技术与各个行业的具体应用相结合的产物，这一点决定了它必然是一个技术密集、高度分散、不断创新的知识集成系统。嵌入式系纫‘泛应用于国民经济和国防建设的各个领域，发展非常迅速，调查数据表明，嵌入式系统的增长为每年18%，大约是整个信息技术产业平均增长的两倍[1]，目前世界上大约有2亿台通用计算机,而嵌入式处理器大约60亿个，嵌入式系统产业是二十一世纪信息产业的重要增长点。 随着集成电路制造工艺的飞速发展，嵌入式系统硬件的集成度越来越高，这使得将嵌入式微处理器、存储器、I/O设备等硬件组成部件集成到单个芯片上成为可能，片上系统SoC (System on Chip)应运而生[2]。SOC极大地缩小了系统体积；减少了板级系统SoB(System on Board)中芯片与芯片之间的互连延迟，从而提高了系统的性能; 强调设计重用思想，提高了设计效率，缩短了设计周期，减少了产品的上市时间。因此SOC以其集成度高、体积小、功耗少、可靠性好、产品问世周期短等优点得到了越来越广泛地应用，并且正在逐渐成为当前嵌入式系统设计的主流技术[3]。但Soc设计不同于传统嵌入式系统的开发，如何快速、有效地开发和设计Soc产品是当前嵌入式设计开发方法学的一个十分重要的研究领
基于ARM的SoC设计入门 2005-12-27 来源:电子工程专辑阅读次数: 1033 作者:蒋燕波 我们跳过所有对ARM介绍性的描述，直接进入工程师们最关心的问题。 要设计一个基于ARM的SoC，我们首先要了解一个基于ARM的SoC的结构。图1是一个典型的SoC的结构：
图1 从图1我们可以了解这个的SoC的基本构成： ARM core：ARM966E
?AMBA 总线：AHB+APB ?外设IP(Peripheral IPs)：VIC(Vector Interrupt Controller), DMA, UART, RTC, SSP, WDT ?Memory blocks：SRAM, FLASH ?模拟IP：ADC, PLL 如果公司已经决定要开始进行一个基于ARM的SoC的设计，我们将会面临一系列与这些基本构成相关的问题，在下面的篇幅中，我们尝试讨论这些问题。 1. 我们应该选择那种内核？ 的确，ARM为我们提供了非常多的选择，从下面的表-1中我们可以看到各种不同ARM内核的不同特点：
表1 ARM已经给出了基本的参考意见：
?如果您在开发嵌入式实时系统，例如汽车控制、工业控制或网络应用，则应该选择Embedded core。 ?如果您在开发以应用程序为主并要使用操作系统，例如Linux, Palm OS, Symbian OS 或Windows CE等等，则应选择Application core。 ?如果您在开发象Smart card，SIM卡或者POS机一样的需要安全保密的系统，则需要选择Secure Core。 举个例子，假如今天我们需要设计的是一个VoIP电话使用的SoC，由于这个应用不需要使用到操作系统，所以我们可以考虑使用没有MMU的内核。另外由于网络协议盏对实时性的要求较高，所以我们可以考虑ARM9系列的内核。又由于VoIP有语音编解码方面的需求，所以需要有DSP功能扩展的内核，所以ARM946E-S或ARM966E-S应该是比较合适的选择。 当然，在实际工作中的问题要比这个例子要复杂的多，比如在上一个例子中，我们也可以选择ARM7TDMI内核加一个DSP的解决方案，由ARM来完成系统控制以及网络协议盏的处理，由单独的DSP来完成语音编解码的功能。我们需要对比不同方案的面积，功耗和性能等方面的优缺点。同时我们还要考虑Cache size，TCM size，实际的内核工作频率等等相关问题，所以我们需要的一个能构快速建模的工具来帮助我们决定这些问题。现在的EDA工具为我们提供了这样的可能，例如Synopsys?的CCSS（CoCentric System Studio）以及Axys?公司的Maxsim?等工具都可以帮助我们实现快速建模，并在硬件还没有实现以前就可以提供一个软件的仿真平台，让我们在这个平台上进行软硬联仿，评估我们设想的硬件是否满足需求。 2.我们应该选择那种总线结构？ 在提供内核给我们的同时，ARM也提供了多种的总线结构。例如ASB，AHB，AHB lite，AXI等等，在定义使用何种总线的同时，我们还要评估到底怎样的总线频率才能满足我们的需求，而同时不会消耗过多的功耗和片上面积。这就是我们平时常说的Architecture Exploration的问题。 和上一个问题一样，这样的问题也需要我们使用快速建模的工具来帮我们作决定。通常，这些工具能为我们提供抽象级别很高的TLM（Transaction Level Models）模型来帮助我们建模，常用的IP在这些工具提供的库中都可以找到，例如各种ARM core，AHB/APB BFM（Bus Function Model），DMAC以及各种外设IP。这些工具和TLM模型提供了比RTL仿真快100～10000倍的软硬联仿性能，并提供系统的分析功能，如果系统架构不能满足需要，那么瓶颈在系统的什么地方，是否是内核速度不够？总线频率太低？Cache太小？还是中断响应开销太多？是否需要添加DMA？等等，诸如此类的问题，我们多可以在工具的帮助下解决。
SOC设计方法 时间：2011-01-13 19:02:31 来源：作者： 本文通过对集成电路IC技术发展现状的讨论和历史回顾,特别是通过对电子整机设计技术发展趋势的探讨,引入系统芯片（System on Chip,简称SOC）的定义,主要特点及其设计方法学等基本概念,并着重探讨面向SOC的新一代集成电路设计方法学的主要研究内容和发展趋势。 关键词：SOC 软硬件协同设计超深亚微米高层次综合IP核设计再利用引言 人类进入21世界面临的一个重要课题就是如何面对国民经济和社会发展信息化的挑战。以网络通信、软件和微电子为主要标志的信息产业的飞速发展既为我们提供了一个前所未有的发展机遇,也营造了一个难得的市场与产业环境。 集成电路作为电子工业乃至整个信息产业的基础得益于这一难得的机遇,呈现出快速发展的态势。以软硬件协同设计（Software/Hardware Co-Design）、具有知识产权的内核（IP核）复用和超深亚微米（Very Deep Sub-M集成电路ron,简称VDSM）技术为支撑的SOC是国际超大规模集成电路（VLSI）的发展趋势和新世纪集成电路的主流。 与此同时,集成电路设计技术的进步滞后于集成电路制造技术的进步已成为制约未来集成电路工业进一步健康发展的关键。传统的、基于标准单元库的设计方法已被证明不能胜任SOC的设计;现行的面向逻辑的集成电路设计方法在深亚微米集成电路设计中遇到了难以逾越的障碍;芯片设计涉及的领域不再局限于传统的半导体而且必须与整机系统结合;集成电路设计工程师们从来没有像今天这样迫切地需要汲取新知识,特别是有关整机系统的知识。所以尽快开展面向SOC的新一代集成电路设计方法学研究对于推动集成电路的发展是至关重要的。 回顾20世纪后半叶集成电路工业的历史,不难看出著名的MOORE（摩尔）定律一直在准确地描述着集成电路技术的发展。专家们普遍认为,在新的世纪中,这一著名定律仍将长期有效。尽管MOORE定律揭示的集成电路工艺技术的进步规律是那样的诱人,且其发展速度之高在现代社会是少有的,但是今天正在蓬勃发展的网络技术的进步相比（见图1）还是相形见绌,远远不能满足信息产业发展的要求。
关于SoC芯片设计技术 什么是SOC 随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC(System on a Chip)设计技术。SoC 可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。虽然SoC一词多年前就已出现，但到底什么是SoC则有各种不同的说法。在经过了多年的争论后，专家们就SoC的定义达成了一致意见。这个定义虽然不是非常严格，但明确地表明了SoC的特征： 实现复杂系统功能的VLSI； 采用超深亚微米工艺技术； 使用一个以上嵌入式CPU/数字信号处理器（DSP）； 外部可以对芯片进行编程； 怎样去理解 SoC中包含了微处理器/微控制器、存储器以及其他专用功能逻辑，但并不是包含了微处理器、存储器以及其他专用功能逻辑的芯片就是SoC。SoC技术被广泛认同的根本原因，并不在于SoC可以集成多少个晶体管，而在于SoC可以用较短时间被设计出来。这是SoC的主要价值所在——缩短产品的上市周期，因此，SoC更合理的定义为：SoC是在一个芯片上由于广泛使用预定制模块 IP(Intellectual Property)而得以快速开发的集成电路。从设计上来说，SoC就是一个通过设计复用达到高生产率的硬件软件协同设计的过程。从方法学的角度来看，SoC是一套极大规模集成电路的设计方法学，包括IP核可复用设计/测试方法及接口规范、系统芯片总线式集成设计方法学、系统芯片验证和测试方法学。SOC是一种设计理念，就是将各个可以集成在一起的模块集成到一个芯片上，他借鉴了软件的复用概念，也有了继承的概念。也可以说是包含了设计和测试等更多技术的一项新的设计技术。 SOC的一般构成