当前位置：文档之家› 实验三10进制计数器的仿真

实验三10进制计数器的仿真

10进制计数器的仿真实验名称：10进制计数器

实验过程：

1：编写VHDL语言如下：

图1 10进制计数器的文本描述2：波形仿真

（1）：设置仿真时间区域为50us。

图2 仿真时间区域（2）：编辑输入波形

图3 编辑输入波形（3）：观看仿真波形

图4 仿真结果

（4）：观察RTL电路

图5 10进制计数器RTL电路图

结论：可以通过上述方法实现不同计数器的功能！

实验5 EWB设计应用

实验五EWB5.0设计应用班级：学号：姓名：实验时间：2014年月日；实验学时：2学时；实验成绩：一、实验目的 1．熟悉EWB5.0的使用环境和EWB5.0使用一般步骤。 2．掌握模拟、数字电子电路的设计与仿真方法。二、实验内容 1、虚拟仪器的使用（1）示波器示波器为双踪模拟式，其图标和面板如下图1所示。图 1 虚拟示波器其中：Expand ---- 面板扩展按钮； Time base ---- 时基控制； Trigger ---- 触发控制，包括：①Edge ---- 上（下）跳沿触发； ②Level ---- 触发电平； ③触发信号选择按钮：Auto（自动触发按钮）； A、B（A、B通道触发按钮）；Ext（外触发按钮） X（Y）position ---- X（Y）轴偏置； Y/T、B/A、A/B ---- 显示方式选择按钮（幅度/时间、B通道/A通道、A通道/B通道）； AC、0、DC ---- Y轴输入方式按钮（AC、0、DC）。（2）电压表电压表的图标：，电压表的属性设置对话框如右图2所示。

图 2 电压表的属性设置对话框（3）电流表电流表的图标：，电流表的属性设置对话框如图3所示。图 3 电流表的属性设置对话框（4）数字信号发生器数字信号发生器的图标：，数字信号发生器的属性设置对话框如图4所示：图4 虚拟数字信号发生器面板

（5）逻辑分析仪逻辑分析仪的图标：，逻辑分析仪输出结果图5所示：图5 虚拟逻辑分析仪的输出结果 2、实验电路图（1）半波整流电容滤波电路仿真实验原理如图6。图6 半波整流电容滤波电路（2）数字全加器电路如图7 图7 数字全加器逻辑图

做一个五进制的加减法计数器

做一个五进制的加减法计数器标准化管理部编码-[99968T-6889628-J68568-1689N]

一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用JK触发器实现。第一步：根据要求进行逻辑抽象，得出电路的原始状态图。取输入数据变量为X，检测的输出变量为Z，该电路的功能是五进制计数器。当X=1时，计数器作加“1”运算，设初态为S 0。状态由S 做加1运算，状态转为S 1，输出为0；状态S 1 做加1运算，转为状态S 2 ，输出为0；状态S 2做加1运算，转为状态S 3 ，输出为0；状态S 3 做加1运算，转为状态S 4 ，输出为0；当状态S 4继续做加1运算时，状态由S 4 转到S ，输出为1。当X=0 时，计数器作减“1”运算。状态由S 做减1运算，此时产生借位，状态转为 S 4，输出为1；状态S 4 做减1运算，转为状态S 3 ，输出为0；状态S 3 做减1运算，转为状态S 2，输出为0；状态S 2 做减1运算，转为状态S 1 ，输出为0；状态S 1做减1运算，状态由S 1 转为状态S ，输出为0。由此得出状态转换图：第二步：状态编码。该电路是五进制计数器，有五种不同的状态，分别用S 0、S 1 、S 2 、S 3 、 S 4 表示五种状态，这五种状态不能作状态化简。在状态编码时，依据 2n+1

十进制4位加法计数器设计

洛阳理工学院十进制 4 位加法计数器系别：电气工程与自动化系姓名：李奇杰学号：B10041016

十进制4位加法计数器设计设计要求：设计一个十进制4位加法计数器设计设计目的： 1.掌握EDA设计流程 2.熟练VHDL语法 3.理解层次化设计的内在含义和实现设计原理通过数电知识了解到十进制异步加法器的逻辑电路图如下 Q3 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计设计内容 JK JK触发器的VHDL文本描述实现： --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is

port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clk'event and clk='0' then if j='0' and k='0' then q_s <= q_s; elsif j='0' and k='1' then q_s <= '0'; elsif j='1' and k='0' then q_s <= '1'; elsif j='1' and k='1' then q_s <= not q_s; end if; end if; end process; q <= q_s; qn <= not q_s; end one; 元件门级电路：与门VHDL文本描述实现： --与门描述library ieee; use ieee.std_logic_1164.all;

做一个五进制的加减法计数器

一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用J K 触发器实现。第一步：根据要求进行逻辑抽象，得出电路的原始状态图。取输入数据变量为X，检测的输出变量为乙该电路的功能是五进制计数器。当X=1时，计数器作加“ 1”运算，设初态为S o。状态由S o做加1运算，状态转为S i，输出为0;状态S i做加1运算，转为状态S2,输出为0;状态S2做加1运算，转为状态S3,输出为0；状态S3做加1运算，转为状态S4,输出为0；当状态S4继续做加1 运算时，状态由S4转到S0,输出为1。当X=0时，计数器作减“1”运算。状态由S0 做减1运算，此时产生借位，状态转为S4，输出为1；状态S4做减1运算，转为状态S3,输出为0；状态S3做减1运算，转为状态S2,输出为0；状态S2做减1运算，转为状态S1,输出为0;状态S1做减1运算，状态由S1转为状态 S0,输出为0。由此得出状态转换图：第二步：状态编码。该电路是五进制计数器，有五种不同的状态，分别用S0、S1、S2、S3、S4表示五种状态，这五种状态不能作状态化简。在状态编码时，依据2n+1

第三步：求出输出方程，状态方程和驱动方程（控制函数）。用 JK触发器构成逻辑电路，JK触发器的特性方程Q2n Q1n 00 01 Q n+1=J Q n+ K Q n。 XQ3n 00 01 11 10 1 000 0 X X X 1V X n 0000 00011110 (1) Q2n Q1n _________ (b) Q3n+1=X Q2 Q1n+ X Q3n Q2n Q1n 2n Q1n 00 01 11 10 1000 X X X 0X A X 00u0 状态转换表如下: 1 1 10 XQ3 00 01 11 10 Z=X Q n3 + X Q3 1n XQ3

电子线路实训——五进制计数器

目录 <一>、前言 (1) 一、设计题目 (2) 二、题目功能及要求 (2) 三、总体方案设计 (2) 四、单元电路设计 (2) （一）、电路的结构设计 (2) （二）、元器件参数设计 (6) 五、整体电路分析 (6) 六、元器件明细 (7) 七、设计结果验证 (7) 八、电路的使用说明书 (8) 九、心得体会 (8) 十、参考资料 (8)

前言一转眼，大二已经结束了，在这一学年里我们学了电路、模拟电子技术和数字电子技术等许多课程，学习和掌握了电子方面的很多理论知识。为了让我们更好的掌握所学的电子理论知识，并将理论联系到实际中，学校特地的为我们安排了这次的电子线路实训。让我们在掌握了模电、数电理论的基础上，进行理论联系实际和体会电子技术应用的初级训练。在实训的过程中，我们自己设计自己焊接，运用课堂上所学的理论知识对实际问题进行分析和解决，并弄懂所做电路的工作原理，搞清电路中各元器件的功能、作用，同时学习查阅资料，自学一些课外知识。增强了我们分析问题和解决问题的能力，培养和训练了我们制作电子电路的基本技能，提高了我们各方面的综合能力，为我们今后更好的适应社会的需求打下了基础。这样电子线路实训的机会是很难得，大学四年这样的机会并不多，所以我很珍惜这次的实训，非常认真的对待它。最后在自己的努力和老师的指导、同学的帮助下，我顺利的完成了这次的电子线路的实训。

一、设计题目五进制计数器二、题目功能及要求设计一个五进制计数器，实现0-5的循环计数。要求用555电路来实现脉冲的产生，其他常用芯片可自己选择。三、总体方案设计该五进制计数器的控制系统框图如下图所示。由计数控制器、状态译码器、计数器、秒脉冲发生器和数码显示器组成。计数控制器主要用于记录计数器的工作状态，通过译码器来控制数码显示器，脉冲发生器产生整个定时系统的时基脉冲，通过计数器实现计数。其中脉冲发生器用555电路来实现，计数器选用十进制计数器74160，计数控制器是一个与非门，选用用74ls00，译码器则用7448来实现。四、单元电路设计（一）、电路的结构设计 1、脉冲发生器的设计脉冲信号发生器用的是555定时器构成的多谐震荡器，555定时器是一种模拟和数字功能相结合的中规模集成器件，555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器，单稳态触发器及施密特触发器等脉冲产生与变换电路。这里用的是555构成的多谐震荡器, 其电路图如下:

Ewb仿真实验与实例教程

Ewb仿真实验与实例教程 1 Electronics Workbench简介电子设计自动化（Electronic Design Automation，简称EDA）技术是近代电子信息领域发展起来的杰出成果。EDA包括电子工程设计的全过程，如系统结构模拟、电路特性分析、绘制电路图和制作PCB（印刷电路板），其中结构模拟、电路特性分析称之为EDA仿真。目前著名的仿真软件SPICE（Simulation Program With Integrated Circuit Emphasis）是由美国加州大学伯克利分校于1972年首先推出的，经过多年的完善，已发展成为国际公认的最成熟的电路仿真软件，当今流行的各种EDA软件，如PSPICE、or/CAD、Electronics Workbench等都是基于SPICE开发的。 Electronics Workbench(简称EWB)是加拿大Interactive Image Technologies Led 公司于1988年推出的，它以SPICE3F5为模拟软件的核心，并增强了数字及混合信号模拟方面的功能，是一个用于电子电路仿真的“虚拟电子工作台”，是目前高校在电子技术教学中应用最广泛的一种电路仿真软件。 EWB软件界面形象直观，操作方便，采用图形方式创建电路和提供交互式仿真过程。创建电路需要的元器件、电路仿真需要的测试仪器均可直接从屏幕中选取，且元器件和仪器的图形与实物外型非常相似，因此极易学习和操作。 EWB软件提供电路设计和性能仿真所需的数千种元器件和各种元器件的理想参数，同时用户还可以根据需要新建或扩充元器件库。它提供直流、交流、暂态的13种分析功能。另外，它可以对被仿真电路中的元器件设置各种故障，如开路、短路和不同程度的漏电，以观察不同故障情况下电路的状态。EWB软件输出方式灵活，在仿真的同时它可以储存测试点的所有数据，列出被仿真电路的所有元器件清单，显示波形和具体数据等。由于它所具有的这些特点，非常适合做电子技术的仿真实验。 2 EWB的基本界面 [要点提示]

五进制计数器

实验报告课程名称：电子技术基础2 第7 次实验实验名称：同步时序电路逻辑设计实验时间：2013 年11 月10 日实验地点：机号学号：姓名：教师姓名：评定成绩：

实验7 同步时序电路逻辑设计一、实验目的： 1．掌握同步时序电路逻辑设计过程。 2．掌握实验测试所设计电路的逻辑功能。 3．学习EDA软件的使用。二．实验仪器：序号芯片或器材名称型号 1 主从JK触发器JKFF 2 二输入与门组件AND-2 3 BCD数字显示译码器7SED-B 三、实验原理：同步时序电路逻辑设计流程图如图7-1 所示。其主要步骤有： 1．确定状态转移图或状态转移表

根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表。 2．状态化简将原始状态转移图或原始状态转移表中的多余状态消去，以得到最简状态转移图或状态转移表，这样所需的元器件也最少。 3．状态分配这是用二进制码对状态进行编码的过程，状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响电路的复杂程度。状态分配是否合理需经过实践检验，因此往往需要用不同的编码进行尝试，以确定最合理的方案。 4．选择触发器通常可以根据实验室所提供的触发器类型，选定一种触发器来进行设计，因为同步时序电路触发器状态更新与时钟脉冲同步，所以在设计时应尽量采用同一类型的触发器。选定触发器后，则可根据状态转移真值表和触发器的真值表作出触发器的控制输入函数的卡诺图，然后求得各触发器的控制输入方程和电路的输出方程。 5．排除孤立状态理论上完成电路的设计后，还需检查电路有否未指定状态，若有未指定状态，则必须检查未指定状态是否有孤立状态，即无循环状态，如果未指定状态中有孤立状态存在，应采取措施排除，以保证电路具有自启动性能。经过上述设计过程，画出电路图，最后还必须用实验方法对电路的逻辑功能进行验证，如有问题，再作必要的修改。时序电路的功能测试可以用静态和动态两种方法进行，静态测试由逻辑开关或数据开关提供输入信号，测试各级输出状态随输入信号变化的情况，可用指示灯观察，用状态转移真值表或功能表来描述。动态测试是在方波信号的作用下，确定各输出端输出信号与输入信号之间的时序图，可用示波器观察波形。在实际的逻辑电路设计中，以上的设计过程往往不能一次性通过，要反复经过许多次仿真调试，才能符合设计要求，既费时费力，又提高了产品的成本，而且，随着电路的复杂化，受工作场所及仪器设备等因素的限制，许多试验不能进行。为了解决这些问题，很多国内外的电子设计公司推出了专门用于电子线路仿真和设计的“电子设计自动化（EDA）”（Electronics Design Automation）软件，例如Proteus,电子产品设计人员利用这个软件对所设计的电路行仿真和调试，一方面可以验证所设计的电路是否能达到设计要求的技术指标，另一方面又可以通过改变电路中元器件的参数，使整个电路性能达到最佳。四、实验内容：要求：设计一个自然二进制码的五进制计数器实验步骤： ①画出状态图该电路无输入，只要对触发脉冲进行计数，所以状态图已经确定。根据题意画出自然二进制码的5进制状态图。

数字电子技术课程设计-同步五进制加法计数器-D触发器JK触发器

长沙学院课程设计说明书题目同步五进制加法计数器系(部) 电子与通信工程专业(班级) 电气工程及其自动化姓名黄明发学号*********** 指导教师瞿瞾起止日期 5.21-5.25

数字电子技术课程设计任务书(5) 系（部）：电子与通信工程系专业：电气工程及其自动化指导教师：瞿曌课题名称同步五进制加法计数器电路设计设计内容及要求试用触发器设计一个同步五进制加法计数器。应检查是否具有自启动能力。设置一个复位按钮和一个启动按钮。采用数码管显示计数器的数值。设计工作量1、系统整体设计； 2、系统设计及仿真； 3、在Multisim或同类型电路设计软件中进行仿真并进行演示； 4、提交一份完整的课程设计说明书，包括设计原理、仿真分析、调试过程，参考文献、设计总结等。进度安排起止日期（或时间量）设计内容（或预期目标）备注第一天课题介绍，答疑，收集材料第二天设计方案论证第三天进行具体设计第四天进行具体设计第五天编写设计说明书教研室意见年月日系（部）主管领导意见年月日长沙学院课程设计鉴定表

姓名黄明发学号20100 42213 专业电气工程及其自动化班级 2 设计题目同步五进制加法计数器指导教师瞿瞾指导教师意见：评定等级：教师签名：日期：答辩小组意见：评定等级：答辩小组长签名：日期：教研室意见：教研室主任签名：日期：系（部）意见：系主任签名：日期：说明课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类；

目录课程设计的目的 (4) 课程设计内容及要求 (4) 课程设计原理 (4) 课程设计方案步骤 (4) 建立状态图 (5) 建立状态表 (5) 状态图化简、分配，建立卡诺图 (5) 确定状态方程以及激励方程 (5) 绘制逻辑图，检查自启动能力 (6) 绘制逻辑电路图并仿真 (6) 观察时序电路逻辑分析仪，调节频率 (6) 课程设计的思考与疑问 (7) 课程设计总结 (8) 参考文献 (8)

EWB仿真软件介绍

第一节EWB电子电路仿真软件简介电子工作平台Electronics Workbench (EWB)(现称为MultiSim) 软件是加拿大Interactive Image Technologies公司于八十年代末、九十年代初推出的电子电路仿真的虚拟电子工作台软件，它具有这样一些特点：（1）采用直观的图形界面创建电路：在计算机屏幕上模仿真实实验室的工作台，绘制电路图需要的元器件、电路仿真需要的测试仪器均可直接从屏幕上选取；（2）软件仪器的控制面板外形和操作方式都与实物相似，可以实时显示测量结果。（3）EWB软件带有丰富的电路元件库，提供多种电路分析方法。（4）作为设计工具，它可以同其它流行的电路分析、设计和制板软件交换数据。（5）EWB还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况，熟悉常用电子仪器测量方法。因此非常适合电子类课程的教学和实验。这里，我们向大家介绍EWB软件的初步知识，基本操作和分析方法，。更深入的内容请阅读相关书籍。

第二节EWB电子电路仿真软件界面1．EWB的主窗口 2．元件库栏

信号源库基本器件库二极管库

模拟集成电路库指示器件库仪器库第三节EWB的基本操作方法介绍

１．创建电路（１）元器件操作元件选用：打开元件库栏，移动鼠标到需要的元件图形上，按下左键，将元件符号拖拽到工作区。元件的移动：用鼠标拖拽。元件的旋转、反转、复制和删除：用鼠标单击元件符号选定，用相应的菜单、工具栏，或单击右键激活弹出菜单，选定需要的动作。元器件参数设置：选定该元件，从右键弹出菜单中选Component Properties可以设定元器件的标签（Label）、编号（Reference ID）、数值（Value）和模型参数（Model）、故障（Fault）等特性。说明：①元器件各种特性参数的设置可通过双击元器件弹出的对话框进行；②编号（Reference ID）通常由系统自动分配，必要时可以修改，但必须保证编号的唯一性；③故障（Fault）选项可供人为设置元器件的隐含故障，包括开路（Open）、短路（Short）、漏电（Leakage）、无故障（None）等设置。（２）导线的操作主要包括：导线的连接、弯曲导线的调整、导线颜色的改变及连接点的使用。连接：鼠标指向一元件的端点，出现小园点后，按下左键并拖拽导线到另一个元件的端点，出现小园点后松开鼠标左键。删除和改动：选定该导线，单击鼠标右键，在弹出菜单中选delete 。或者用鼠标将导线的端点拖拽离开它与元件的连接点。说明：①连接点是一个小圆点，存放在无源元件库中，一个连接点最多可以连接来自四个方向的导线，而且连接点可以赋予标识；②向电路插入元器件，可直接将元器件拖曳放置在导线上，然后释放即可插入电路中。（3）电路图选项的设置 Circuit/Schematic Option对话框可设置标识、编号、数值、模型参数、节点号等的显示方式及有关栅格（Grid）、显示字体（Fonts）的设置，该设置对整个电路图的显示方式有效。其中节点号是在连接电路时，EWB自动为每个

EWB概述

第一章EWB概述 EWB是Electronics Workbench的缩写,称为电子工作平台,是一种在电子技术界广为应用的优秀计算机仿真设计软件,被誉为"计算机里的电子实验室". 其特点是图形界面操作,易学、易用,快捷、方便,真实、准确,使用EWB可实现大部分硬件电路实验的功能. 电子工作平台的设计试验工作区好像一块"面包板",在上面可建立各种电路进行仿真实验.电子工作平台的器件库可为用户提供350多种常用模拟和数字器件,设计和试验时可任意调用. 虚拟器件在仿真时可设定为理想模式和实模式,有的虚拟器件还可直观显示,如发光二极管可以发出红绿蓝光,逻辑探头像逻辑笔那样可直接显示电路节点的高低电平,继电器和开关的触点可以分合动作,熔断器可以烧断,灯泡可以烧毁,蜂鸣器可以发出不同音调的声音,电位器的触点可以按比例移动改变阻值. 电子工作平台的虚拟仪器库存放着数字电流表、数字电压表、数字万用表、双通道1000MHz 数字存储示波器、999MIHz数字函数发生器、可直接显示电路频率响应的波特图仪、16路数字信号逻辑分析仪、16位数字信号发生器等,这些虚拟仪器随时可以拖放到工作区对电路进行测试,并直接显示有关数据或波形. 电子工作平台还具有强大的分析功能, 可进行直流工作点分析, 暂态和稳态分析,高版本的EWB还可以进行傅立叶变换分析、噪声及失真度分析、零极点和蒙特卡罗等多项分析. 使用EWB对电路进行设计和实验仿真的基本步骤是: 1、用虚拟器件在工作区建立电路; 2、选定元件的模式、参数值和标号; 3、连接信号源等虚拟仪器; 4、选择分析功能和参数; 5、激活电路进行仿真; 6、保存电路图和仿真结果. 第二章初识EWB 2.1 EWB5.0的安装和启动 EWB5.0版的安装文件是EWB50C.EXE.新建一个目录EWB5.0作为EWB的工作目录,将安装文件复制到工作目录,双击运行即可完成安装. 安装成功后,在工作目录下会产生可执行文件EWB32.EXE 和其它一些文件,EWB32.EXE的图标如图2-1,双击该图标即可运行EWB.也可以在Windows的桌面上创建EWB32.EXE的快捷方式,通过此快捷方式启动EWB. 2.2 认识EWB的界面 EWB与其它Windows应用程序一样,有一个标准的工作界面,它的窗口由标题条、菜单条、常用工具栏、虚拟仪器、器件库图标条、仿真电源开关、工作区及滚动条等部分组成. 标题条中,显示出当前的应用程序名Electronics Workbench,即电子工作平台. 标题条左端有一个控制菜单框,右边是最小化、最大化(还原)和关闭三个按钮. 菜单条位于标题条的下方,共有六组菜单:File(文件)、Edie(编辑)、Circuit(电路)、Analysis(分析)、Window(窗口)和Help(帮助), 在每组菜单里,包含有一些命令和选项,建立电路、实验分析和结果输出均可在这个集成菜单系统中完成. 在常用工具栏中,是一些常用工具按钮.

ewb数字电路仿真实验

第二部分、数字电路部分四、组合逻辑电路的设计与测试一、实验目的 1、掌握组合逻辑电路的设计的设计与测试方法。 2、熟悉EWB中逻辑转换仪的使用方法。二、实验内容设计要求：有A、B、C三台电动机，要求A工作B也必须工作，B工作C也必须工作，否者就报警。用组合逻辑电路实现。三、操作 1、列出真值表，并编写在逻辑转换仪中“真值表”区域内，将其复制到下 ABC 输入，输出接彩色指示灯，验证电路的逻辑功能。将连接的电路图复制到下表中。

五、触发器及其应用一、实验目的 1、掌握基本JK、D等触发器的逻辑功能的测试方法。 2、熟悉EWB中逻辑分析仪的使用方法。二、实验内容 1、测试D触发器的逻辑功能。 2、触发器之间的相互转换。 3、用JK触发器组成双向时钟脉冲电路，并测试其波形。三、操作 1、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 n n D +1 Q= 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器。图2.5.1为双D 74LS74的引脚排列及逻辑符号。图2.5.1 74LS74的引脚排列及逻辑符号在EWB中连接电路如图2.5.2所示，记录表2.5.1的功能表。图2.5.2

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。在T ′触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中，其状态方程为：1n n Q Q +=。同样，若将D 触发器Q 端与D 端相连，便转成T ′触发器。如图2.5.3所示。 CP Q Q 图2.5.3 D 转成T ′ 在EWB 中连接电路如图2.5.4所示，测试其功能。图2.5.4 D 转成T ′触发器 3、双向时钟脉冲电路的测试。 ①、按图2.5.5用JK 触发器和与非门组成双向时钟脉冲电路。

实验十进制加减法计数器

实验1 十进制加减法计数器实验地点：电子楼218 实验时间：2012年10月19日指导老师：黄秋萍、陈虞苏实验要求：设计十进制加减法计数器，保留测试程序、设计程序、仿真结果 1.设计程序： module count(EN,CLK,DOUT,F,RST); input EN,CLK,F,RST; output [3:0]DOUT; reg [3:0]DOUT; always@(posedge CLK) begin :abc if(EN) if(!RST) if(F) begin :a DOUT=DOUT+1; if(DOUT==10) DOUT=0; end //END A else begin :b DOUT=DOUT-1; if(DOUT==15) DOUT=9; end else DOUT=0; else DOUT=DOUT; end endmodule 2.测试程序 `timescale 10ns/1ns module test_count; wire [3:0] DOUT; reg EN,F,RST,CLK; count M(EN,CLK,DOUT,F,RST); initial begin :ABC CLK=0; EN=0;

RST=1; F=1; #100 EN=1; #200 RST=0; #1500 F=0; #3000 $stop; end always #50 CLK=~CLK; initial $monitor("EN=%b,F=%b,RST=%b,DOUT%D",EN,F,RST,DOUT); endmodule 3.测试结果 # EN=0,F=1,RST=1,DOUT x # EN=1,F=1,RST=1,DOUT x # EN=1,F=1,RST=1,DOUT 0 # EN=1,F=1,RST=0,DOUT 0 # EN=1,F=1,RST=0,DOUT 1 # EN=1,F=1,RST=0,DOUT 2 # EN=1,F=1,RST=0,DOUT 3 # EN=1,F=1,RST=0,DOUT 4 # EN=1,F=1,RST=0,DOUT 5 # EN=1,F=1,RST=0,DOUT 6 # EN=1,F=1,RST=0,DOUT 7 # EN=1,F=1,RST=0,DOUT 8 # EN=1,F=1,RST=0,DOUT 9 # EN=1,F=1,RST=0,DOUT 0 # EN=1,F=1,RST=0,DOUT 1 # EN=1,F=1,RST=0,DOUT 2 # EN=1,F=1,RST=0,DOUT 3 # EN=1,F=1,RST=0,DOUT 4 # EN=1,F=1,RST=0,DOUT 5 # EN=1,F=0,RST=0,DOUT 5 # EN=1,F=0,RST=0,DOUT 4 # EN=1,F=0,RST=0,DOUT 3 # EN=1,F=0,RST=0,DOUT 2 # EN=1,F=0,RST=0,DOUT 1 # EN=1,F=0,RST=0,DOUT 0 # EN=1,F=0,RST=0,DOUT 9 # EN=1,F=0,RST=0,DOUT 8 # EN=1,F=0,RST=0,DOUT 7 # EN=1,F=0,RST=0,DOUT 6 # EN=1,F=0,RST=0,DOUT 5

进制计数器

《电子线路》课程设计报告一、设计目的本课程设计是脉冲数字电路的简单应用，在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、交通信号灯、红绿灯,还可以用来做为各种药丸,药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。本设计主要能完成：显示30秒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动功能；在直接清零时，数码管显示器灭灯；计时器为30秒递加计时其计时间隔为1秒；计时器递加计时到零时，数码显示器不灭灯。二、设计要求 1、具有显示30秒计时功能：（1）系统设置外部操作开关，控制计时器的直接清零、启动；（2）在直接清零时，要求数码管显示器灭灯；（3）计时器为30秒递加计时，其计时间隔为1秒；（4）计时器递加计时到30时，数码显示器不能灭灯。 2、设计任务及目标：（1）根据原理图分析各单元电路的功能；（2）熟悉电路中所用到的各集成块的管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；

（4）写出完整、详细的课程设计报告。三、原理框图（1）总体参考方案： 30秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、译码显示电路的显示等功能。图 1 30秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。译码显示电路由CD4026和共阴极七段LED显示器组成。（2）设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、译码显示电路的显示。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，计数实现计数功能；当启动开关断开时，计数器不工作。系统设计框图如图1所示。如果根据实验所提供的参考器件，还可在秒脉冲发生模块上做些变化，前者产生的脉冲周期直接是1秒；如果让其产生的秒脉冲频率为10Hz，触发脉冲输出的方波周期为0.1秒，再将该脉冲信号送到由74LS161构成的十分频器，由74LS161输出的脉冲周期为1秒，再将该信号送到计数器74LS161。如此就可得到两个方案，

十进制加法计数器

十进制加法器设计 1课程设计的任务与要求课程设计的任务 1、综合应用数字电路知识设计一个十进制加法器。了解各种元器件的原理及其应用。 2、了解十进制加法器的工作原理。 3、掌握multisim 软件的操作并对设计进行仿真。 4、锻炼自己的动手能力和实际解决问题的能力。 5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。课程设计的要求 1、设计一个十进制并运行加法运算的电路。 2、0-9十个字符用于数据输入。 3、要求在数码显示管上显示结果。 2十进制加法器设计方案制定加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。

第二步将置入的数运用加法电路进行加法运算。第三步前面所得结果通过另外两个七段译码器显示。即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。 3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。由于一位8421BCD 数A加一位数B有0到18这十九种结果。而且由于显示的关系,当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：

数字逻辑电路实验指导书(2016)

Xuzhou Institute of Technology 数字逻辑电路实验指导书使用班级：15级计算机专业 2016年9月

目录学生实验守则 (3) 电工电子实验室安全制度 (4) 实验报告要求 (5) 实验一THD-1数字电路箱的使用 (6) 实验二TTL集成门电路 (8) 实验三组合逻辑电路设计 (11) 实验四综合实验（组合电路） .................................................................. 错误！未定义书签。实验五译码器、显示器 ............................................................................... 错误！未定义书签。实验六触发器. (13) 实验七计数器及其应用 (18) 实验八555定时器 (21) 实验九移位寄存器........................................................................................ 错误！未定义书签。实验十综合实验（时序电路） .................................................................. 错误！未定义书签。附录1 V-252型双踪示波器......................................................................... 错误！未定义书签。附录2 EE1641B型函数信号发生器.......................................................... 错误！未定义书签。附录3 SX2172型交流毫伏表 ..................................................................... 错误！未定义书签。附录4 VC9801+型数字万用表 .. (22) 附录5 EWB电子仿真软件 (24)

10进制加法计数器课程设计

西北师范大学知行学院数字电子实践论文课题：74ls161组成的十进制加法计数器（置数法）班级：14电本学号：14040101114 姓名：于能海

指导老师：崔用明目录第1章前言 (1) 1.1 摘要 (1) 1.2 设计目的 (2) 1.3 设计内容及要求 (2) 第2章设计方案 (3) ....................................................................................................................... 错误！未定义书签。 2．1主要芯片功能介绍 (3) 2.2.1 四位二进制计数器74161介绍 (3) ............................................................................................................... 错误！未定义书签。 2.2 工作原理 (4) 第3章硬件设计 (4) 3.1 单元电路设计 (4) 3.2 总硬件电路图 (5) 第4章仿真与试验 (6) 4.1 仿真结果 (6) 4.2 调试中遇到的问题 (7) 第5章结论和体会 (8)

第1章前言 1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。本十进制加法计数器是基于74161芯片而设计的，该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。关键词：74ls161计数器 Introduction In the course of digital circuit technology, the counter memory function is the number of pulses, it is a digital system, the most widely used basic sequential logic components. The main role of the counter in the micro-computer system is to provide real-time clock for the CPU and I / O devices to achieve the timer interrupt, timing detection, scheduled scanning, the timing display timing control, or to count external events. General computer systems and computer application systems are equipped with a timer / counter circuit, it can as a counter action, but also as a timer, the basic working principle is "minus 1" count. Counter: CLK input pulse is a non-periodic event count pulses to zero when calculating unit, OUT outputs a pulse signal, to show the count is completed. The decimal addition counter is designed based on the 74161 chip, the low potential sensor senses when to rely on external signals, sensors in an object within the sensing range, otherwise it is a high potential. Within the sensing range of the sensor when an object is moved out of date, sensor potential from high to low and then high, appears on the edge. Counter is automatically incremented and displayed on a digital control. The decimal addition counters have two seven-segment LED. It can count from 0 to 99 objects, and easy to expand. The design concept of decimal addition counter is used to count on a factory assembly line products, automatic counting, convenient and simple. Keywords:74ls161counter

做一个五进制的加减法计数器

做一个五进制的加减法计数器 The final edition was revised on December 14th, 2020.