数字集成电路四个基本引脚识图方法 集成电路的引脚很多，各种用途的集成电路其各引脚的具体作用不同，所以它崐的引脚外电路也不同，这里只介绍各种集成电路共同有的输入引脚、输出引脚、直崐流电压供给（电源）引脚和接地引脚外电路一 般特征。 １.输入引脚外电路 一般集成电路都有输入引脚，这是集成电路各引脚中最基本引脚之一。对某种崐具体的集成电路有几个输入引脚，这与该集成电路的功能等情况有关。了解输入引崐脚外电路对识图和修理的具体意义如下：（１）知道信号从哪个引脚输入集成电路内部。一般情况下只要了解信号是如崐何输入集成电路的，对于信号在集成电路内部的处理只要知道结果就可以了。 （２）输入引脚电路与前面一级电路输出端电路相连。 （３）数字集成电路的输入引脚回路中，有的设置有隔直电容，有的则没有电崐容，这要根据具体的 数字集成电路情况而定。 （４）一个数字式集成电路有几个输入引脚，这几个输入引脚各输入什么信号崐要视具体集成电路而定，通常数字集成电路有多个输入引脚，而且这几个输入信号崐都正常时才能获得一个完整的输入信息。 （５）修理时，可以通过示波器来观察输入引脚上的信号波形，以判断前级电崐路工作是还正常，是否有信号加到这一集成电路中，这样可以判断集成电路工作是崐否正常。 ２.输出引脚外电路 一般集成电路都有输出引脚，这也是集成电路各引脚中最基本引脚之一。了解崐输出引脚外电路对识 图和修理的具体意义如下： （１）识别了输出引脚可以知道信号通过集成电路内电路处理之后，从哪根引崐脚输出到外电路来，并可知道送到下一级电路的输入端，因为输出引脚与下一级电崐路输入端相连。 （２）数字集成电路的输出回路中，有的设置有隔直电容，有的则没有电容，崐这也是根据具体的数 字集成电路情况而定。 （３）通常数字集成电路有多个输出引脚。 （４）在修理中，为了检验信号是否已经从集成电路输出，要了解输出引脚，崐若输出引脚上的输出信号波形正常，可以说明这一集成电路工作正常，则否可以说崐明该集成电路工作不正常。 ３.电源引脚 集成电路一定要有电源引脚，电源引脚用来给集成电路内电路供给直流工作电崐压，集成电路各部分内电路所需的直流工作电压都是通过电源引脚为其提供的。分崐析电源引脚对分析集成电路工作原理和修 理具有下列一些实际意义： （１）电源引脚用来为集成电路的正常工作提供直流工作电压，这一引脚必不崐可少。 （２）集成电路的电源引脚外电路情况共有四种：一是采用正极性直流电压供崐电，二是可以采用负极性的直流电压供电，三是可以采用正、负极性直流电压同时崐供电，四是采用正、负极性对称电源供电，一般单独用负极性直流电压供电的情况崐很少。所谓正、负对称电源是指正电源电压大小的绝对值等于负 电源电压大小的绝崐对值。 （３）电源引脚外电路与整机电源电路相连。 （４）分析集成电路的电源引脚对修理十分有意义，因为当怀疑集成电路不能崐正常工作时，首先要 检查的是集成电路的电源引脚。 （５）当集成电路各个引脚上均没有直流电压时，这时要检查集成电路电源引崐脚上是否有直流工作 电压，所以分析电源引脚外电路十分重要。 ４.接地引脚 集成电路各部分电路接在内电路连接在一起，然后通过接地引脚与外电路中的崐地线相连，这样的引脚称为集成电路的接地引脚，没有接引脚集成电路内电路是不崐能正常工作的。
实验报告 课程名称：集成电路原理 实验名称：模拟集成电路版图设计与验证小组成员： 实验地点：科技实验大楼606 实验时间：2017年6月19日 2017年6月19日 微电子与固体电子学院
一、实验名称：模拟集成电路版图设计与验证 二、实验学时：4 三、实验原理 1、电路设计与仿真 实验2内容，根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。 2、工艺设计 根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。 3、版图设计 按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。并优化版图结构。 四、实验目的 本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。其目的在于： 1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。 2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。 通过该实验，使学生掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强学生的设计与综合分析能力。 五、实验内容 1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。 3、整理版图生成文件，总结、撰写并提交实验报告。 六、实验仪器设备 （1）工作站或微机终端一台 （2）EDA仿真软件1套 七、实验步骤 1、根据实验指导书掌握Cadence EDA仿真环境的调用。熟悉版图编辑器Layout Editor的使用。了解基本的布局布线方法及元器件的画法。 2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、V out、V DD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。 表 1运放各器件版图参数
电子科技大学 实验报告 学生姓名:连亚涛/王俊颖学号：2011031010032/0007指导教师：王向展实验地点：微固楼606实验时间：2014.6. 一、实验室名称：微电子技术实验室 二、实验项目名称：模拟集成电路版图设计和绘制 三、实验学时：4 四、实验原理 参照实验指导书。 五、实验目的 本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。其目的在于： 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计， 掌握基本的IC版图布局布线技巧。 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计。 六、实验内容 1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。 2、根据设计指标要求，自主完成版图设计，并掌握布局布线的基本技巧。 七、实验仪器设备 （1）工作站或微机终端一台
八、实验步骤 1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握CadenceEDA 仿真环境的调用。 2、根据设计指标要求，设计出如下图所示的运算放大器电路版图，过程中应注意设计规则。 九、实验数据及结果分析： 1、通过本次实验掌握了UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。达到了实验目的。 2、根据设计指标要求，设计出运算放大器模拟集成电路版图。 (备注：小组共同完成) 十、实验结论： 通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，完成了运算放大器集成电路版图的设计，其难点是版图的布局布线和设计规则的理解。 十一、总结及心得体会： 2学会了cadence在linux下的使用，在回去安装Ubuntu的过程中发生了很多错误，有了一定的提高，让我了解到使用免费破解的专业软件的不易。其次，cadence使用过程中，有很多技巧值得认真学习，如左手键盘右手鼠标操作，以及先画基本的接触孔，再画mos管，再用已有的Mos管拼接出其他宽长比的方法。同时，学会了如何提高画图效率的“偷懒”的办法。 当然，还有很多的不足，比如有些地方容易忽略版图的规则没有全局考量，造成重复赶工。在一些技巧上，如画不规则多边形保护环的方法还是太笨，没有用聪明的方法（多次shift+c）。
集成电路版图设计 班级12级微电子姓名陈仁浩学号2012221105240013 摘要：介绍了集成电路版图设计的各个环节及设计过程中需注意的问题，然后将IC版图设计与PCB版图设计进行对比，分析两者的差异。最后介绍了集成电路版图设计师这一职业，加深对该行业的认识。 关键词: 集成电路版图设计 引言: 集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计者对于开发超性能的集成电路是极其关键的。 一、集成电路版图设计的过程 集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程，它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识，还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。具体的过程为： 1、画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组，每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？ 2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查： （1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，发现错误时，会在错误的地方做出标记，并且做出解释。
实验38 模拟集成电路的版图设计 模拟集成电路设计是现代集成电路设计的重要组成部分。模拟集成电路的版图设计是模拟集成电路设计环节中的重要关键环节。模拟集成电路版图设计的优劣直接影响着整个集成电路的性能和设计的成败。 本实验要求学生在系统地学习了《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等专业知识的基础上，使用Tanner公司设计开发的集成电路版图设计工具Ledit软件，独立完成CMOS模拟集成电路单元的版图设计和布局工作，提高模拟集成电路版图设计和布局能力，强化对模拟集成电路制造技术的理解和知识运用能力，培养学生初步的模拟集成电路版图设计能力。 一、实验原理 1. 模拟集成电路版图中的器件与设计规则 在模拟集成电路中，主要器件有NMOS、PMOS、NPN和PNP晶体管，二极管、电阻和电容等。这些器件在Ledit软件中，实现的方法存在较大差异，但都是遵循器件的定义实现的。器件的定义存储在以.ext为后缀的器件萃取文件中。 在Ledit软件环境下，P型衬底N阱CMOS 2P2M工艺下(两层多晶两层金属>，模拟集成电路版图中器件的设计规则，除去与数字集成电路版图设计中通用的规则外，主要还有：NPN、PNP晶体管设计规则、电容设计规则和电阻设计规则等，表38.1中摘录了这些规则中的部分内容。使用这些设计规则可以实现NPN、PNP、MOS电容和电阻等器件版图。 表38.1 P型衬底N阱CMOS工艺下，=1.0μm部分设计规则
在绘制模拟集成电路版图时，所绘制的各种基本图形尺寸不能小于这些设计规则要求的尺寸，否则将导致设计规则错误。在Ledit软件环境下，完成设计规则检查的功能称为设计规则检查 数字集成电路专题研究 摘要：现在的电路可以分为两个方向，一个是数字，还有一个是模拟，在此更加偏重对数字方面的研究！全文一共可以分为两部分，一部分是基本的数字电路，还有一部分为较大型的集成电路。前一部分（基本数字电路）从认识数字电路开始，其间涉及到数字电路的分析方法---函数分析方法；在数字电路中分TTL 和COMS两种电路，在此报告中提到了这两种电路的电平比较关系。因COMS电路功耗低、工作电压范围宽、扇出能力强和售价低等优点，所以着重介绍一下CMOS 电路的常用特性，以及由它构成的一些常见的数字电路！而在后半部方介绍的是集成电路，从集成电路的分类到如何做好集成电路的设计;集成电路的设计分为前端和后端设计前端是指逻辑部分，后端是指物理层的设计．前端是设计内部的逻辑．后端是指假设逻辑设计已经完成，如何做出最后的芯片，涉及到芯片内部如何分区，如何布线，模拟部分，寄生效应等等．而由于专业方向这里又着重去讨论前端设计：系统集成芯片（SoC）的IC设计。同时收集了一些集成电路的设计工具。 关键字：数字电路函数表示 COMS集成电路常 见的数字电路集成电路分类 IC前端设计工具系统集成芯片SOC IC设计软件 VHDL/ Veriolg HDL 正文： 一．数字电路简介： 在电子设备中，通常把电路分为模拟电路和数字电路两类，前者涉及模拟信号，即连续变化的物理量，例如在24小时内某室内温度的变化量；后者涉及数字信号，即断续变化的物理量，开关K 快速通、断时，在电阻R 上就产生一连串的脉冲（电压），这就是数字信号。人们把用来传输、控制或变换数字信号的电子电路称为数字电路。数字电路工作时通常只有两种状态：高电位（又称高电平）或低电位（又称低电平）。通常把高电位用代码“1 ”表示，称为逻辑“1 ”；低电位用代码“0 ”表示，称为逻辑“0 ”（按正逻辑定义的）。注意：有关产品手册中常用“H ”代表“1 ”、“L ”代表“0 ”。实际的数字电路中，到底要求多高或多低的电位才能表示“1 ”或“0 ”，这要由具体的数字电路来定。例如一些TTL 数字电路的输出电压等于或小于0.2V，均可认为是逻辑“0 ”，等于或者大于3V，均可认为是逻辑“1 ”（即电路技术指标）。CMOS数字电路的逻辑“0 ”或“1 ”的电位值是与工作电压有关的。讨论数字电路 集成电路版图设计笔试面试大全 1. calibre语句 2. 对电路是否了解。似乎这个非常关心。 3. 使用的工具。 , 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图 绘制和DRC，LVS，ERC等后端验证 4. 做过哪些模块 其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接 5. 是否用过双阱工艺。 工艺流程见版图资料 在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。 制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。 双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。 N阱、P阱之间无space。 6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是 模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的模拟电路与噪声最小的数字电路邻近。 芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对单元以及内部信号的干扰。模块间摆放时要配合压焊点的分布，另外对时钟布线要充分考虑时延，不同的时钟信号布线应尽量一致，以保证时钟之间的同步性问题。而信号的走线要完全对称以克服外界干扰。 二(电源线和地线的布局问题 1. calibre语句 2. 对电路是否了解。似乎这个非常关心。 3. 使用的工具。 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula拽可乐（DIVA）,等软件进行IC版图绘制和DRC，LVS，ERC等后端验证 4. 做过哪些模块 其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接 5. 是否用过双阱工艺。 工艺流程见版图资料 在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种 沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成， 但是工艺较复杂。 制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可 以用SiO2层进行注入。 双阱CMOS采用原始材料是在P+衬底（低电阻率）上外延一层轻掺杂的外延层P-（高电阻率）防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。 N阱、P阱之间无space。 6. 你认为如何能做好一个版图？或者做一个好版图需要注意些什么需要很仔细的回答！ 答：一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是 模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相 关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高 摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来 分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较 低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的 模拟电路与噪声最小的数字电路邻近。 芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对 赛微电子网更多电子资料请登录赛微电子网https://www.doczj.com/doc/844257822.html, 实验32 数字集成电路版图提取 数字集成电路产品应用领域十分广泛，数字集成电路的设计技术已经成熟。集成电路反向设计是一种重要的集成电路设计方法，数字集成电路版图的反向提取是数字集成电路反向设计方法中的重要关键环节之一。 本实验要求学生独立对给定的CMOS数字集成电路单元版图，完成电路的反向提取、绘制整理和功能分析等工作。通过对CMOS数字集成电路单元版图的反向提取实验，锻炼和提高了学生对半导体器件和数字集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对数字集成电路反向设计思想的理解，加强了学生灵活运用所学“半导体物理”、“场效应器件物理”、“数字集成电路设计”和“集成电路制造技术”等理论知识的能力。 一、实验原理 1. CMOS工艺简介 在现代集成电路工艺技术中，CMOS工艺技术占据重要位置，得到了广泛的应用。P型衬底N阱CMOS工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。各种工艺技术多次出现，达到了对半导体器件和集成电路图形的逐一加工处理。最终形成了图形化的半导体器件和集成电路。 氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要作用有：栅绝缘介质、杂质掩蔽和隔离保护等。光刻技术是通过紫外光或电子束对涂有光刻胶的衬底进行照射，利用光刻胶在光照前后溶解性的变化，实现光刻掩膜版到衬底上的图形转移，为后续加工工艺开设窗口。刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀的技术，是实现对多余材质进行去除的一项技术。离子注入是通过加速杂质离子并将杂质离子打入靶材料的一种掺杂技术。可以实现P型和N型杂质的掺入。淀积技术是通过物理化学方法在基片上生长材料的一种技术。可以实现多晶硅栅材料的生长等。 2. MOS晶体管认知 在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。在数字集成电路版图的照片中，NMOS管阵列和PMOS 管阵列一般分别制作在不同的区域，PMOS管阵列制作在一个或多个N阱内，NMOS管阵列制作在一个或多个区域。这一点在照片中可以明显地区分开来。PMOS管阵列包括加大的N阱和多个较小的P型有源区，NMOS管阵列则只包 实验室提供的常用TTL 器件如下： 附录：常用数字集成电路管脚排列及逻辑符号 1A 1B 1Y 2A 2B 2Y 4A 4B 4Y 3A 3B 3Y GND V 图D-1 74LS00四2输入与非门 图D-2 74LS01四2输入与非门（OC ） 8 9 10 11 1 2 12 13 3 14 4 5 6 7 4Y GND 4A 5Y 6A 6Y 5A V CC 1A 1Y 2A 2Y 3A 3Y 。 1。 1 。 1 。 1 。 1 。 1 图D-3 74LS02四2输入或非门 图D-4 74LS04六反相器 8 910 11 121213 314 4567GND & & & & 1A 1B 1Y 2A 2B 2Y 4A 4B 4Y 3A 3B 3Y V CC 8 9 10 11 1212 13 314 4567 1C 1Y 3C 3B 3A 3Y 1A 1B 2A 2B 2C 2Y GND Vcc 。&&&。。 图D-5 74LS08四2输入与门 图D-6 74LS10三3输入与非门 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 Vcc 2D 2C 2B 2A 2Y 1A 1B 1C 1D 1Y GND 。 &。 & N N 1A 1B 2Y 2A 2B 3Y 3A 3B 4Y 4A 4B GND V CC 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 1Y 1 1 1 1 ≥≥≥≥ 图D-7 74LS20双4输入与非门 图D-8 74LS32四2输入或门 8 9 10 11 1212 13 314 45 6 7 ≥1 。 A C D E F N GND N N B H G Y V CC D R S D Q 2D R 1 1D 1CP 1 1Q 1 S D Q GND D Q CP 8 9 10 11 1111 2 2 3 3 4 4567 Q O O D Q CP Q O O D R D S D D R S Vcc 2 2D 2CP 2 2Q 图D-9 74LS54 4路2-2-2-2输入与或非门 图D-10 74LS74双上升沿D 型触发器 1A 1B 2Y 2A 2B 3Y 3A 3B 4Y 4A 4B GND V CC 8 9 10 11 1111 2 2 3 3 4 4 5 6 7 1Y =1 =1 =1 =1 9 10 11 1111 2 2 3 3 4 45678 115 6 Vcc D 2R D 22K 21J 22Q 1R CP CP 1K 1J S D 11Q 1Q 2Q GND K J CP D D Q Q R S S D 。 。 。。。 。 K CP J D R D S Q Q 图D-11 74LS86四2输入异或门 图D-12 74LS112双下降沿J-K 触发器 8 9 10 11 1 2 12 13 3 14 4 5 6 7 GND 1E 1A 1Y 2E 2A 2Y 4E 4A 4Y 3E 3A 3Y V CC EN 1EN 1 EN 1 EN 1 9 10 11 111122 3 3 4 4 5 6 7 8 115 6 Y 0 Vcc Y Y Y Y Y Y 1 2 3 4 5 6 S S Y GND 3 2 1 S A A A 012 7Y 0 Y Y Y Y Y 1 2 3 45 S S Y S A A 12 71 3 2 A 0 Y 6。 。 。 。 。 。 。 。 。 。 图D-13 74LS126四总线缓冲器 图D-14 74LS138 3线-8线译码器 9 10 11 1212 13 314 4567815 16 I 4。I 0 GND V CC I 5I 6I 7I 0 I 1 I 2 I 3 Y 0 Y 1Y 2Y S Y EX S I 1 I 2 I 3 I 4 I 5 I 6 I 7 Y 0 Y 1 Y 2 Y S Y EX S(E)。。。。。。 。。。。。。。 9 10 11 111122 3 3 4 4 5 6 7 8 115 6D 4V C C D D D A A A 56 7 1 2 GND D D D 321D 4D D D A A 56701D W D D 2 1 D 3A 2S ( E ) W S (E )D 0W W 。 。 图D-15 74LS148 8线-3线优先编码器 图D-16 74LS151 8选1数据选择器 9 10 11 1 2 12 13 314 45678 15 16 1D 3GND V CC 1D 21D 11D 0A 0 A 11W 2S 2D 3 2D 2 2D 1 2D 0 2W . . 。 。 A 0 2S 2D 32D 2 2D 1 2D 02W 1D 3 1D 2 1D 1 1D 0 A 11W A 0A 1 1S 9 10 11 12 13 123 14 45678 16 15 GND CR LD CP ENT O O Q CC Q 0Q 1Q 2 Q 3 D 0D 1 D 2D 3ENP D 0D 1D 2D 3ENP V CC Q CC Q 0 Q 1 Q 2 Q 3 ENT LD CP CR 图D-17 74LS153双4选1数据选择器 图D-18 74LS161 4位二进制同步计数器 9 10 11 1212 13 314 45678 15 16 CR GND V CC D SR M 1 CP Q 4 Q 3 M 0 D L D 4Q 1 Q 2 D 3D 2D 1CR Q Q Q Q CP 1 2 3 4 S 1 S 0 D SR D D D D D L 。 1 2 3 4 8 9 10 11 111122 3 34 45 6 7 CT/LD Qc C A QA V CC Q D D B Q B Cr QD Q B QB Qc C A QA CPB GND C r CP A CP B CT /LD CP A 。 。 。 图D-19 74LS194 4位双向移位寄存器 图D-20 74LS196二-五-十进制计数器 北京工业大学 集成电路版图设计 设计报告 姓名：于书伟 学号：15027321 2018年5 月 目录 目录 (1) 1绪论 (2) 1.1集成电路的发展现状 (2) 1.2集成电路设计流程及数字集成电路设计流程 (3) 1.2.1CAD发展现状 (3) 2电路设计 (5) 2.1运算放大器电路 (5) 2.1.1工作原理 (5) 2.1.2电路设计 (5) 2.2D触发器电路 (12) 2.2.1反相器 (12) 2.2.2传输门 (13) 2.2.3或非门 (13) 2.2.4D触发器 (14) 3版图设计 (15) 3.1运算放大器 (15) 3.1.1运算放大器版图设计 (15) 3.2D触发器 (18) 3.2.1反相器 (18) 3.2.2传输门 (20) 3.2.3或非门 (21) 3.2.4D触发器 (23) 4总结与体会 (27) 参考文献 (28) 1 绪论 1.1 集成电路的发展现状 在全球半导体市场快速增长的带动下，我国半导体产业快速发展。到2018 年，我国半导体产业销售额将超过8000 亿元。近年来，我国半导体市场需求持续攀升，占全球市场需求的比例已由2003 年的18.5%提升到2014 年的56.6%，成为全球最大的半导体市场。 2009-2018 年我国半导体产业销售情况变化图 与旺盛的市场需求形成鲜明对比，我国集成电路产业整体竞争力不强，在各类集成电路产品中，中国仅移动通信领域的海思、展讯能够比肩高通、联发科的国际水准。本土集成电路供需存在很大的缺口。 2010-2019 我国集成电路供需情况对比 1.2 集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图；后续处理，将版图文件生成GDSII文件交予Foundry流片。 数字集成电路设计流程 1.设计输入电路图或硬件描述语言 2.逻辑综合处理硬件描述语言，产生电路网表 3.系统划分将电路分成大小合适的块 4.功能仿真 5.布图规划芯片上安排各宏模块的位置 6.布局安排宏模块中标准单元的位置 7.布线宏模块与单元之间的连接 8.寄生参数提取提取连线的电阻、电容 9.版图后仿真 1.2.1CAD发展现状 CAD/CAM技术20世纪50年代起源于美国,经过近50年的发展,其技术和水平已经到达了相当成熟的阶段。日本、法国、德国也相继在机械制造、航空航天、汽车工业、建筑化工等行业中广泛使用CAD/CAM技术。CAD/CAM技术在发达国家已经成为国民经济的重要支柱。 我国CAD/CAM技术的应用起步于20世纪60年代末,经过40多年的研究、开发与推广应用,CAD/CAM技术已经广泛应用于国内各行各业。综合来看,CAD/CAM技术的在国内的应用主要有以下几个特点: (1)起步晚、市场份额小我国 CAD/CAM技术应用从20世纪80年代开始,“七五”期间国家支持对24个重点机械产品进行了 CAD/CAM的开发研制工作,为我国 CAD/CAM技术的发展奠定了一定的基础。国家科委颁布实施的863计划也大大促进了 CAD/CAM技术的研究和发展。“九五”期间国家科委又颁发了《1995～2000年我国 CAD/CAM应用工程发展纲要》,将推广和应用 CAD/CAM技术作为改造传统企业的重要战略措施。有些小企业由于经济实力不足、技术人才缺乏,CAD/CAM技术还不能够完全应用到生产实践中。国内研发的CAD/CAM软件在包装和功能上与发达国家还存在差距,市场份额小。 (2)应用范围窄、层次浅CAD/CAM技术在企业中的应用在CAD方面主要包括二维绘图、三维造型、装配造型、有限元分析和优化设计等。其中CAD二维绘图 Charlie 2.CMOS工艺中的层次 3.基本器件和单元的版图结构 4.Stdcell 标准单元 5.数字电路 6.模拟电路 7.模拟电路高级技能 电路设计版图设计设计验证DRC/LVS Virtuoso Schematic Editor Virtuoso Layout Editor Calibre PVS Virtuoso Design Environment The framework that provides a common access and database for front- and back-end custom design tools Command Interpreter Window (CIW) The design environment interface used to access many Virtuoso applications CWD Current working directory (from which virtuoso is started) Text entry field A line buffer in the CIW that accepts commands written in the SKILL programming language Cyclic field Selectable options in an entry field, denoted by a small down arrow Library A collection of design cells represented by cellviews Library Manager A Cadence? tool to manage a design library Cell A basic unit of a design hierarchy described by cellviews Cellview A specific view of a cell (schematic, symbol, text, or layout) Instance A uniquely named placement of a cell symbol onto a schematic Bindkey A predefined key on the keyboard that applies a preselected command 实验33 模拟集成电路版图的反向提取 模拟集成电路具有设计难度大、应用范围宽等优点，早已成为了集成电路设计领域的重要研究热点，引起了研究者的广泛关注。模拟集成电路版图的反向提取关乎电路设计的成败，是设计过程中的重要关键环节之一。 本实验要求学生能够独立对标准CMOS模拟集成电路版图单元，完成电路的反向提取、绘制整理和功能分析等工作。通过对CMOS模拟集成电路版图单元的反向提取实践，锻炼和提高学生对集成半导体器件和模拟集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对模拟集成电路反向设计思想的理解，加强学生灵活运用所学《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等理论知识的能力。 一、实验原理 1. 模拟集成电路中的集成器件 在标准CMOS工艺下，模拟集成半导体器件主要有：MOS晶体管、扩散电阻、多晶硅电阻、多晶硅电容和MOS电容等。在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。 为了解决较大宽长比器件与版图布局资源之间的矛盾，实际版图照片中常常可以看到，以多只较小宽长比晶体管并联形式等效一只较大宽长比晶体管的情形。这种版图尺寸的转换技术可以实现对芯片总体布局资源的充分合理利用，同时又有利于系统的整体性能提升，有着非常重要的应用。图33.1给出了大宽长比器件转换示意图，(a)图为多只具有较小宽长比的晶体管，(b)图为这些晶体管通过共用源、漏和栅极，采用并联连接方式实现向大宽长比的转换。 (a) (b) 图33.1 大宽长比器件转换示意图 图33.2给出了具有较大宽长比的NMOS和PMOS晶体管的等效版图。从图 155 数字逻辑基础 LOGO 半导体数字集成电路 --集成电路的发展 集成电路的发展包含四个主要的阶段： ?在上世纪六十年代早期出现了第一片集成电路，其集成的晶体管数量少于100个，该集成电路称为小规模集成电路（Small-Scale Integrated Circuit,SSI ）。 ?在上世纪六十年代后期出现了中规模集成电路（Medium-Scale Integrated Circuit,MSI ）,其集成的晶体管数量达到几百个。 半导体数字集成电路 --集成电路的发展 ?在上世纪70年代中期，出现了大规模集成电路（Large-Scale Integrated Circuit,LSI ），其集成的晶体管数量达到几千个。?在上世纪80年代早期，出现了超大规模集成电路（Very-large-scale-integrated,VLSI ），其集成的晶体管的数量超过了100,000个(十万)。 ?到上世纪80年代后期，集成的晶体管数量超过了1,000,000个。?到上世纪90年代，集成的晶体管数量超过了10,000,000；?到了2004年，这一数量已经超过了100,000,000个。 ?现在这一数量突破1,000,000,000个。 半导体数字集成电路 --集成电路构成 术语“芯片”和集成电路是指半导体电路，即：在一个硅片上，集成了大量的微型的晶体管。 ?对于实现逻辑功能比较简单的芯片来说，一个硅片上可能只集成了少量的晶体管； ?而对于功能比较复杂的芯片来说，一个硅片上可能集成了几百万个晶体管。 集成电路构成 --集成电路的DIP 封装 DIP封装外观DIP封装芯片内部结构 引脚器件裸片键合线塑料芯片载体封装 引脚1标记 常用基本数字集成电路应用设计 1常用基本数字集成电路概述 数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。根据数字集成电路中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。小规模集成电路包含的门电路在10个以内，或元器件数不超过100个；中规模集成电路包含的门电路在10～100个之间，或元器件数在100～1000个之间；大规模集成电路包含的门电路在100个以上，或元器件数在10～10个之间；超大规模集成电路包含的门电路在1万个以上，或元器件数在10～10之间；特大规模集成电路的元器件数在10～10之间。 2 门电路构成的多谐振荡器的基本原理 非门作为一个开关倒相器件，可用以构成各种脉冲波形的产生电路。电路的基本工作原理是利用电容器的充放电，当输入电压达到与非门的阈值电压V T时，门的输出状态即发生变化。因此，电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。 2.1不对称多谐振荡器 非对称型多谐振荡器的输出波形是不对称的，当用TTL与非门组成时，输出脉冲宽度 tw1=RC, tw2=1.2RC, T=2.2RC 调节R和C值，可改变输出信号的振荡频率，通常用改变C实现输出频 率的粗调，改变电位器R实现输出频率的细调。 2.1.2对称型多谐振荡器 电路完全对称，电容器的充放电时间常数相同, 故输出为对称的方波。 改变R和C的值，可以改变输出振荡频率。非门3用于输出波形整形。 一般取R≤1KΩ,当R1＝R2=1KΩ，C1=C2＝100pf～100μf时，f可在几Hz～ MHz 变化。脉冲宽度tw1＝tw2＝0.7RC，T＝1.4RC.数字集成电路
集成电路版图设计笔试面试大全
集成电路版图设计笔试面试大全整理
数字集成电路版图提取
常用数字集成电路管脚图
集成电路版图设计
集成电路版图培训
实验33 模拟集成电路版图的反向提取
半导体数字集成电路
(整理)常用基本数字集成电路
相关主题
文本预览