LCD外形及版图绘制规范
文件编号：版号： 01 总页数： 15 页
拟制：
审核：
会签：
批准：
生效日期：
文件名称：LCD外形及版图绘制规范文件编号：版号：01 文件类型：检验标准总页数：15
更改页状态更改日期更改内容申请人审批人
页次 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
版次 A A A A A A B A A A A A A A A A A
1.主题内容与适用范围
本标准规定了液晶显示器外形图和版图绘制的基本要求,适用于句容骏科电子科技有限公司STN液晶显示器件外形图和版图设计。
2.引用标准
GB4457〃1-5─1987机械制图—图纸幅面及格式、比例、字体、图线、剖面符号 GB4458〃4-1984尺寸标注法
GB6250-1986 液晶显示器件名词术语
3.绘制内容
3.1外形绘制
3.1.1基本原则
3.1.1.1目的
外形绘制的目的在满足本标准对关键尺寸、公差及走线逻辑有关要求的基础上，按照客户对外形尺寸、内部图形形状及尺寸等项目要求，绘制出外形图纸及逻辑表（或逻辑走线）。
3.1.1.2视图法：采用第三视图法，即主视图、右视图、仰视图。
3.1.1.3单位
一般采用毫米（mm）为单位。当客户原始资料以英制为单位时，采用公制毫米（mm）为单位绘制，器件外形图尺寸、视区尺寸在尺寸标注时可附注英制尺寸。
3.1.1.4比例：
按1：1比例绘制，图纸以归一化（F/T）方式，即有效图界充满图纸方式输出。
3.1.2单片器件外形尺寸标准 : 各尺寸( 见附图)定义如下 :
代码定义代码定义
L1 宽片长度W1 宽片宽度
L2 窄片长度W2 窄片宽度
L3 偏光片长度W3 偏光片宽度
L4 显示区长度W4 显示区宽度
L5 图形区长度W5 图形区宽度
L6 封口长度W6 封口宽度
L7 可视区距玻璃边的长度W7 台阶宽度
L8 点阵区距玻璃边的长度W8 可视区距玻璃边宽度
L9 电极中心距玻璃边的长度W9 点阵区距玻璃边的宽度
L10 偏光片距玻璃边的长度W10 偏光片距玻璃边的宽度
H1 单片玻璃的厚度W11 封口定位
H2 显示屏整体的厚度P1 单个电极宽度
R 显示区圆角半径P2 电极的PITCH值
P3 电极的整体PITCH值
3.1.3外形图的层命名及颜色
图层名图层代号颜色
图形0 White
标注 B Green
COM走线 C Yellow
SEG走线S Red
交点 D Magenta
丝印0D Cyan
3.1.4单片器件外形绘制要求如下：
3.1.
4.1图形精度要求如下:
图案最细线宽为0.05mm,最细线隙为0.02mm,图案的对位余量为0.10mm；
图形极小时，图案的对位余量可以采用最小为0.03mm的极限数值。
3.1.
4.2图形区的位臵和距离：
显示图形的大小和位臵按客户提供的E-Mail、图纸或样片的要求出图，如果工厂的工艺达不到要求，绘图员填写《绘图问题反馈登记表》给计划，在征得客户同意的条件下，将以工厂的工艺为标准进行更改。绘图员将对其图形位臵及大小进行调整，并将调整的具体内容在外形图中注明，以使客户确认。
3.1.
4.3 视区与小玻璃边相对尺寸：
视区边缘距离玻璃边尺寸，最小值为0.85mm。
3.1.
4.4封口尺寸：
封口尺寸规定为5.00*0.5mm～10.00*1.00 mm，一般情况下，封口的长*宽与显示屏的面积成正比。为降低生产难度，在满足客户要求的前提下，把封口（封口尺寸取上限值）做大。封口的位臵如客户无要求，应居中放臵。
3.1.
4.5电极的高度：
a.装管脚产品：电极高度≥2.00mm。
b.玻璃的厚度≥0.70 mm才能装管脚。
c.不装脚产品：
当玻璃厚度为1.10mm时, 电极高度≥1.00mm；
当玻璃厚度为0.70mm，电极高度≥0.80mm；
当玻璃厚度为0.55mm电极高度≥0.75mm；
3.1.
4.6 电极PITCH公差：
当PITCH≥1.00 mm时，其公差为±0.05mm；
当1.00＞PITCH≥0.50 mm时，其公差为±0.04mm；
当0.50＞PITCH＞0.20 mm时，其公差为±0.03mm；
现工艺要求电极引脚宽度不能小于0.05mm。
3.1.
4.7管脚连接产品，电极中心距设计要求：
共有五种中心距，2.54mm，2.00mm，1.80mm，1.50mm，1.27mm，为降低工艺难度，在满足客户要求的情况下，应选用大的中心距。
3.1.
4.8管脚长度及宽度：
a.管脚长度公差为±0.50mm；
b.管脚最大的长度不能大于30 mm；
c.管脚最小的长度≥3.0mm；
d.在客户无要求的前提下,管脚的厚度为0.30 mm,管脚厚度公差为±0.03mm。
3.1.
4.9 产品厚度及公差：
玻璃厚度规格玻璃厚度公差贴片后玻璃整体厚度范围白片玻璃整体厚度范围1.1mm ±0.10mm 2.70 mm～2.85 mm 2.40 MAX
0.7mm ±0.07mm 1.90 mm～2.10 mm 1.60 MAX
0.55mm ±0.05mm 1.60 mm～1.80 mm 1.30 MAX
在客户无要求的前提下,玻璃整体厚度取其上限值。
3.1.
4.11 COG屏外形需注意的事项：
a.注意IC是否需要翻转；
b.如是COG/FPC连接的，客户如无特殊要求，在邦有IC的一面将屏倒C0.1～0.3mm 的斜角，并注意FPC与屏边的定位尺寸及FPC本身的邦定对位标记的位臵；
c.IC的中心线与FPC/PIN的中心线在一条线上，并在整个屏中上下或左右居中，利于走线。
d.为了便于TAB机检测，IC距离小玻璃边距离要大于1.15mm，IC距离FPC/PIN 距离大于0.80mm。
3.1.
4.12 TAB屏外形需注意的事项：
a. 根据客户提供的TCP资料及相关资料判断TCP邦定对位标记的大小及位臵。
b.如客户无特殊要求，在邦有TCP的一面将屏倒C0.1～0.3mm的斜角，以免屏边将TCP割断。
3.1.5可视区图形整体协调摆放及标注（见附图一）：
a.将画好的图形移到屏可视区适当位臵，段宽一致，位臵居中。
b. 标注每个象素在真值表中的代号；
c.客户要求标注的图形按客户要求进行标注,细小的图形应放大标注；
d. 标注的字体字母统一使用romans.shx，汉字统一使用宋体，另外注意标注的箭头大小要和图形比例协调；
e.若客户对产品尺寸精度有特殊要求，在工艺水平能够达到的情况下，按客户要求标注；
f.如对客户要求的产品尺寸精度达不到要求，要填写《绘图问题反馈登记表》，在
征得到客户同意的条件下，按现有工艺水平能达到的参数标注，并在图中注明做改动的参数，使客户确认。
3.1.6 布线原则在满足客户要求的前提下，应注意以下几点：
a.最小线隙是20μ，最小线宽是25μ；
b.走线应简洁、避免交叉点、转印点；
c.应使COM与COM走线，SEG与SEG走线，长度相近，负载相当；
d.对于点阵，可以采用布线式真值表进行示意；
e.应保证真值表有规律，以利于模块设计编程。
f.如屏的可视区距离玻璃边小于1.00mm，电极的PITCH值小于0.75 mm，在走线时应留出做框转印工艺所需要的距离，即ITO走线需距小玻璃边0.70mm以上才能走折线。
3.1.7 交点设计原则
当单粒图中最细线宽≥0.07mm时,交点做0.07mmX0.07mm。
当单粒图中最细线宽＜0.07mm时,交点做0.05mmX0.05mm。
3.1.8 显示器件的光电参数及其他相关显示的性能指标：
3.1.8.1显示模式：
STN/Y-G(Positive) STN/Gray(Positive) STN/Blue(Negative) FSTN/Positive FSTN/（Negative）
3.1.8.2显示视角以时钟方式表示：
如3 0’Clock、6 0’Clock、9 0’Clock、12 0’Clock
3.1.8.3后偏振片的类型：
如Reflective、Transflective、Transmissive
3.1.8.4显示器件的连接方式：
a.斑马条连接（Zebra）
b.斑马纸连接（Heat Seal）
c.管脚连接（Pin）
d.TAB
e.COG
3.1.8.5驱动方式:
如占空比(Duty)、偏压比（Bias）
3.1.8.6驱动电压。
3.1.8.7显示器件的工作温度、存储温度、
a.常温工作温度是0℃～50℃,存储温度是-10℃～60℃
b.宽温工作温度是-10℃～60℃,存储温度是-20℃～70℃
c.超宽温工作温度是-20℃～70℃,存储温度是-30℃～80℃
3.1.8.8绘图编号见《产品型号命名方法》
3.1.9外形图完成后，绘图员要填写《绘图历程表》，外形图示例请见附图(一),并自查所设计外形要同客户要求一致。审核人员进行最后审核。
3.2版图绘制规范
3.2.1版图绘制前先调入客户确认PD图（必须为1：1比例）。
3.2.2图形的层命名及颜色：
图层名图层代号颜色
外形0 White
文字/切割线T Magenta
面电极 C Yellow
背电极S Red
PI PI Blue
TOP TOP White
边框SS Cyan
银点AG Green
翻转层X Green
外丝印0D Cyan
3.2.3掩膜图形绘制步骤:
序号执行内容
1 作边框丝印图形
2 作银点丝印图形
3 作电极图形及电极连线
4 标记
5 作PI印刷图形
6 作TOP印刷图形
7 排版图
8 审核绘制结果
3.2.4 单片边框外形尺寸标准：
3.2.
4.1 单粒图边框尺寸绘制标准如下 (单位 : mm)：
代码定义
S 屏长*小屏宽
S1 视区距玻璃边的尺寸
S2 边框宽
S3 封口宽度
3.2.
4.2单粒图边框、封口尺寸绘制标准如下 (单位 : mm)：
a.边框的绘制：
面积为S S1 S2 S3
S≤500 1.00mm 0.20～0.25 1.50 500＜S≤1000 1.00～1.50mm 0.25～0.30 2.00 1000＜
1.50～
2.00mm 0.30～0.40 2.50-
3.00
S≤6000
6000＜
1.50～
2.00mm 0.40～0.45
3.00-3.50
S≤9000
S>9000 1.50-2.00mm或2.00mm以上0.45～0.50 4.00 其中如果屏的尺寸偏大或工作温度为超宽温的，边框宽度取其下限。
b.封口的形状：
可视区边缘距离玻璃边≥1.50mm以上，封口的形状为嗽叭口；
可视区边缘距离玻璃边＜1.50mm以下，封口的形状为平口。
c.挡条的宽度为0.15mm；
当封口的形状为嗽叭口时，挡条的长度是封口的2倍；
封口的形状为平口时，挡条的长度是封口的1/2倍；
挡条距离可视区的距离要≥0.20mm。
d.在盒厚是6μ的情况下，边框的膨胀系数为：1.80-2.20，现按2.0倍计算其膨胀率；
e.边框的设计一般要保证胶框内边到可视区边缘最小距离为0.25，同时还要兼顾框的外边到玻璃切割边最小距离为0.30mm，正常的上下左右都留0.55/0.60mm；
f.视区距小玻璃边的尺寸为0.80～0.90mm，边框宽度为0.20mm（切割线到外边框为0.25mm）；
g.视区距小玻璃边的尺寸为1.0mm，边框宽度为0.30mm（切割线到外边框0.35）；
h.辅助边框的绘制：X方向的留边≥7.3mm，Y方向的留边≥6.6mm要做辅助边框,辅助边框的宽度为0.30mm。
3.2.5封口两边挡条绘制要求
a.在注入口两侧的边框上要加挡条，挡条伸出玻璃边0.10mm，最小为0.05mm。封口两边挡条高度与封口齐高，挡条的宽度为0.15mm；
b.两边挡条之间的最大距离为20.0mm（以封口中线左右或上下各10.0mm）。
c.封口两边挡条应同边框封口一样注意保证首尾距。
d.保证首尾距的原则是：边框外沿距玻璃边的距离/边框的宽度≥1.40倍。如保证不了时，要填写《绘图极限尺寸提示表》并转交给开发部样品组。
3.2.6银点旁的护指绘制要求
3.2.6.1护指的长度与银点外侧相平，宽度一般为0.15mm，如果PITCH较小时宽
度最窄为0.10mm；
3.2.7银点的绘制要求
3.2.7.1电极用银浆转印的条件如下：
a.电极PITCH≥0.70mm时，银点数小于10个的STN屏；
b.电极PITCH≥0.70mm时，银点数小于16个的HTN或TN屏；
面积S 银点的大小
S≤500 0.20?0.25
500 3000≥S≥1500 0.20?0.30~0.25?0.30 S>3000 ?0.3~?0.35 并在银点两侧做上护指。在盒厚是6μ的情况下，银浆的膨胀系数为1.20倍。不符合以上条件的采用环氧树脂加金球工艺。 3.2.7.2当电极的PITCH为 0.32 1.52倍； a.银点靶位的宽度=PITCH-0.07=0.28-0.63 mm； b.银点靶位与相邻靶位的间距一般为0.07mm； c.银点的大小与LCD屏的面积成正比，大小从?0.25～?0.35mm之间或为 0.25*0.25～0.35*0.60mm的矩形； 更改为： c.银点的大小与LCD屏的面积成正比，大小从?0.30～?0.35mm之间原点或为 0.25*0.30～0.35*0.60mm的矩形，设计时优先使用矩形设计； d.银点距离切割线的距离大于等于0.30mm，无需增加护指设计。 3.2.7.3当电极的PITCH为0.15 1.00mm银点材料为环氧树脂加金球，形状为条状。 a.银点条的宽度在0.20～0.35 mm之间，银点条的长度一般长出两端电极靶位 0.20 mm； b.为了避免银点在热压后产生汽泡，银点条距离边框外沿的间距为0.10mm～ 0.15mm之间； c.转引点处的边框（框胶）应向内凹入≥0.10mm（及此处边框向内减细0.05～ 0.10mm）凹入的边框两端用45°斜线相接。 d.并在银点条两侧相应位臵，做成“三角”状ITO，以利银点丝印对位做参考。 3.2.7.4当电极的PITCH为0.15 a.采用框转印工艺时，边框四边的宽度要做成等宽； b.边框内无COM与SEG交叉点，否则会造成COM与SEG短路，如有此种情况将不能采用框转印工艺。 注：当两种型号不同的屏共用同一款菲林时，要在银点上进行区别，即型号一的银点数为X，型号二的银点数为X+1，以便车间生产时进行区分，避免混货。 3.2.8走线原则 3.2.8.1图形中走线绘制 a.引线的最细线宽≥25μ，最小间隙在20μ。若走线密且长时应保证线宽； b.走线长宽比值越大，走线打折处避免用直角和锐角过渡，应用钝角或圆弧，以防止电荷积累产生静电伤； c.整体走线要成比例，要遵循走线越长，连接的图案越多走线越宽； d.布线时不要出现同样宽的走线。 3.2.8.2 COG版图的绘制需注意的事项： a.COG屏的COM、SEG在台阶部分的走线，要以小玻璃边向外平移0.6mm的距离，此0.6mm的距离COM、SEG走线与X轴的夹角要大于38度，这样有利于TAB检测机检测。 b.IC上的引出脚VDD、VSS引线阻值不能大于150欧姆。 c.IC上所有的VDD、VSS连在一起； 3.2.9交点的绘制原则 a.SEG、COM电极连线不允许有交叉，若必须有交叉可用导电点过渡,但一般要在胶框外过渡； b.若视区内一定有交点，交点处必须垂直，尽量靠近图形； c.交叉点之间距离要在0.10mm以上避免产生亮条。 3.2.9.1显示图形做法 a.根据电极重叠显示原理，COM图形和SEG图形重叠后其显示图形与客户确认的图形保持一致，不能有显示部分或图形的失真； b.必须考虑工艺上允许偏差，显示图形的布线应留有大于0.08的对位偏差，所以单个图形做余量在空间允许的条件下≥0.08mm； c.图形出线做法：为保证图形显示质量在客户要求允许范围之内，图形尽量对称抠，抠小笔段，以保证图形不变形。 3.2.10填充线的绘制 a.为解决采用低电阻玻璃所带来的底影问题，高占空比产品或走线复杂且线宽很细的的走线要增加填充线的设计； b. 填充线的设计原则：在走线的空白区域做填充线,做SEG层的填充线要与COM 层的走线重合，做COM层的填充线要与SEG层的走线重合，同时要保证填充线距 离不同层走线或图形0.05～0.08mm以上，以避免产生多显。 c.对于显示的图形内容为“八”字或图标，如走线超过1000个方块电阻，为保证其显示效果，需用30欧姆玻璃制作，这时要考虑增加填充线设计。 d.对于字符点阵或是图形点阵加图标的显示，且占空比在1/16DUTY以上时，需增加填充线设计，填充线在打折处要断开，断开间隙为0.04mm，并将大块填充线断成小格子。 e.当图形区的线隙为0.02～0.03mm时，填充线距离显示图形走线的距离为0.06mm 以上；当图形区的线隙为0.04mm以上时，填充线距离显示图形走线的距离为 0.08mm。 f.为保证产品盒厚均匀性，在边框四周要增加填充线设计，框转印产品除外。 3.2.11同一款单粒图中COM和SEG走线的均匀性计算方法: 具体来说，在R□一定的条件下，一段ITO走线电阻的大小是由走线长度和线宽决定的。一段长为L、宽为d的ITO走线的电阻计算方法为：R=（L/d）R□； 例如，已知R□=30Ω/□，长L1=40mm，L2=30mm，宽d1=0.5mm，d2=0.4mm，那么这段ITO走线的电阻： R=（L1/d1+L2/d2）*R□=（40/0.5+30/0.4）×30=4.65kΩ 从电阻的计算公式中，我们可以看出，在R□一定的前提下，要减小走线电阻R1，只能缩短ITO的走线长度L和增加ITO走线的宽度d 。在设计LCD的布线时，应格外注意这一点，以使整段ITO走线的电阻小。这在COG（Chip on Glass）类液晶显示模块产品的设计中至关重要。 另外，在缩短走线长度L和增加线宽d的同时，应注意整个屏上ITO走线的电阻分布情况。一般来说，L比较大的，相应地d也要大，对于每一条ITO走线都要保证公式中L/d是一个基本不变的量，从而使R分布的尽量均匀。这样对整个屏显示的对比度的改善也有很重要的影响。 3.2.12边框处走线原则： 走线不可靠近玻璃边，允许在边框膨胀范围之内，且靠近玻璃边处边框外只能走一根线。若视区在0.95mm以下时需走胶框外，应保证最外边一根走线与玻璃边保持0.20mm的距离。 3.2.13各种标记 a.电极菲林内（单粒图）对位标记如下： PI对位标记 注入口对位标记 边框丝印对位标记 边框宽边框最后膨胀值边框丝印公差贴盒余量 贴盒标记 酸刻标记 切割标记 3.2.14．PI、TOP的绘制 3.2.1 4.1 TOP凸版绘制要求： a.TOP层有转移点（银点）边：间距转移点需≥1.50mm(即边框内沿再向内偏移 1.00mm左右)，防止TOP偏位或向外渗盖住转移点靶位，造成转移点接触不通； b.TOP层与台阶边：间距窄玻璃边需≥2.00mm，防止TOP偏位或向外渗盖住台阶上电极引线； c.TOP层与非台阶边以及没有转移点的边：沿着边框内沿做完后，四个边再向内平移0.50mm，得到TOP凸版伸缩前的尺寸； d. TOP层在电极的封口标记两边各做一个凸出的护指宽0.30mm、长出切割线 0.10mm,做为TOP层的对位标记； e.TOP凸版的伸缩方向为Y轴,即TOP凸版的短轴方向,伸缩系数同PI凸版； f.现占空比在1/64DUTY以上，LCD屏的面积在4000mm2以上，需做TOP工艺。 3.2.1 4.2 PI凸版的绘制要求： a.当单粒图横排版时，PI凸版的是沿着边框内沿绘制而成，同边框的内沿大小一样，再按《270*210拼版公式》算出PI凸版收缩后的尺寸； b.当单粒图竖排版时，PI凸版的是沿着边框内沿绘制而成后，再沿Y轴方向各伸长0.10 mm的距离，再按《骏科凸版伸缩系计算表》算出PI凸版收缩后的尺寸； c.PI凸版收缩方向为上下（即Y轴方向），PI凸版收缩后同银点距离应≥0.30mm,如果LCD屏尺寸较小，排版粒数在30粒以上时，为防止PI丝印盖住银点，PI抠挖0.05～0.15 mm的距离。 d.如玻璃基板上下、左右留边尺寸都在5.50mm 以上时，需增加PI层辅助挡条，挡条距离大框上的切割标记的距离为5.00mm,宽度依留边尺寸的大小而定，一般挡条距离单粒屏的切割线为1.25mm以上，距离大框上的左右两边标记0.50mm 以上。 3.2.15排版的原则 3.2.15.1要以最节省的方式排版，在满足玻璃的留边的情况下能多排的要多排。也可以把左、右封口上、下台阶的玻璃旋转为上、下封口左、右台阶排版。一般排版分为三种 a.单版: 指在一张玻璃板内将分离后的单粒屏以接合的方式排布。 b.双版: 指将上下屏以分离的方式排在两张玻璃上的排布方式。 c.双版单粒: 指将纯单版的排布基础上分成两张玻璃排布,排布至最后两玻璃全剩单粒。 3.2.15.2区分用哪种排版： 算出X方向、Y方向的粒数。 a.如果Y方向的粒数是双数就用单版； b.如果视角是非台阶方向（例如是3点或9点视角）用双版，或是多边台阶或错台阶的屏都用双版排； c.如果Y方向的粒数是单数就用双版单粒。 3.2.16合版检查 3.2.16.1单版进行合版就直接用AB版进行对合。 3.2.16.2双版合版时先将CD版延X轴，上下镜像然后进行对合。 3.2.16.3合版后检查： a. AB、CD版上的电极和标记要合上。 b.电极起点坐标是否上下，左右居中（台阶方向以窄玻璃切割线为准），如果不居中就需要改变起点坐标。 c.PI是否上下、左右居中。 3.2.17玻璃基板的留边尺寸 a.玻璃基板的左右（X方向）、上下（Y方向）留边尺寸均为5.00mm； b.如果遇到上下留边尺寸之和大于单粒尺寸的长或宽时,可将上下留边尺寸减小至3.00mm，则可采用此方法来增加排版粒数，并填写，《设计极限尺寸提示表》。 c.当竖排版时，单粒图为上台阶或上下台阶时，单粒图旋转90度后，左右留边要＞6.00mm，因此种情况会造成台阶尺寸盖住基版另一边的标记。 3.2.18 LCD屏检测 3.2.18.1 COG屏需用TAB检测机检测，检测条件如下： a.检测屏的最大尺寸（长或宽）≤100mm； b.可测量台阶电极PITCH≥0.04mm； c.图形必须为纯点阵（也可允许点阵连接图形，但图形不能单独走线）。 d.IC芯片的压接点，ITO应距离小玻璃1.15mm以上： 最小宽度＝斑马条＋斑马条固定器件＋探针半＝0.5＋0.25＋0.4＝1.15mm e.斑马条压接点，小玻璃向外台阶0.6mm内不能走横线（通过斑马条的ITO尽量与斑马条垂直）； f.IC邦定区压接点的长必须≥0.4mm且其范围内不能走横线； g.排版≤70粒，由于镜头放大倍数较小，无法检测。 注：如符合上述条件，做版时，走线要按TAB机检测条件中提到的要求去做。 3.2.19做PCB电测版 a. 将单粒图的SEG或COM分为四组，要求相邻的图形和线条分开； b.将屏正放在电测板中心，将同一组SEG或COM连接起来； c.标上屏的视角方向和注入口方向、宽玻璃在底还是在面。 d.当电极PITCH小于等于0.40mm时，将电极宽度放大至电极间隙的4/5-4/3倍。 e.测试电极长度为9.00mm，电极引线宽度为0.20mm。 3.2.20全部设计完成后，设计人员按照设计规范的要求对设计图形的各尺寸要求、 字符形状、字体要求和逻辑关系正确性及技术条件的完整性等内容，对图纸作全 面检查，然后填写《样品绘图跟表》踪表。最后审核人员对版图再审核。 3.2.21发版说明： a.如图形中的线宽、线隙都大于或等于0.04mm以上时做软片菲林； b.如图形中的线宽在0.024mm、线隙在0.02mm以上时，且排版粒数在25粒以上时则做软片菲林；发版人员填写《菲林、凸版制作通知单》。 c.不符合以上两种条件的，作铬版，发版人员填写《铬版制作通知单》。 附图（一） 图 附图（二） C S S C S C S C C S C S C S C S C S C S C S C S C S C S C S C S S S S S C C C S S C S S C S S C C C S S C C C C 单版横排 （双版单粒横排） （双版单粒竖排） S C S C S C S C S C S C S C S C S C C S C S C S C S C S C S C S C S C S S S S S S S S S S S S S S S S S S S S S （双版横排） S S S S S S （双版竖排） S S S S S S S S S S S S C A B 版 A B 版C D 版 A B 版C D 版 C D 版 A B 版C D 版 A B 版C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C C 1查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. 2Cell名称不能以数字开头.否则无法做DRACULA检查. 3布局前考虑好出PIN的方向和位置 4布局前分析电路，完成同一功能的MOS管画在一起 5对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。 6对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点. 7在正确的路径下(一般是进到~/opus)打开icfb. 8更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell 是在其他的library下,被改错. 9将不同电位的N井找出来. 10更改原理图后一定记得check and save 11完成每个cell后要归原点 12 DEVICE的个数是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。 一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关).13如果一个cell 调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。 14尽量用最上层金属接出PIN。 15接出去的线拉到cell边缘,布局时记得留出走线空间. 版图设计论文15篇 版图设计论文 摘要：集成电路版图设计教学应面向企业，按照企业对设计工程师的要求来安排教学，做到教学与实践的紧密结合。从教学开始就向学生灌输IC行业知识，定位准确，学生明确自己应该掌握哪些相关知识。从集成电路数字版图、模拟版图和逆向设计版图这三个方面就如何开展教学可以满足企业对版图工程师的要求展开探讨，安排教学有针对性。在教学方法与内容上做了分析探讨，力求让学生在毕业后可以顺利进入IC行业做出努力。 关键词 版图设计设计论文设计 版图设计论文:一种基于厚膜工艺的电路版图设计 摘要：在电子线路版图设计中，通常采用印刷线路板技术。如果结合厚膜工艺技术，可以实现元器件数目繁多，电路连接复杂，且安装空间狭小的电路版图设计。通过对3种不同电路版图设计方案的理论分析，确定了惟一能满足要求的设计方案。基于外形尺寸的要求，综合考虑电路的性能和元件的封装形式，通过合理的电路分割和布局设计，验证了设计方案的合理性和可实现性。体现了厚膜工艺技术在电路版图设计中强大的优越性，使一个按常规的方法无法实现的电路版图设计问题迎刃而解。 关键词：电路版图设计；电路分割设计；厚膜混合集成电路；厚膜工艺 0 引言 随着电子技术的飞速发展，对电子设备、系统的组装密度的要求越来越高，对电路功能的集成度、可靠性等都提出了更高的要求。电子产品不断地小型化、轻量化、多功能化。除了集成电路芯片的集成度越来越高外，电路结构合理的版图设计在体积小型化方面也起着举足轻重的作用。 1 厚膜工艺技术简述 厚膜工艺技术是将导电带和电阻通过丝网漏印、烧结到陶瓷基板上的一种工艺技术[1]。 厚膜混合集成电路是在厚膜工艺技术的基础上，将电阻通过激光精调后，再将贴片元器件或裸芯片装配到陶瓷基板上的混合集成电路[2]。 厚膜混合集成电路基本工艺流程图见图1。 图1 厚膜工艺流程图 厚膜工艺与印制板工艺比较见表1。 2 电路版图设计 2.1 设计要求 将电路原理图（图2，图3）平面化设计在直径为34 mm的PCB板上（对电路进行分析后无需考虑相互干扰），外形尺寸图见图4。其中：序列号及电源为需要引出的引脚。 表1 厚膜工艺与印制板工艺比较 图2 原理图（1） 集成电路版图设计师职业标准（试行） 一.、职业概况 1.1职业名称 集成电路版图设计师 1.2职业定义 通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。 1.3 职业等级 本职业共设四个等级，分别是版图设计员（职业资格四级）、助理版图设计师（职业资格三级）、版图设计师（职业资格二级）、高级版图设计师（职业资格一级）。 1.4 职业环境条件 室内、常温 1.5 职业能力特征 具有良好的电脑使用基础与较强的外语阅读能力；具备一定的半导体微电子基础理论。具有很强的学习能力。 1.6 基本文化程度 理工科高等专科学历。 1.7 培训要求 1.7.1 培训期限 全日制职业学校教育：根据其培养目标和教学计划确定。 晋级培训期限：版图设计员不少于240标准学时；助理版图设计师不少于240标准学时；版图设计师不少于200标准学时；高级版图设计师不少于180标准学时。 1.8 鉴定要求 1.8.1 适用对象 从事或准备从事集成电路版图设计的人员。 1.8.2 申报条件 以上各等级申报条件均参照“关于职业技能鉴定申报条件的暂行规定” 1.8.3 鉴定方式 分为理论知识考试和技能操作考核。技能操作考核采用上机实际操作方式，由3－5名考评员组成考评小组，根据考生现场操作表现及实际操作输出结果，按统一标准评定得分。两项鉴定均采用100分制，皆达60分及以上者为合格。 1.8.4 考评人员与考生 理论知识考试：平均15名考生配一名考评员。技能操作考核：平均5－8 名考生配1名考评员。 1.8.5 鉴定时间 理论知识考试：设计员、助理设计师90分钟，设计师、高级设计师120分钟。 技能操作考核：设计员、助理设计师90分钟，设计师、高级设计师120分钟。 1.8.6 鉴定场地设备 用于理论知识考试的标准教室； 用于操作技能考试的场所：具有EDA设计平台和网络教学系统等设备和软件，不少于20个考位。 课程设计任务书 学生姓名：王帅军专业班级：电子1103班 指导教师：封小钰工作单位：信息工程学院 题目: CMOS异或门 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD和L-EDIT软件。 （2）设计一个CMOS异或门电路。 （3）利用ORCAD和L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2014.12.29布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2014.12.29-12.31学习ORCAD和L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2015.1.1-1.8对CMOS异或门电路进行设计仿真工作，完成课设报告的撰写。 2015.1.9 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 目录 摘要............................................................................................................................................. I Abstract ...................................................................................................................................... I I 1绪论 (1) 2 异或门介绍 (2) 3仿真电路设计 (3) 3.1 ORCAD软件介绍 (3) 3.2仿真电路原理图 (4) 3.3仿真分析 (5) 4版图设计 (8) 4.1 L-EDIT软件介绍 (8) 4.2版图绘制 (8) 4.3 CMOS异或门版图DRC检查 (10) 5心得体会 (11) 参考文献 (12) 附录 (123) CMOS反相器电路版图设计与仿真 姓名：邓翔 学号：1007010033 导师：马奎 本组成员：邓翔石贵超王大鹏 CMOS反相器电路版图设计与仿真 摘要：本文是基于老师的指导下，对cadence软件的熟悉与使用，进行CMOS反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。 关键字：CMOS反相器；版图设计。 Abstract:This article is based on the teacher's guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation. Key word:CMOS inverter;Landscape design. 一引言 20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。 计算机辅助设计（Computer Aided Design，CAD）是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。采用计算机辅助设计已是现代工程设计的迫切需要。 电子技术的发展使计算机辅助设计(CAD)技术成为电路设计不可或缺的有力工具。国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿 Layout主要工作注意事项 ●画之前的准备工作 ●与电路设计者的沟通 ●Layout 的金属线尤其是电源线、地线 ●保护环 ●衬底噪声 ●管子的匹配精度 一、l ayout 之前的准备工作 1、先估算芯片面积 先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。 2、Top-Down 设计流程 先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。 3、模块的方向应该与信号的流向一致 每个模块一定按照确定好的引脚位置引出之间的连线 4、保证主信号通道简单流畅，连线尽量短，少拐弯等。 5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的 电源电压不一致。 6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。 二、与电路设计者的沟通 搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方 包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。 （2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。 （3）电路中MOS管，电阻电容对精度的要求。 （4）易受干扰的电压传输线，高频信号传输线。 三、layout 的金属线尤其是电源线，地线 1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。 电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。在接触孔周围，电流比较集中，电迁移更容易产生。 2、避免天线效应 长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。 解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。 （2）把低层金属导线连接到扩散区来避免损害。 3、芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移，导致额外的噪声的产生 寄生电容耦合会使信号之间互相干扰 关于寄生电阻： （1）镜像电流镜内部的晶体管在版图上放在一起，然后通过连线引到各个需要供电的版图。 西安科技大学 高新学院 微电子专业实验报告 专业：微电子 班级：1001 姓名：黄升 学号：1001050120 指导老师：王进军 设计软件：tanner软件 实验目的和要求： 1、掌握L-edit软件的基本设定和集成电路工艺和版图的图层关系。 2、根据性能和指标要求，明确设计要求和规则。 3、电路版图实现过程中电源线的走法。 4、掌握L-edit和S-edit仿真环境，完成异或门的仿真。 5、掌握LVS环境变量。 异或门版图的设计方法： 1、确定工艺规则。 2、绘制异或门版图。 3、加入工作电源进行分析。 4、与LVS比较仿真结果。 实验内容： 完成COMS异或门版图设计，COMS异或门原理如下，要求在S-edit 中画出每一电路元件，并给出输入输出端口及电源线和地线。（一）异或逻辑关系式及真值表：F=A⊕B=A′B+ AB′ （二）原理图： （三）版图： （四）仿真分析： Main circuit:Module0 .include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u v7 Vdd Gnd 5.0 v8 B Gnd pulse(0.05.00 In In 100n 200n) v9 A Gnd pulse(0.05.00 In In 100n 400n) .tran In 800n .print tran v(A) v(B) v(F) End of main circuit:Module0 0.18umCMOS反相器的设计与仿真 2016311030103 吴昊 一.实验目的 在SMIC 0.18um CMOS mix-signal环境下设计一个反相器， 使其tpHL二tpLH,并且tp越小越好。利用这个反相器驱动2pf电容, 观察tp。以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。制作版图，后仿真，提取参数。 二.实验原理 1?反相器特性 1、输出高低电平为VDD和GND电压摆幅等于电源电压； 2、逻辑电平与器件尺寸无关； 3、稳态是总存在输出到电源或者地通路； 4、输入阻抗高； 5、稳态时电源和地没通路； 2?开关阈值电压Vm和噪声容限 Vm的值取决于kp/kn L " W k = - 所以P管和N管的宽长比值不同，Vm的值不同。增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GNB 当Vm=1/2Vdd时, 得到最大噪声容限。 要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。 3?反向器传播延迟优化 1、使电容最小（负载电容、自载电容、连线电容） 漏端扩散区的面积应尽可能小 输入电容要考虑：（1）Cgs随栅压而变化 （2）密勒效应 （3）自举电路 2、使晶体管的等效导通电阻（输出电阻）较小： 加大晶体管的尺寸（驱动能力） 但这同时加大自载电容和负载电容（下一级晶体管的输入电容） 3、提咼电源电压 提高电源电压可以降低延时，即可用功耗换取性能。但超过一定程度后改善有限。电压过高会引起可靠性问题?当电源电压超过2Vt 以后作用不明显. 4、对称性设计要求 令Wp/Wn二卩p/卩u可得到相等的上升延时和下降延时，即tpHL 二tpLH。仿真结果表明：当P, N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。 4?反相器驱动能力考虑 1?单个反相器驱动固定负载 PCB图布线的经验总结 1.组件布置 组件布置合理是设计出优质的PCB图的基本前提。关于组件布置的要求主要有安装、受力、受热、信号、美观六方面的要求。 1.1.安装 指在具体的应用场合下，为了将电路板顺利安装进机箱、外壳、插槽，不致发生空间干涉、短路等事故，并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。这里不再赘述。 1.2.受力 电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的位置要合理安排。一般孔与板边距离至少要大于孔的直径。同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。板上直接"伸"出设备外壳的接插件尤其要合理固定，保证长期使用的可靠性。 1.3.受热 对于大功率的、发热严重的器件，除保证散热条件外，还要注意放置在适当的位置。尤其在精密的模拟系统中，要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。一般功率非常大的部分应单独做成一个模块，并与信号处理电路间采取一定的热隔离措施。 1.4.信号 信号的干扰PCB版图设计中所要考虑的最重要的因素。几个最基本的方面是：弱信号电路与强信号电路分开甚至隔离；交流部分与直流部分分开；高频部分与低频部分分开；注意信号线的走向；地线的布置；适当的屏蔽、滤波等措施。这些都是大量的论着反复强调过的，这里不再重复。 1.5.美观 不仅要考虑组件放置的整齐有序，更要考虑走线的优美流畅。由于一般外行人有时更强调前者，以此来片面评价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。但是，在高性能的场合，如果不得不采用双面板，而且电路板也封装在里面，平时看不见，就应该优先强调走线的美观。下一小节将会具体讨论布线的"美学"。 2.布线原则 下面详细介绍一些文献中不常见的抗干扰措施。考虑到实际应用中，尤其是产品试制中，仍大量采用双面板，以下内容主要针对双面板。 2.1.布线"美学" 转弯时要避免直角，尽量用斜线或圆弧过渡。 走线要整齐有序，分门别类集中排列，不仅可以避免不同性质信号的相互干扰，也便于检查和修改。对于数字系统，同一阵营的信号线（如数据线、地址线）之间不必担心干扰的问题，但类似读、写、时钟这样的控制性信号，就应该独来独往，最好用地线保护起来。 大面积铺地（下面会进一步论述）时，地线（其实应该是地"面"）与信号线 兰州交通大学电信学院课程设计实验报告 实验名称:负反馈放大电路PCB设计 无线话筒PCB设计(选作) 试验日期: 2012年6月25日 班级: 电子科学与技术092班 姓名: 刘光智 学号: 200910112 Altium designer简介 Altium Designer 提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。 一、实验目的 1.了解并学会运用Altium designer软件绘制简单PCB 2.会运用Alitum designer软件设计库元件 3.掌握印刷电路板布线流程 4.掌握印刷电路板设计的基本原则 二、设计内容 1.要求用Alitum designer软件画出电路原理图 2.按照所画原理图自动生成PCB版图 3.会自己设计元件和库 三、实验步骤(负反馈放大器PCB设计) 1、新建工程、为工程添加项目：在D盘新建一个自己的文件夹重命名为ffk，运行Alitum designer软件，然后单击文件/新建/工程/PCB工程,然后右击所建的PCB工程选择给工程添加原理图,然后添加PCB,建完PCB工程保存工程到D/ffk内,保存时三个文件都命名为ffk.扩展名 2、画原理图：在原理图窗口画出所要画的PCB原理图，本次实验所画电路图如图1： 图1 3、对所画电路图进行编译:点击工程/Compile Document mic.SchDoc,然后点击工程/Compile PCB Project PCB_mic.PrjPCB,然后打开Messages窗口查看编译结果,若有错误按照提示对错误进行改正再编译,直至没有错误结束编译 1绪论 1.1 设计背景 随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。在众多的CAD工具软件中，Spice程序是精度最高、最受欢迎的软件工具，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案[2]。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 虽然SPICE开发至今已超过20年，然而其重要性并未随着制程的进步而降低。就国内的设计环境而言，商用的SPICE模拟软件主要有Hspice、Pspice、SBTspice、SmartSpice与Tspice等。 HSpice是Spice程序应用在PC上的程序，它的主要算法与Spice相同。 实验一：CMOS反相器的版图设计 一、实验目的 1、创建CMOS反相器的电路原理图(Schematic)、电气符号(symbol)以及版图(layout); 2、利用’gpdk090’工艺库实例化MOS管； 3、运行设计规则验证(Design Rule Check,DRC)确保版图没有设计规则错误。 二、实验要求 1、打印出完整的CMOS反相器的电路原理图以及版图； 2、打印CMOS反相器的DRC报告。 三、实验工具 Virtuoso 四、实验内容 1、创建CMOS反相器的电路原理图； 2、创建CMOS反相器的电气符号； 3、创建CMOS反相器的版图； 4、对版图进行DRC验证。 1、创建CMOS反相器的电路原理图及电气符号图 首先创建自己的工作目录并将/home/iccad/复制到自己的工作目录下（我的工作目录为/home/iccad/iclab），在工作目录内打开终端并打开virtuoso(命令为icfb &). 在打开的icfb –log中选择tools->Library Manager,再创建自己的库，在当前的对话框上选择File->New->Library,创建自己的库并为自己的库命名（我的命名为lab1），点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择的库，此时Library manager的窗口应如图1所示： 图1 创建好的自己的库以及inv 创建好自己的库之后，就可以开始绘制电路原理图，在Library manager窗口中选中lab1,点击File->New->Cell view,将这个视图命名为inv(CMOS反相器)。需要注意的是Library Name一定是自己的库，View Name是schematic,具体如图2所示： 图2 inv电路原理图的创建窗口 点击OK后弹出schematic editing的对话框，就可以开始绘制反相器的电路原理图(schematic view)。其中nmos(宽为120nm,长为100nm.)与pmos(宽为240nm,长为100nm.)从这个库中添加，vdd与gnd在analogLib这个库中添加，将各个原件用wire连接起来，连接好的反相器电路原理图如图3所示： layout布局经验总结 布局前的准备: 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. 2 Cell名称不能以数字开头.否则无法做DRACULA检查. 3 布局前考虑好出PIN的方向和位置 4 布局前分析电路，完成同一功能的MOS管画在一起 5 对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。 6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点. 7 在正确的路径下(一般是进到~/opus)打开icfb. 8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错. 9 将不同电位的N井找出来. 布局时注意: 10 更改原理图后一定记得check and save 11 完成每个cell后要归原点 12 DEVICE的个数是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE 之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关). 13 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。 14 尽量用最上层金属接出PIN。 15 接出去的线拉到cell边缘,布局时记得留出走线空间. 16 金属连线不宜过长； 17 电容一般最后画，在空档处拼凑。 18 小尺寸的mos管孔可以少打一点. 19 LABEL标识元件时不要用y0层，mapfile不认。 20 管子的沟道上尽量不要走线;M2的影响比M1小. 21 电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。可以多个电阻并联. 22 多晶硅栅不能两端都打孔连接金属。 23 栅上的孔最好打在栅的中间位置. 24 U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅. 25 一般打孔最少打两个 26 Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值. 27 薄氧化层是否有对应的植入层 28 金属连接孔可以嵌在diffusion的孔中间. 北京工业大学集成电路板图设计报告 姓名：张靖维 学号：12023224 2015年 6 月 1日 目录 目录 (1) 1 绪论 (2) 1.1 介绍 (2) 1.1.1 集成电路的发展现状 (2) 1.1.2 集成电路设计流程及数字集成电路设计流程 (2) 1.1.3 CAD发展现状 (3) 2 电路设计 (4) 2.1 运算放大器电路 (4) 2.1.1 工作原理 (4) 2.1.2 电路设计 (4) 2.2 D触发器电路 (12) 2.2.1 反相器 (12) 2.2.2 传输门 (12) 2.2.3 与非门 (13) 2.2.4 D触发器 (14) 3 版图设计 (15) 3.1 运算放大器 (15) 3.1.1 运算放大器版图设计 (15) 3.2 D触发器 (16) 3.2.1 反相器 (16) 3.2.2 传输门 (17) 3.2.3 与非门 (17) 3.2.4 D触发器 (18) 4 总结与体会 (19) 1 绪论 随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。 1.1介绍 1.1.1集成电路的发展现状 2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。、 1.1.2集成电路设计流程及数字集成电路设计流程 集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。模拟集成电路设计的一般过程：电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设 匹配性设计： 作者通过查阅参考资料及版图经验,总结出以下几个匹配原则: 1.匹配器件相互靠近放置:两个器件相互放置越近,其匹配度就越高; 2.保持器件的方向一致:在工艺中,不同的方向多晶桂刻烛的速度及精度都是不一样的,因此需要保持多晶娃的方向一致; 3.选择一个中间值作为根部件:当几个器件需要匹配时,选择一个中间值的根部件可以快速有效进行串联或者并联; 4.采用指状交叉方式排列:任何器件甚至金属连线,只要两个以上就可以采用类似ABABAB交叉排列; 5.采用共质心版图:差分输入对通常采用共质心版图; 6.使用虚拟器件(Dummy):在工艺中,扩散的相互作用与多晶桂的刻烛速率变化都是无法避免的,增加Drnnmy的目的是给需要匹配的器件提供相同的工艺环境以保证扩散及刻烛的一致性,通常,Dummy都自身短接,或高电位或地电位; 7.版图每个部分都要匹配:例如:连线匹配,通孔匹配甚至寄生参数匹配等。 总体版图设计技术： 1.根据电路芯片封装引脚的排布确定各Pad布局从而确定各个子电路模块的位置; 2.相关联的模块要尽可能的放置在一起,各个模块之间一定要留够距离,方便输入及输出信号的连接走线; 3.模块输入信号与输出信号的方位一致,一般规定:输入信号在模块左侧,输出信号在模块右侧; 3.噪声模块和敏感模块要尽可能的远离 4.在不影响版图面积前提下,电源线和地线尽可能的宽,一般情况下,宽度10um为宜; 5.采用隔离环Guard Ring,隔离噪声影响; 6.模拟电路的金属连线需要倒角,而数字电路不需要倒角,一般是45°角; 7.同一层金属走线方向要保持一致,例如:金属1横方向,金属2竖方向; 8.整体电路版图拼成一个长条型,最好具有一定的对称型。 版图设计实验报告 课程名称：集成电路版图设计 姓名： 学号； 专业；电子科学与技术 教师；老师 目录 （一）实验目的 (3) （二）实验步骤 (4) 1，搭建环境···································································································· 2，运用ic6151··························································································· 3，作图··········································································································· 4，Run DRC·························································································· 5，画原理图··························································································· 6，Run LVS········································································································（三）实验总结················································································································· Layout版图设计 版图设计首先要求布局合理，布线满足工艺，设计完成后要求在满足工艺的前提下面积要小而且外形要美观，最好是正方形或长形。根据设计工艺的不同，设计要求有所不同，例如不同金属的最小线宽以及同种金属线之间的最小距离都有要求，如果线宽小于设计最小要求，在进行DRC验证时会报错，所以，在进行版图设计时要仔细阅读工艺要求并根据要求进行布局布线，避免进行DRC验证后根据报错信息进行修改时带来的大量繁琐的工作。 首先，为了满足版图整体外形上的美观，在布线前要进行排管工作。最好将P管尽量放在一起，因为根据器件制作工艺，PMOS与NMOS虽然都是制作在P型硅衬底上，但是PMOS 要做在N阱里，所以，PMOS放在一起有利于打阱的方便。当然这只是依据个人而异，并没有一个统一的标准。排好管子后，对一些严格对称的管子要进行匹配，因为严格对称的管子要求的稳定性也高，匹配是提高稳定性的一种方法。 其次，进行布线，布线之前要了解每层金属线的要求，最小线宽以及线间距，sp与sp、sn 与sn以及sn与sp之间的最小距离和同电位衬底之间的最小距离和不同电位衬底之间的最小距离。如果sn与sn区域之间的距离小于工艺要求的最小距离，就需要将其连起来。临层金属线之间尽量采用交叉走向，这样可以减少他们之间的寄生电容。此外每平方面积的金属面积也有要求。为了防止器件之间的相互干扰，需要在管子外打上保护环。并不是所有的管外都需要分别打保护环，例如有对称性要求的管子可以放在一起打环或者功能一样的也可以放在一起打环（例如MOS电容等）。PMOS外打n环、NMOS外打p环，保护环通过所打的孔与衬底相连，如果要求衬底接电位，可以通过向保护环加电位来满足。对于电位相同的衬底可以通过环的连接来完成。不同电位的保护环之间有距离限制，不能小于最小距离。这些全部完成之后，要对PMOS进行打阱。可以打在一个N阱里也可以打在不同的N阱里，如果打在不同的阱里需要满足一定的距离限制，所以说排管时并不一定要将P管摆在一起。最后，检查版图的完整性，电路中每一个元件都有相应的功能，如果缺少一个，电路的功能就无法实现。当然这只是自己摆管时应该注意的，如果是电路自动生成的就不存在这样的问题。 版图验证 完成版图设计后进行DRC验证，DRC验证的目的是检测连线等方面是否满足工艺设计要求。DRC验证时会弹出窗口，可以根据窗口中所指示的错误进行找错。DRC通过后进行LVS验证，LVS验证的目的是检测版图是否与电路原理图相符。最后导出GDS。 成绩评定表 课程设计任务书 目录 目录 .................................................................. III 1.绪论 (1) 1.1 设计背景 (1) 1.2 设计目标 (1) 2.四输入或非门 (2) 2.1 四输入或非门电路结构 (2) 2.2 四输入或非门电路仿真 (3) 2.3 四输入或非门的版图绘制 (4) 2.4 四输入或非门的版图电路仿真 (5) 2.5 LVS检查匹配 (6) 总结 (7) 附录一：原理图网表 (9) 附录二：版图网表 (10) 1.绪论 1.1 设计背景 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2 设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。 2.用tanner软件中的TSpice对四输入或非门电路进行仿真并观察波形。 3.用tanner软件中的L-Edit绘制四输入或非门版图，并进行DRC验证。 4.用tanner软件中的TSpice对四输入或非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入或非门进行LVS检验观察原理图与版图的匹配程度。 第一章基本概念 (1) ☆☆集成电路：Integrated Circuit ，缩写IC IC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。 (2)特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 (3)就设计方法而言，设计集成电路的方法可以分为三种方式： 全定制（Full-Custom Design Approach） 半定制（Semi-Custom Design Approach） （标准单元、积木块、门阵列、门海） 可编程IC （PLD：Programmable Logic Device） （PROM 、GAL 、PLA、PAL、PLD 、FPGA ） （4）☆☆积木块法(BB)与标准单元法（sc）不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。 （5）☆☆门阵列方法与门海方法的比较 门阵列方法的设计特点： 设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。 不足：设计灵活性较低；门利用率低；芯片面积浪费。 门海方法的设计特点： 门利用率高，集成密度大，布线灵活，保证布线布通率。 不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。（6）集成电路设计：根据电路功能和性能要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期以保证全局优化，设计出满足需求的集成电路。其最终的输出结果是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。 （7）版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示，版图与所采用的制备工艺紧密相关。 （8）版图设计：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，是集成电路设计的最终输出。 （9）布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布。 （10）布局：根据级别最低的功能块中各基本单元直接的连接关系或较高级别的功能块中各较小功能块之间的连接关系，分配各基本单元或较小功能块的位置，使芯片面积尽可能的小。（11）布线：进行单元间或功能块间的连接，合理分配布线空间，使布线均匀，布通率达到百分之百。版图经验总结
版图设计论文15篇
集成电路版图设计师职业标准
CMOS异或门集成电路课程设计
CMOS反相器电路版图设计与仿真
Layout(集成电路版图)注意事项及技巧总结
异或门版图设计报告
反相器的设计与仿真
PCB图布线的经验总结
PCB版图设计报告
三输入或门版图设计的
CMOS反相器的版图设计
版图LAYOUT布局经验总结94条
集成电路版图设计报告
版图要点
版图设计实验报告
Layout版图设计
四输入或非门电路和版图设计说明
版图重点总结
相关主题
文本预览