本文由jinganp贡献
pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。
成都理工大学 硕士学位论文 基于FPGA的软件无线电DDC设计 姓名：陈卓 申请学位级别：硕士 专业：通信与信息系统 指导教师：陈金鹰 20080501
摘要
基于ＦＰＧＡ的软件无线电ＤＤＣ设计
作者简介：陈卓，男，１９８３年７月生，师从成都理工大学陈金鹰教授，２００８ 年６月毕业于成都理工大学通信与信息系统专业，获得工学硕士学位。
摘要
软件无线电ＤＤＣ（数字下变频）系统作为前端ＡＤＣ与后端通用ＤＳＰ器件
之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用ＤＳＰ器件进行
处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用
ＤＤＣ芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，
灵活性不强，不能充分体现软件无线电的优势。ＦＰＧＡ工艺发展迅速，处理能力 大大增强，相对于ＡＳＩＣ、ＤＳＰ来说具有吞吐量高、丌发周期短、可实现在线重 构等诸多优势。正因为这些优点，使得ＦＰＧＡ在软件无线电的研究和开发中起着
越来越重要的作用。 本次设计的目标是在一块ＦＰＧＡ芯片上实现单通道数字下变频系统。现阶段 主要对软件无线电数字下变频器的ＦＰＧＡ实现方法进行了研究分析，重点完成了 其主要模块的设计和仿真以及初步的系统级验证。
论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对ＦＰＧＡ 实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理 的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变 频的ＮＣＯ、混频、ＣＩＣ、ＨＢ、ＦＩＲ模块的实现方法进行深入研究，在ＭＡＴＬＡＢ 中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并 仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问 的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统 性能的最优化。最后通过使用编写Ｖｅｒｉｌｏｇ程序和调用部分ＩＰ Ｃｏｒｅ相结合的方法 完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构 是正确的，在下一步工作中主要完成系统的板级调试。
关键词：
数字下变频
软件无线电
数字滤波器
ＤＤＳ
ＦＰＧＡ
成都理１：大学硕士学位论文
Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ Ｄｊｇｊｔａｌ
Ｄｏｗｎ－ＣｏｎＶｅｎｅｒ Ｂａｓｅｄ
ｏｎ
ＦＰＧＡ
Ｉｎｔｒｏｄｕｃｔｉｏｎ ｏｆ ｔｈｅ ａｕｔｈｏｒ：Ｃｈｅｎ ｚｈｕｏ，ｍａｌｅ，ｗａｓ ｂｏｍ ｉｎ Ｊｕｌｙ，１９８３ ｗｈｏｓｅ ｔｕｔｏｒ ｗａｓ Ｐｒｏｆｅｓｓｏｒ Ｃｈｅｎ Ｊｉｎｙｉｎｇ．Ｈｅ ｇｒａｄｕａｔｅｄ ｆｔｏｍ Ｃｈｅｎｇｄｕ ＵｎｉＶｅｒｓｉｔｙ ｏｆ ７ｒｅｃｈｎｏｌｏｇｙ ｉｎ Ｃｏｍｕｎｉｃａｔｉｏｎ ａｎｄ １１ｌｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍ Ｊｕｎｅ．２００８．
ｍａｊｏｒ
ａｎｄ ｗａｓ ｇｒａｎｔｅｄ ｔｈｅ Ｍａｓｔｅｒ Ｄｅ铲ｅｅ ｉｎ
ＡＢＳＴＲＡＣＴ
Ｔｈｅ ＤＤＣ（Ｄｉｇｉｔａｌ Ｄｏｗｎ．Ｃｏｎｖｅｒｔｅｒ）ｉｎ ＳｏＲｗａｒｅ Ｒａｄｉｏ ｓｙｓｔｅｍ
ｃａｎ
ｒｅｄｕｃｅ ｔｈｅ
Ｊ．ａｔｅ ｏｆ ｄａｔａ ｆｌｏｗ，ａｎｄ ｓｅｎｄ ｔｈｊｓ ｌｏｗ—ｓｐｅｅｄ ｄａｔａ ｔｏ ｔｈｅ ＤＳＰ ｄｅｖｉｃｅｓ ｗｈｉｃｈ ｃａｎ ｐｒｏｃｅｓｓ
ｔｈｉｓ ｄａｔａ ｎｕｅｎｔｌＶ．ＤＤＣ
ａｓ
ａ
ｂｒｉｄｇｅ
ｂｅｔｗｅｅｎ ｔｈｅ ＡＤＣ ａｎｄ ｔｈｅ ＤＳＰ ｄｅｖｉｃｅｓ，ｉｔｓ
ｏｎ
ｐｅ怕瑚ａｎｃｅ ｗｉｌｌ
ｈｉｇｌｌｅｒ
ｈａｖｅ
ａ
ｄｉｒｅｃｔ ｉｍｐａｃｔ
ｔｈｅ ｓｔａｂｉｌｉｔｙ ｏｆ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ ｓＶｓｔｅｍ．Ｔｈｅ
ａｓ
ｄｅｄｉｃａｔｅｄ【）【）Ｃ ｃｈｉｐｓ ｈａｖｅ ｍａｎｙ ａｄｖａｎｔａｇｅｓ，ｓｕｃｈ ｐｒｏｐｏｎｉｏｎ ｏｆ ｅｘｔｒａｃｔｉｏｎ，ｂｕｔ ｔｈｅ
ｔｈｅ ｓｔａｂｌｅ
ｐｅｒｆｂ肌ａｎｃｅ
ａｎｄ ｔｈｅ
ｈｉ曲ｐｒｉｃｅ
ａｎｄ ｔｈｅ ｗｅａｋ ｆｌｅｘｉｂｉｌｉｔｙ ｃａＩｌ’ｔ ｆｕｌｌｙ
ｒｅｆｌｅｃｔ ｔｈｅ ｆｅａｔｕｒｅｓ ｏｆ ｔｈｅ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ．Ｄｕｅ ｔｏ ｔｈｅ ｒａｐｉｄ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ＦＰＧＡ，ｔｈｅ
ｐｅ怕锄ａｎｃｅ
ｐｌａＶｓ
ａｎ
ｏｆ ＦＰＧＡ ｈａｓ ｂｅｅｎ盯ｅａｔｌＶ ｅｎｈａｎｃｅｄ．Ｒｅｌａｔｉｖｅ ｔＯ ｔｈｅ ＡＳＩＣ ａｎｄ ＤＳＰ，
ＦＰＧＡ’ｓ ｈｉｇｈ—ｔｈｒｏｕｇｈｐｕｔ，ｓｈＯｎ ｄｅＶｅｌｏｐｍｅｎｔ ｃｙｃｌｅ ａｎｄ Ｏｎｌｉｎｅ ｒｅｍｏｄｅｌｉｎｇ ｍａｋｉｎｇ ｉｔ ｉｍｐＯｒｔａｎｔ ｒｏｌｅ ｉｎ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ’ｓ ｒｅｓｅａ
ｒｃｈｍｅｎｔ ａｎｄ ｄｅｖｅｌｏｐｍｅｎｔ．
ａ
１ｍｅ ｄｅｓｉｇｎ ａｉｍ ｉｓ ｔｏ ｒｅａｌｉｚｅ
ｓｉｎｇｌｅ
ｃｈａｎｎｅｌ ＤＤＣ ｃｈｉｐ ｗｉｔｈ
ｏｎ
ＦＰＧＡ．Ｔｈｅ
ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ０ｆ ｔｈｅ ＤＤＣ ｉｎ Ｓｏ仃ｗａｆｅ Ｒａｄｉｏ ｓｙｓｔｅｍ ｂａＳｅ
ａｎａｌＶｚｅｄ．Ｔｈｅ ｍａｉｎ ｍｏｄｕｌｅｓ’ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉＯｎ
ＦＰＧＡ ｈａｓ ｂｅｅｎ
ｈａｖｅ ｂｅｅｎ ｃｏｍｐｌｅｔｅｄ．Ｔｈｅ
ｐｒｅｌｉｍｉｎａｒＶ ｓｙｓｔｅｍ．１ｅｖｅｌ ｖｅｒｉｆｉｃａｔｉｏｎ ａｌｓｏ ｃｏｍｐｌｅｔｅｄ．
Ｉｌｌ ｔｈｉｓ ｔｈｅｓｉｓ，ｔｈｅ ＤＤＣ’ｓ ｃｕｌｌｒｅｎｔ ｔｅｃｈｎｏｌｏｇｙ ａｔ ｈｏｍｅ ａｎｄ ａｂｒｏａｄ ｗａｓ ａｎａｌｖｚｅｄ’ ａｎｄ ｔｈｅｎ ｔｈｅ ａｄＶａｎｔａｇｅｓ ｏｆ ｕｓｉｎｇ ＦＰＧＡ ｔＯ ｃＯｍｐｌｅｌｅ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ＤＤＣ ｗｅｆｅ
ｄｅｓｃｒｉｂｅｄ．ｎｉｓ
Ｏｎ
ｐａｐｅｒ ｆｌｏｃｕｓｅｓ ｏｎ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ａｎｄ ｔｈｅ ａｒｃｈｉｔｅｃｔｕｒｅ ０ｆ ｔｈｅ ＤＤＣ ｂａｓｅｄ
ｔｈｅ｜ｅｓｅａＩ℃ｈ Ｏｆ ｔｈｅ ｔｈｅｏｒｙ Ｏｆ ｔｈｅ ＳＯｆｔｗａｒｅ Ｒａｄｉｏ ａｎｄ ｔｈｅ Ｄｉｇｉｔａｌ ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ．
Ｔｈｅ ｉｍｐｌｅｍｅｎｔａｔｉＯｎ ｏｆ ｔｈｅ ｍｏｄｕｌｅｓ Ｏｆ ＮＣＯ，Ｍｉｘｅｒ，ＣＩＣ，ＨＢ，ＦＩＲ ｆｉｌｔｅｒ ｗａｓ ａｎａｌＶｚｅｄ． Ｔｈｅ ｗｈｏｌｅ ｓＶｓｔｅｍ’ｓ ｓｔｒｕｃｔｕｒａｌ ａｎｄ ｔｈｅ ｍｏｄｕｌｅｓ’ ｄｉｖｉｓｉｏｎ， ｉｎｔｅｒｆｈｃｅ ｄｅｆｉｎｉｔｉｏｎ，
ｍａｔｈｅｍａｔｉｃａｌ ｓｉｍｕｌａｔｉｏｎ，ｏｐｔｉｍｉｚａｔｉｏｎ ｗａｓ ｃｏｍｐｌｅｔｅｄ ｉｎ ＭＡｌｌＩ Ａ Ｂ．Ｔｈｒｏｕｇ王ｌ ｔｈｅ ｓｉｍｕｌａｔｉｏｎ，ｔｈｅ ｓｙｓｔｅｍ ａｒｃｈｉｔｅｃｔｕｒｅ ｗａｓ ｏｐｔｉｍｉｚｅｄ ｉｎ ｏｒｄｅｒ
ｂａｌａｎｃｅ ｂｅｔｗｅｅｎ ｅａｃｈ
ｔｏ ｇｅｔ ｔｈｅ ｐｅｄ；：０ｒｍａｎｃｅ
ｍｏｄｕｌｅ ａｎｄ ｔｈｅ ｗｈｏｌｅ ｓＶｓｔｅｍ．ＦｉｎａｌｌＶ，ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ａｎｄ
ｄｅｂｕｇ西ｎｇ ｏｆ
ｅａｃｈ ｍｏｄｕｌｅ ｗａｓ ｃｏｍｐｌｅｔｅｄ ｂｙ ｕｓｉｎｇ ｔｈｅ Ｖｅｆｉｌｏ
ｇ ｐｒ０伊ａｍｍｉｎｇ ａｎｄ ｐａｎ
Ｏｆ ＩＰ ｃＯｒｅ．Ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗｅｄ ｔｈａｔ ｔｈｅ ｄｅｓｉＰ皿ａｎｄ ｓｔｎｌｃｔｕｒｅ ｉｓ ｃｏｒｒｅｃｔ，ｔｈｅ ｎｅｘｔ ｓｔｅｐ ｗｉｌｌ ｂｅ ｔｈｅ ｄｅｂｕｇ
０ｎ
ｔｈｅ ＤＤＣ ｂｏａｒｄ．
Ｋｅｙ Ｗｏｒｄｓ：ＤＤＣ
Ｓｏ腑ａｒｅ Ｒａｄｉｏ
Ｄｉ舀ｔａｌ
Ｆｉｌｔｅｒ
ＤＤＳ
ＦＰＧＡ
Ⅱ
独创性声明
本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其
他人已经发表或撰写过的研究成果，也不包含为获得盛壑堡王太堂或其他教
育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示谢意。
学位论文作者签名：
骨反
晋
矽矿矿年
厂月，罗
。日
学位论文版权使用授权书
本学位论文作者完全了解盛都理王太堂有关保留、使用学位论文的规定， 有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和 借阅。本人授权盛壑堡王盔堂可以将学位论文的全部或部分内容编入有关数 据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。
（保密的学位论文在解密后适用本授权书）
筻
学位论文作者签名：呷尔
学位论文作者导师签名：
坪
？各白．侈
矽墨年
Ｊ
月，矿日
第１章引言
第１章引
１．１软件无线电简述
言
软件无线电作为一种以现代通信理论为基础，以数字信号处理为核心，以微 电子技术为支撑的新的无线通信体系结构，具有灵活性、开放性、可扩展性等优 点。软件无线电概念一经提出，就得到了通信、电子、计算机等领域的关注，在
军、民无线通信、电子、雷达、信息化家电领域也得到了广泛推广。其基本思想 是以一个通用、标准、模块化的硬件平台为依托，通过软件编程来实现无线电的 各种功能，从基于硬件、面向用途的电台设计方法中解放出来Ｉｌｌ。 软件无线电突破了传统电台以硬件为核心的设计模式，理想的软件无线电系
统要求减少模拟环节，把数字化处理（Ａ／Ｄ、Ｄ／Ａ）尽量靠近天线，让所有的信 号处理均在数字域中完成。主要由天线、射频前端、宽带Ａ，Ｄ、Ｄ／Ａ转换器、通
用和专用数字信号处理器以及各种软件组成，如图１．１所示。软件无线电要求能
够覆盖比较宽的频带（如Ｏ．１ＭＨｚ～２ＧＨｚ），要求每个频段的特性均匀，从而满 足各种业务的需求。
视频 电话 数据
图１．１软件无线电结构
１．２数字下变频技术简介
１．２．１数字下变频技术在软件无线电中的应用
理想的软件无线电系统把数字化处理（Ａ／Ｄ、Ｄ／ｆＡ）尽量靠近天线，让所有 的信号处理均在数字域中完成。由于软件无线电的天线所覆盖频段范围较宽，一 般在０．１ＭＨｚ～２ＧＨｚ之间，根据Ｎａｑｕｉｓｔ低通采样和带通信号采样理论，对Ａ，Ｄ
的转换速度、工作带宽、动态范围等参数提出了极高的要求，并且对后端ＤＳＰ
处理器的处理速度要求也非常高。如此高速的Ａ／Ｄ采样和ＤｓＰ处理速度对于现
阶段的技术水平而言，实现起来有相当大的难度。
目前的软件无线电接收机普遍采用超外差接收体制，模拟混频后将射频信号
成都理：Ｊ：火学硕士学位论文
其变为统一的中频信号，然后通过ＡＤＣ数字化后输出高速中频数字信号。由于
软件无线电的最终任务是要完成信号的调制解调、抗干扰、抗衰落、前向纠错
（ＦＥｏ、加密解密等算法，经过中频数字化以后的数字信号由于其速率仍然较
高，这对后端通用ＤＳＰ器件的性能和处理速度提出了严格的要求，这不仅会增 大了技术上的难度，而且也会提高开发成本。 数字下变频器（ＤＤＣ）位于接收机前端ＡＤＣ与后端ＤＳＰ器件之间，主要完 成对中频数字信号的混频、滤波和重采样。通过降低数据流的速率，把信号变至
基带后，再把低速数据送给后端通用ＤＳＰ器件进行处理，这样明显降低了ＡＤＣ
和后端通用ＤＳＰ器件的性能要求。作为前端ＡＤＣ与后端通用ＤＳＰ器件之问的
桥梁，数字下变频技术成为软件无线电接收机的核心技术之一，其性能的优劣将 对整个软件无线电系统的稳定性、可靠性产生直接影响。
１．２．２国内外技术现状
就目前国内外的器件发展水平和研究现状来看，在中频段进行高速的ＡＤ采 样是可行的。ＡＤＩ公司０７年推出１６位数模转换器ＡＤ９４６１【引，其具有良好的信
噪比（ＳＮＲ）和中频取样性能，主要应用于高端仪器仪表、医疗设备和无线通信。
芯片在最高转换速率可达１３０ＭＳＰＳ。 数字下变频作为软件无线电中运算量最大，实现起来最困难的部分，目前主 要有三种实现方法：专用的数字下变频芯片（ＤＤＣ）实现方式、ＤＳＰ实现方式 和ＦＰＧＡ（现场可编程门阵列）实现方式。自从ＧｒａｙＣｈ
ｉｐ公司（己被ＴＩ收购） 推出第一款单通道数字下变频专门芯片以来，专用数字下变频器件的品种很多，
商用的ＤＤＣ芯片比较有代表性的主要有Ｉｎｔｅｒｓｉｌ、ＡＤＩ、ＴＩ公司的产品。Ｉｎｔｅｒｓｉｌ
公司的ＨＳＰ５０２１４系列是目前单通道ＤＤＣ芯片中较具代表性的，其不仅提供了 基本的数字下变频功能，还提供包括了成形滤波器、定时同步内插滤波器、重采 样ＮＣＯ、坐标变换、数字ＡＧＣ等功能，它能通过编程改变信道的中心频率、带 宽和二次采样率【引。ＨｓＰ５０２１６系列产品在ＨＳＰ５０２１４系列产品的基础上将原来 的单通道增加到四通道，并且在处理速度上也有所提升１４１。ＴＩ公司的ＧＣ５０１６也 是一款宽带可编程四通道数字上、下变频芯片，其最高处理速率可达３２０ＭＳＰＳ，
并且支持最大２５６阶的ＦＩＲ滤波器和最小１１５ｄＢ的ＳＦＤＲｌ ５。。另外ＡＤＩ公司的
ＡＤ６６３６、ＡＤ６６２０也有较优异的性能参数和较强的功制刚。
ＤＳＰ芯片独特的硬件结构特点和高速实现各种数字信号处理复杂算法的优 点，使得ＤＳＰ自１９８０年问世以来得到了突飞猛进的发展，目前已经发展到集多
片ＤＳＰ于一体的高性能ＴＭＳ３２０Ｃ８ｘ系列和目前速度最快的第六代ＤＳＰ芯片
ＴＭＳ３２０Ｃ６２Ｘ／Ｃ６７ｘ系列１７Ｊ。使用ＤＳＰ方式实现数字下变频相对专用ＤＤＣ芯片 来说，具有较强的灵活性和适应性。下变频算法的一般理论包括带通采样、正交
２
第１章引
言
数字混频、高效数字滤波和多抽样率信号处理理论等，其中高效数字滤波包括积
分梳状（ＣＩＣ）滤波、半带（ＨＢ）滤波、ＦＩＲ低通滤波均是数字下变频中运算量最大 的部分。目前使用ＤＳＰ方式实现下变频主要有两种方案：多片ＤＳＰ并行处理和 在现有ＤＳＰ技术水平上探索高效算法降低处理复杂度。就ＴＩ公司的ＴＭＳ３２０Ｃ６２ｘ 系列的ＤＳＰ而言，速度虽然可达２４００ＭＩＰＳ，但对于一个经过５０ＭＨｚ中频采样 后的信号来说，对其做一个高阶ＦＩＲ运算，抛开额外的丌销，运算量在５０００ＭＩＰＳ 以上，用单片ＤＳＰ完成如此高速的实时运算是不可能的。解决的方法可以采用 多片ＤＳＰ并行处理，但是由于价格等因素的制约，目前采用这种方法实现下变 频并不常见。当前研究的重点主要是降低处理复杂度的高效算法，但目前的算法
均具有一定的局限性，难以满足软件无线电宽带、丌放的要求。因此，就ＤＳＰ
在软件无线电
中的应用而言，目前其主要体现在数字下变频的后端对速率相对较
低的基带信号进行各种处理。
ＦＰＧＡ具有性能好，可重复编程，灵活性高，开发周期短等特点，在近几年 不断更新换代，具有较高的性价比。Ｘｉｌｉｎｘ的Ⅵｎｅｘ．５和～ｔｅｒａ的Ｓｔｒａｔｊｘ ＩＩＩ系列
产品代表了ＦＰＧＡ先进的技术和发展方向。Ⅵｎｅｘ．５系列产品内部包含多达２０
万个的逻辑单元，等效系统门数超过１０００万门，工作频率高达５５０ＭＨｚ，功耗
比以往产品降低３５％。在ＤＳＰ处理方面，Ｖｉｎｅｘ．５内嵌ＤＳＰ４８Ｅ模块，最高工作 频率５５０ＭＨｚ，Ｖｉｎｅｘ一５ Ｄ０３０Ｔ系列可以提供多达１９２个ＤＳＰ Ｓｌｉｃｅ，总的处理
能力达到１０５ＧＭＡＣ，片内凡气Ｍ容量达１０３６８Ｋｂｉｔ，完全可以完成多通道高性能
数字下变频的设计ｌ引。ＦＰＧＡ可以根据不同的系统要求实现功能扩充和升级，随
着ＦＰＧＡ性能的增强，规模的增大，成本的降低，利用ＦＰＧＡ实现高速专用数字 下变频器逐渐成为软件无线电设计中常用的手段。
１．２．３
ＦＰＧＡ实现数字下变频的优势
Ａ１１ｒａｙ）具有性能好、规模大、可重复编程、
ＦＰＧＡ（Ｆｉｅｌｄ．Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
开发投资小等优点，在现代电子产品中应用得越来越广【引。ＦＰＧＡ是作为专用集 成电路（ＡＳＩＣ）领域中的一种半定制电路而出现的，既解决了定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点。近几年来，随着电子技术的发展， ＦＰＧＡ的工艺发展迅速，功耗明显降低，工作频率不断提高，芯片的处理能力大 大增强，成本不断降低，全新的ＦＰＧＡ正在替代ＡＳＩＣ和ＤＳＰ用作前端数字信
号处理运算。
在工艺和规模方面，就采用６５ｎｍ工艺的ｖｉｎｅｘ．５系列ＦＰＧＡ而言，其内部 包括多达２０万的逻辑单元（ＣＬＢ），等效门数超过１０００万。以ＬＸ３３０为例，它 的ＣＬＢ阵列为２４０×１０８，即２５９２０个ＣＬＢ，每个ＣＬＢ包含２个Ｓｌｉｃｅ，共５１９４０ 个Ｓｌｉｃｅ；由于每个Ｓｌｉｃｅ包含４个触发器，因此触发器的总量为２０７３６０个。另
３
成都理ｊｒ大学硕十学位论文
外，芯片内部还包含１０３６８Ｋ｜ｂｉｔ的ＢｌｏｃｋＲＡＭ，１２个ＤＣＭ（Ｄｉｇｉｔａｌ Ｃｌｏｃｋ Ｍａｎａｇｅｒ），
６个锁相坏，最大ＩＯ数为１２００【８１。如此丰富的资源完全可以满足数字
下变频系
统的设计。
在处理速度方面，相对于通用ＤＳＰ器件来说，ＦＰＧＡ的一个突出优点就是
极高的性能，具体体现在ＦＰＧＡ的专用部件及其工作频率上，这是ＦＰＧＡ用户关 注的重点之一，也是ＦＰＧＡ更新换代的重要体现。Ｖｉｎｅｘ．５中的ＢｌｏｃｋＲＡＭ的工 作频率可以高达５５０ＭＨｚ，单端ＩＯ的最高速度为８００Ｍｂｐｓ，差分ＩＯ高达 １．２５Ｇｂｐｓ，ＤＳＰ４８Ｅ可以工作在５５０ＭＨｚｌ引。就本次设计采用的Ｖｉｒｔｅｘ．４系列芯片 而言，其ＢｌｏｃｋＲＡＭ的工作频率也可达５００ＭＨｚ，单端ＩＯ的最高速度为６００Ｍｂｐｓ， 差分ＩＯ高达１Ｇｂｐｓ，ＤＳＰ４８Ｅ可以工作在５００ＭＨｚｌｌｏＪ。
在功耗方面，ＦＰＧＡ相对于ＤＳＰ、ＡＳｌＣ来说更具优势。ＦＰＧＡ的功耗是由 处于工作状态的电路的大小来决定的。当ＦＰＧＡ内部的某部分逻辑电路没有工作 的时候，基于ＣＭＯＳ工艺的数字电路并不进行功率耗费。因此通过电路设计的
动态控制和低功耗设计的策略，可以使ＦＰＧＡ的设计达到最好的功耗水平。
在可重构性方面，ＦＰＧＡ的快速配置技术，使重新配置时间大大缩短；另外，
很多ＦＰＧＡ己经支持部分重配置功能。对于同一片ＦＰＧＡ芯片，我们可以通过部
分重配置技术，在不影响其它逻辑部分正常工作的情况下，完成该ＦＰＧＡ内部某 一部分逻辑的重新配置。ＦＰＧＡ的可重构性使系统相对于专用的ＤＤＣ芯片来说
具有高度的灵活性。
正因为以上优点，使得ＦＰＧＡ在软件无线电数字下变频的研究和开发中起着 越来越重要的作用。
１．３本论文研究意义及主要工作
软件无线电数字下变频系统通过降低数据流的速率，把低速数据送给后端通 用ＤＳＰ器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直 接影响。ＦＰＧＡ工艺发展迅速，处理能力大大增强，具有吞吐量高、开发周期短、 可实现在线重构等诸多优势。正因为这些优点，使得ＦＰＧＡ在软件无线电的研究 和开发中起着越来越重要的作用。基于以上原因，本课题主要对软件无线电中的 数字下变频技术进行研究，通过对软件无线电理论、数字信号处理理论的研究， 分析数字下变频结构及实现方法，重点研究如何用ＦＰＧＡ来实现数字下变频的功
能。
本论文工作主要包括：
（１）
深入研究软件无线电理论基础、数字信号处理的相关知识，为后续
设计提供理论支持；
４
第１章引言
（２）
重点研
究软件无线电数字下变频技术，对数字下变频的实现方法进
行深入研究，在ＭＡＴＬＡＢ中对部分模块建立数学模型并仿真、对 各个模块的性能进行优化、设定整体系统方案、完成模块划分和接
口定义；
（３）
对设计中主要模块ＦＰＧＡ实现的相关算法进行分析比较，确定模块
的实现方式；
（４）
通过使用编写Ｖｅｒｉｌｏｇ程序和调用部分ＩＰ Ｃｏｒｅ相结合的方式完成数
字下变频各个模块的设计、仿真和调试。
５
成都理ｉｌ：人学硕十学位论文
第２章数字下变频理论基础
２．１信号采样理论
理想的软件无线电系统把信号采样尽可能的靠近射频端，然后将其转变为适 合于各种数字信号处理器处理的数字信号序列，通过软件实现无线通信的功能，
使其具有更好的扩展性和适应性。因此，软件无线电首先面临的任务就是对模拟 信号进行采样。
２．１．１
Ｎｙｑｕｉｓｔ低通采样理论
设有一个频带限制在（０，ｆＨ）内的时间连续信号ｘ（ｔ），如果以ｆｓ＝２ ｆＨ的采样
速率对ｘ（ｔ）进行等间隔采样，得到时间离散的采样信号ｘ（ｎ）＝ｘ（ｎＴｓ）（其中Ｔｓ＝１／ｆｓ 为采样问隔），则原始信号ｘ（ｔ）将被所得到的采样值ｘ（ｎ）完全确定，这就是Ｎｙｑｕｉｓｔ 采样定理【１１】。 根据Ｎｙｑｕｉｓｔ采样定理我们可以看出：对一个频带有限的模拟信号进行采样， 只要采样的频率高于模拟信号最高频率的２倍，则经采样以后的离散信号就能恢 复原始信号。下面结合数字下变频实际信号特性，通过采用频域分析的方法来说 明Ｎｙｑｕｉｓｔ采样定理。 设原始模拟信号为ｘ（ｔ），其频谱函数为Ｘ＠）。首先引入单位冲击函数ｄ＠， 构成周期为Ｔｓ＝ｌ／ｆｓ的冲击函数的抽样脉冲序列ｄ《ｔ），则
●∞
辞（ｔ）＝罗６０一刀ｔ）
畎ｔ）的频谱为
（２．；）
６Ｔ∽＝等芝№一训
－ｃ片－一∞
（２－２）
其中
幼
鸭２百
（２．３）
原始模拟信号ｘ（ｔ）经抽样后的信号ｘＴ（ｔ）为 ｘＴ（ｔ）＝ｘ（ｔ）６Ｔ（ｔ） 将式（２．１）代入式（２．４）可得
（２．４）
６
第２章数字下变频理论基础
坼Ｏ）＝∑ｚＯｔ妒Ｏ一以Ｃ） 盎 则ｘＴ（ｔ）的频谱ｘ和）为
（２—５）
ｘＴ（∞）＝去【ｘ（缈）木６ｒ（∞）】＝≠∑ｘ（∞一刀心） 纨 １。悬
（２?６）
由式（２．６）可以明显看出，原始模拟信号ｘ（ｔ）经采样周期为Ｔｓ的等间隔采 样后，其频谱
ｘ“妨是无限多个间隔国。原始信号频谱Ｘ（嘞的叠加。从图２—１中 可以看出抽样后的信号ｘＴ（ｔ）包含了信号ｘ（ｔ）的全部信息，这时只需用一个带宽不 小于∞Ｈ的滤波器就能恢复原始信号。但是若ｆｓ＜２ ｆＨ，也就是∞。＜２∞Ｈ，如图２－２所 示，抽样后信号的频谱在相邻的周期内发生了混叠，发生混叠就意味着不能无失 真的恢复原始信号，也就说通过这种采样速率采样的信号是没有使用价值的。
。
Ｉ
Ｘ１‘∞＇
ｉ
爪？ ｌ∥｜｜．
图２．１氓－２０）Ｈ抽样后信号频谱 图２．２∞Ｉ＜孔抽抽样后信号频谱
从第一章中得知软件无线电覆盖频段范围一般在Ｏ．１ＭＨｚ～２ＧＨｚ之间，根 据Ｎｙｑｕｉｓｔ采样定理，若系统需要覆盖整个频段范围，暂时忽略前置滤波器矩形 系数等影响，要能恢复原始信号，其采样率也至少在４ＧＨｚ以上。而在实际应用
中，采样频率ｆｓ一般是ｆＨ的２到３倍，如此高速的采样对于当前的～Ｄ转换速
度来说是不可能实现的。即使Ａ，Ｄ转换能够实现，采样产生的高速数据流对于 后续处理来说实现起来也相当困难。
２．１．２带通采样理论
Ｎｙｑｕｉｓｔ采样定理只讨论了其频谱分布在（Ｏ，ｆＨ）内的基带信号的采样问题， 当信号的频谱分布在某一有限的频带（ｆＬ，ｆＨ）上，且信号的最高频率ｆＨ远远大
于带宽Ｂ的时候，如果按照Ｎｙｑｕｉｓｔ采样定理以ｆｓ＝２ ｆＨ的采样速率对信号进行采
样，则采样频率会很高，以致后级处理无法实现。带通采样理论则能很好的解决
这个问题。
带通采样定理：设一个带通信号ｘ（ｔ），其频率范围限制在（ｆＬ，ｆＨ）之间， 如果采样频率ｆｓ满足
～
疋：型立丝
（２，ｚ＋１）
７
（２．７）
成都理：ｒ大学硕士学位论文
式（２．７）中ｎ取能满足ｆＳ＝２（ｆＨ—ｆＬ）的最大整数（０，１，２，…），则用ｆｓ进行等
间隔采样所得到的信号采样值ｘ（ｎＴｓ）能准确地恢复原始信号ｘ（ｔ）ｆ１２Ｊ。 式（２．７）用带通信号的中心频率ｆｏ和带宽Ｂ也可表示为
正＝热
六：粤粤
式（２－８）中ｎ取能满足ｆｓ＝２Ｂ的最大正整数。
（２－８）
（２∽
带通采样定理的一个重要前提条件是：只允许在其中的一个频带上存在信 号，而不允许在不同的频带上同时存在信号，否则采样将会引起信号混叠。为了 能够满足这个前提条件，可以采用跟踪滤波器的方法来解决，如图２．３所示。在 对某～带通信号采
样之前，首先把跟踪滤波器调到与之对应的中心频率上，滤出 感兴趣的带通信号，然后再进行采样，从而防止了混叠的发生。
图２－３带通信号采样
２．１．３软件无线电中的采样理论
目前的通信信号基本都是带通信号，因此软件无线电中的采样理论主要以带 通采样理论为主，通过２．１．２节的分析得知，在对信号进行带通采样之前须采用 跟踪滤波器把有用信号滤出。由于软件无线电所覆盖的频率范围一般都要求比较 宽，作为软件无线电，只有这样宽的频段才能具有广泛的适应性１１引。由于要求的 频率覆盖范围比较宽，图２．３所示的带通采样结构实现起来则比较困难，主要体 现在带通采样之前的跟踪滤波器上，因为它要求滤波器在整个频带都保持相同的 滤波器带宽和阻带特性，这种滤波器实现起来是相当困难的。 软件无线电中主要采用超外差中频数字化接收体制来解决上述问题。超外差 体制的基本思想是：先用一个本振信号与射频输入信号进行混频（也可经过多次 混频），将其变为统一的中频信号，然后进行带通采样，如图２．４所示。
图２－４软件无线电结构框图
这样即可通过改变本振频率ｆＬ完成不同频率信号的数字化，因为这时Ａ／Ｄ
８
第２章数字下变频理论基础
前的模拟信号的中心频率（ｆｏ）是固定不变的．如果ｆｏ取得适当，跟踪滤波器就
比较容易实现。但是，这种超外差中频数字化体制的主要缺点是天线与Ａ，Ｄ间 增加了太多的模拟环节，如混频、本振信号源、各种模拟滤波器等。这些模拟电
路不仅会造成信号失真，而且对缩小体积、降低成本和功耗都是不利的。由于模
拟环节的增多，使这种超外差体制对信号适应以及可扩展性方面存在不足。例如 一旦模拟信道的中频带宽确定，要适应不同信号的带宽就存在一定的难度，另外
本振信号的频率分辨率一旦确定，对信道问隔的适应能力也就变差了，为了提高 对信号问隔适应能力，其方法只有提高本振信号的频率分辨率，这将使本振的设
计变得相当复杂，而且还存在误差。
为了改善上述中频数字化体制对信号环境的适应性和可扩展性，可以通过增 加中频带宽的办法加以解决。增加后的中频带宽包含多个信道，对于某一特定信 道的处理将由后续的数字下变频系统、基带处理系统处理。数字下变频系统通过 加载不同的信号处理软件可以实现对不同体制、不同带宽的信号的处理，从而提
高了适应性和可扩展性。增加中频带宽，从而使采样频率加大，采样速率越高，
在相同的工作频率范围
内所需要的“盲区”采样频率数量越少，有利于简化系统设 计１１引，采样频率的提高还有利于提高采样量化的信噪比。此外，由于中频带宽加 宽了，本振信号就可以按大步进设计，这样可以大大简化本振源的复杂度。当然，
中频带宽也不是越宽越好，带宽增加导致采样率的增长，高速的数据流不利于后
续处理，因此在确定采样率的时候应该综合考虑后级数字下变频混频系统和抽取
滤波器组的处理速率。
２．２多速率信号处理理论
带通采样定理的应用大大降低了所需的中频采样速率，为后续的实时数字处 理奠定了基础。从软件无线电要求的角度来看，带通采样的带宽应该是越宽越好， 这样对不同的信号会有更好的适应性。带通采样速率越高则瞬间采样带宽越宽，
但随着采样速率的提高带来的另外一个问题就是采样后的数据速率很高，导致后
续的信号处理速度跟不上去，特别是部分同步、解调等算法，如果数据吞吐率太 高时则很难满足实时性要求。由于一个实际的无线通信信号带宽一般为几十千赫 兹到几百千赫兹，实际对单信号采样时所需的采样速率并不高，所以很有必要对 采样后窄带信号的数据流进行降速处理。多速率信号处理技术为降速处理的实现
提供了理论依据。
２．２．１整数倍抽取和内插
整数倍抽取是指把原始采样序列ｘ（ｎ）每隔（Ｄ一１）个数据抽取一次，以形成
９
成都理：ｌ：人学硕＋学位论文
一个新序列ｘＤ（ｍ），即
ｘＤ（ｍ）＝ｘ（ｍＤ）
（２—１０）
式（２．１０）中，Ｄ为正整数，抽取过程如图２．５所示，抽取器用符号表示则 如图２．６所示。
ｘ（ｎ）
图２．５整数倍抽取
Ｉ．．．．．．．．．．．．．．．＿Ｊ
图２．６抽取器的符号表示
设原始采样序列ｘ（ｎ）的采样率为ｆｓ，则信号无混叠带宽为ｆ汜，以Ｄ倍抽取
率对ｘ（ｎ）抽取后，新序列ｘＤ（ｍ）的采样率为幻，Ｄ，信号无混叠带宽为纠２Ｄ。根 据２．１节的分析，若ｘ（ｎ）中含有大于纠２Ｄ的频率分量时，ｘＤ（ｍ）必然产生频谱混
叠，导致ｘＤ（ｍ）中无法恢复ｘ（ｎ）中小于ｆ北Ｄ的信号分量【１５１。 设ｘ（ｎ）的离散傅氏变换为Ｘ（ｅＪ勺，则ｘＤ（ｍ）的离散傅氏变换为：
１
Ｄ—ｌ
ｘ。ｏ如）一吉∑ｘ眇以习加】
变化如图２．７所示。
（２．１１）
由式（２．１１）可以看出，抽取序列的频谱ＸＤ（ｅｌＤ）为抽取前原始序列之频谱 Ｘ（ｅｊ’经频移和Ｄ倍展宽后的Ｄ个频谱的叠加和
，２倍（Ｄ＝２）抽取前后的频谱
。
‘２ｐ
。∥
／。
＞＜
ｐ
心 ．∥。 ＞卡孓遗Ｌ
●
‘ｘｐ‘昀”７Ｄ）
●
Ｉ
／
？ ‘ｘＤ（ｅ’
ｐ
＼． ／。
图２－７ ２倍（Ｄ＝２）抽取前后的频谱变化图
１０
？Ｖ
２ｐ
２ｉ
ｒ?
一２ｐ
∞
第２章数字下变频理论基础
从图２．７中可以明显看出，经过抽取后的信号频谱产生了严重的混叠，因而 无法从ｘＤ（ｅｊ∞）中恢复出原始信号。解决的方法是在抽取前用一数字滤波器（滤
波器带宽为ｐ／Ｄ）首先对ｘ（ｅｊ∞）滤波，使ｘ（ｅｉ’中只含有小于ｐ／Ｄ的频率分量，
然后再进行Ｄ倍抽取，抽取后的信号不会产生频谱混叠，如图２．８所示。
＼入以入／／／＼。
‘ｘ（ｅ吟
。ｚＰ
●
ｒ
－
ｕＪ
Ｉ
‘Ｈ（沙）．
：
．
一ｒ．
● － Ｉ ● ●
Ｉ
● ● ● ● ●
１
－ｐ／Ｄ
０
Ｉ
●
●
｛２ｐ
咿
－
邳ｒＩｉ
Ｊ
－
川
： ：幻（ｘ‘●
●
．１
Ｉ
ｒ‘ ｐ２ ： 妒 Ｉ Ｐ
●
｜‘川
～。ｊ
；／？ ；
－２ｐ
：
；／＼：一一一一＼ ：／
’ｐ
：’ｅ（Ｄｘ‘ ：
＼‘
．
Ｏ
：
ｉ； ／２Ｉ．＼‘
ｐ
：／＼一一／＼
／
／ｊ
２ｐ
∞
图２－８经滤波后２倍（Ｄ＝２）抽取前后的频谱变化图
通过分析可以得出，一个完整的Ｄ倍整数抽取器由一个带宽小于加的低
通滤波器和抽取器组成，但是如果原始信号的频谱分量已经小于ｐ／Ｄ，前置低通 滤波器则可以省去。 整数倍内插与整数倍抽取恰好相反，所谓的整数倍内插是指在原始抽样点之 间插入（Ｉ．１）个零值，若原始序列为ｘ（ｎ），则内插后的序列ｘＩ（ｍ）为【１５】：
ｘ，似）：ｘ浮）当ｍ＝ｏ，±Ｉ，±２Ｉ，…一
而伽）一Ｏ
当ｍ为其他值
（２—１２）
内插的过程图与图２．５所示恰好相反，在此不再作详细说明，内插器的符号
表示如图２．９所示。
圈２．９抽取器的符号表示
由于ｘＩ（ｍ）除了ｍ为Ｉ的整数倍处为ｘｅ）外，其余均为零，所以：
１１
成都理一Ｉ：人学硕十学位论文
蜀（ｚ）＝∑＿沏）ｚ…
一罗石仰）ｚ卅 Ｊ．一
＝Ｘ（ｚ７）
（２—１３）
把ｚ＝≯代入式（２．１３）可得内插以后的频谱为：
Ｘ，ｐ灿）＝Ｘ０’ｄ）
（２—１
４）
从式（２．１４）中可以得出，内插后信号的频谱为原始信号频谱经Ｉ倍压缩后
得到的谱，２倍（Ｉ＝２）内插前后的频谱变化如图２．１０所示。
Ｊ
‘ｘ（ｅ细）
／＼／＼ ／＼／＼。
－２ｐ ：
● ●
● ● ●
Ｏ
２ｐ
●
∞
● ｌ ●
ｘＩ（ｅ勺：
：／
／＼｝
：
●
＼：
．２ｐ
’ｐ
Ｏ
ｐ
２ｐ
国
图２－７
２倍（Ｄ＝２）抽取前后的频谱变化图
从图中可以看出，未经滤波的频谱不但含有Ｘ（ｅＪ∞）的基带分量，而且还含有 频率大于ｐ／ｌ的高频镜像成分，为了从ｘＩ（ｅＩ’中恢复原始谱，就必须对内插后的 信号进行低通滤波，低通滤波器的带宽为ｐ／ｌ。滤波后恢复出的信号（频谱为 ＫＩ（ｅｌ’）将原来插入的零点变为了ｘ（ｎ）的准确内插值，所以经过内插可以大大提
高信号的时域分辨率。当然，内插的优势不仅如此，而且在数字下变频的抽取滤 波过程中还可以减小系统的带宽比例因子，从而获得更好的滤波效果，具体原因
在接下来的章节中将会涉及。
２．２．２分数倍变换
整数倍抽取和整数倍内插都是多速率信号处理中一种特殊的情况，即抽取或 内插都是整数倍的情况，但在实际的软件无线电数字下变频系统中往往会遇到非 整数倍即分数倍变换的情况。假设分数倍变换的变换比为Ｒ＝Ｄ／Ｉ，很显然实现分
１２
第２章数字下变频理论基础
数倍变换可以通过先进行ｌ倍内插再进行Ｄ倍抽取来实现，不过需要注意的是内 插在前抽取在后，以确保中间序列Ｓ（ｋ）的基带频谱宽度不小于原始输入序列谱ｘ
（ｎ）或输出序列谱ｙ（ｍ）的基带频谱宽度。通过２．２．１节的分析得知，无论是抽取还 是内插一般都需要进行低通滤波，抽取器的滤波器在抽取之前，而内插的滤波器 在内插之后，从而可以将抽取器和内插器的滤波器用一组合滤波器替代，滤波器 的带宽应该为两个低通滤波器截至频率的最小值。分数倍变换的结构框图如图 ２．８所示。
‘
图２．８取样的分数倍变换
２．２．３取样变换性质
取样变换性质对于开展多速率信号处理理论在软件无线电数字下变频中的 应用研究具有重要的作用，本次设计主要用到以下取样变换对等性质，如图２．９
所示。由于这些性质的原理比较简单，故在此不作证明。
／—、、
生叵卜酽∥ 、生叵卜酽 生叵卜酽∥ 、生匝卜酽
／—、、
２．２．４取样变换的多级实现
单级取样率变换从表面看
虽然简单，但在实际应用中实现起来会有较大困 难，特别是在抽取倍数（Ｄ）内插倍数（Ｉ）很大时，抽取、内插所需的低通滤波
器的阶数将非常高，乃至无法实现。 假设输入信号的采样速率ｆｓ＝１００ＭＨｚ，抽取倍数Ｄ为５００，经抽取后最终则
得到２００ＫＨｚ采样速率的信号，假设信号带宽为５０Ⅺ｛ｚ，要求阻带衰减小于０．００１， 则当采用窗函数法设计这样的滤波器时所需的滤波器阶数Ｎ为：
Ⅳ。兰堂趔ｆ＋１
１４．３６×△厂
～
１３
（２．１５）
式中，ｄ＝Ｏ．００１，△ｆ－１００．５０Ⅺ｛ｚ，ｆｓ＝１００ＭＨｚ，将其代入式（２．１５）可得：
ｌｌ儿，＋＿＝，Ｚ）Ｉ－ Ⅳ。＝兰Ｑ兰！二兰！二Ｚ：竺主×１００＋１：７２５０
，Ｙ
Ｉ—Ｘ
１４．３６×０．０５
１ 。
成都理ｊｌ：大学硕＋学位论文
（２．１６）
～二－¨●，
通过（２．１６）的计算可以看出，如果单级抽取且抽取倍数为５００，则滤波器 的阶数将高达７２５０．如此高阶的滤波器实现起来是相当困难的。解决的问题即采 用多阶抽取的方法，对于抽取倍数为５００的抽耳义器来说，可以分为２级抽取，两 级的抽取倍数分别为Ｄ１＝５０，Ｄ２＝１０，则对于第一级来说，ｄｌ＝ｄ／２＝０．０００５， △ｆｌ＝１ＭＨｚ．０．０５ＭＨｚ＝Ｏ．９５ＭＨｚ，ｆｓｌ＝１００ＭＨｚ，所需的滤波器阶数为：
Ⅳ１。堕墨堕×１００＋１。４２７ １４．３６×０．９５
需的滤波器阶数为：
（２．１７）
对于第二级，ｄ２＝ｄ／２＝Ｏ．０００５，△ｆ２＝１００ＫＨｚ．５０ＫＨｚ＝５０ＫＨｚ，ｆｓ２＝２ＭＨｚ，所
Ⅳ．：堑二Ｚ：竺主×２＋１。１６３
１４．３６×０．０５
（２．１８）
通过式（２．１７）、（２．１８）的计算可见，分级抽取使得每一级滤波器的阶数明 显减小，降低了对滤波器设计的要求和硬件实现的复杂度。同理，对于分级内插 也可达到同样的效果。在对分级抽墩滤波器设计时需要注意的问题一是每级滤波 器的通带宽度不能小于信号带宽，二是过渡带是可变的，取决于每一级的抽取倍 数，但是过渡带的截止频率ｆｃ不能大于该级输出采样率的１／２。
２．３数字滤波理论
由２．２节得知，实现采样率变换的关键问题是如何实现抽取前或内插后的数 字滤波。对于基带抽取，滤波器ｈ（ｎ）为低通数字滤波器，对于带通信号的“整 带”抽取，滤波器ｈ（ｎ）为带通数字滤波器。总之，无论是抽
取还是内插，或者 是取样率的分数倍变换，都需要设计一个满足抽取或内插要求的数字滤波器。滤 波器的性能好坏直接影响取样率变换的效果及其实时处理的能力。 设输入信号为ｘ（ｎ），输出信号为ｖ（ｎ），冲击响应为ｈ（ｎ），用数学表达
式表示为：
ｙ仍）＝罗ＪＩｌ＠净０一七） 禺
即：
（２－１９）
ｙ（厅）一ｚ（疗）宰＾（门）
（２－２０）
数字滤波器可以用两种形式来实现，有限冲击响应滤波器（Ｆ瓜）和无限冲击响 应滤波器（１ＩＲ）。ＦＩＲ滤波器是指滤波器的输出ｙ（ｎ）仅取决于有限个过去的输 入和现在的输入的滤波器。Ｆｍ滤波器的冲击响应函数ｈ（ｎ）为有限个值，即满
１４
第２章数字下变频理论基础
足：
＾（咒）一０，咒芝Ⅳ２及ｎ
其中，Ｎｌ、Ｎ２为有限值。
ｓ
Ｎ１
（２?２１）
ＦＩＲ滤波器的频率响应可以表示为：
Ｈｐ加）＝罗Ｊｌｌ＠ｐ一’越 筋
（２．２２）
‘
所谓滤波器的设计，实际上就是在给定Ｈ（ｅｊ∞）的条件下，求出冲激函数ｈ （ｋ）【１８１。由于ＦＩＲ的单位冲激响应是有限长的，所以它是永远稳定的。因此稳 定和线性相位是ＦＩＲ滤波器相对ＩＩＲ滤波器来说具有的独特优势；适于软件无线
电数字下变频的处理要求。
窗函数设计方法是ＦＩＲ滤波器的一种常用的设计方法，它的优点是设计思路
简单，性能也能满足要求。窗函数设计法的基本思路是直接从理想滤波器的频率
特性入手，通过积分求出对应单位冲激响应的表达式，最后通过加窗，得到满足
要求的ＦＩＲ滤波器的单位冲激响应ｆ１８】。
窗函数设计方法就是用一个已知的窗函数ｗ（ｋ）去截取一个理想滤波器的冲 激函数ｈｉｄ（ｋ），得到一个实际可用的ＦＩＲ滤波器冲激函数ｈ（ｋ）： ｈ（ｋ）＝ｈｉｄ（ｋ）‘ｗ（ｋ）
（２—２３）
通过各种不同窗函数的显示表达式，可以求出窗函数的Ｎ个值ｗ（ｋ）（ｋ＝Ｏ，１， ２……Ｎ．１），用这Ｎ个数据与理想冲激响应函数ｈｉｄ（ｋ）相乘可以得到实际的滤波器 冲激响应函数。 对于抽取用的低通滤波器，它的理想冲激响应为：
』Ｉｌ甜（七）＝筹（ｋ＝ｏ，±１，±２……）
ＪＩｌ＠）一Ｊｌｌ甜＠一詈）’ｗ＠）
（ｏ＝ｋ＝Ｎ?１）
（２－２４）
为使ｈｉｄ（ｋ）与窗函数的取值范围一致，将ｈｉｄ（ｋ）移至Ｎ／２处再与ｗ（ｋ）相乘即可
得到实际滤波器冲激响应函数ｈ（ｋ）：
（２—２５）
常用
的窗函数有矩形窗、三角窗（Ｂａｎｌｅｔｔ）汉宁窗（Ｈａｎｎｉｎｇ）、海明窗
（Ｈａｍｍｉｎｇ）、布一哈窗（Ｂｌａｃｋｍ锄）和凯撒窗（勋ｉｓｅｒ）。不同的窗函数有不同的
性能指标，具体指标如表２．１所示。
成都理一Ｌ火学硕士学位论文
表２．１窗函数性能指标
窗函数 矩形窗 三角窗 汉’ｊ。窗 海明窗 布一哈窗
主瓣过渡区宽度
４ｐ／Ｎ ８ｐ／Ｎ ８ｐ／Ｎ ８ｐ／Ｎ １２ｐ／Ｎ
旁瓣峰值幅度 （ｄＢ）
．１３ 一２５ ．３１ 一４１ ．５７
最小阻带衰减 （ｄＢ）
．２１ ．２５ ．４４ ．５３ ．７４
等效Ｋａｉｓｅｒ窗Ｂ
０ １．３３ ３．８６ ４．８６ ７．０４
从表２．１可以看出，不同的窗函数主瓣过渡区宽度，旁瓣峰值幅度等指标均
不相同，如何选取合适的窗函数成为了设计的重点。在用窗函数设计ＦＩＲ滤波器 时主要从下面两点着重考虑：
（１）尽量减小窗函数频谱的旁瓣值，这样可以使它的能量尽量集中在主瓣， 这样可以减小滤波器的通带和阻带起伏，以改善通带的平稳度和增大阻带衰减；
（２）窗函数的主瓣宽度尽可能窄，以获得较陡的过渡带。 但是在实际设计中，以上两点往往不能同时满足，在主瓣宽度窄的时候，旁 瓣峰值幅度较大，在旁瓣峰值减小时，主瓣过渡区宽度变宽。因此，在选择窗函 数时往往折中考虑，在主瓣宽度达到一定要求的条件下，适当牺牲主瓣宽度来换
取旁瓣波动的减少。
２．４数字混频的正交变换
自然界中物理可实现的信号都是实信号，实信号的频谱具有共轭对称性，因 此实信号的正负频率分量是对称的，相位分量是相反的。对于一个实信号，只需 由其正频部分和负频部分就能完全加以描述。 对于原始信号ｘ（ｔ），只取其正频部分得到一个新的信号ｚ（ｔ），ｚ（ｔ）为复 信号，可以表示为：
ｚＯ）＝ｘ（ｆ）＋胆ｋＯ）】
实部为原始信号ｘ（ｔ），虚部为原始信号ｘ（ｔ）的Ｈｉｌｂｅｎ变换【１６１。
由于：
（２－２６）
从式（２．２６）可以看出，一个实信号ｘ（ｔ）的正频率分量所对应的信号ｚ（ｔ）的
先
卜（ｆ）Ｈ【ｘＯ）】衍；ｏ
（２－２７）
所以ｘ（ｔ）和Ｈ【ｘ（ｔ）】是正交的。 由于正交分解可以很容易获得信号的三个特征参数：即瞬时幅度、瞬时相位 和瞬时频率，而这个三个特征参数是信号分析、参数测量或识别解调的基础，所 以一个实信号的正交分解在软件无线电中有着极其重要的作用。
１６
第２章数字
下变频理论基础
求实信号的Ｊ下交变换通常采用上述提到的Ｈｉｌｂｅｎ变换，但是在实际应用中，
由于实现理想Ｈｉｌｂｅｎ变换的阶跃滤波器是比较困难的，因此相比之下，得到基
带信号的正交信号就比较容易，所以对于有载波频率的接收信号都采用混频正交 基带变换技术。数字混频正交变换在软件无线电数字下变频中被经常使用，所谓
的数字混频Ｊ下交变换实际上就是先对模拟信号进行Ａ，Ｄ变换，采样后的数字序 列分别与两个正交本振序列ｃｏｓ（∞ｏｎ）和ｓｉｎ（∞ｏｎ）相乘，再通过数字低通滤波器来
实现，如图２．１０所示。由于两个『Ｆ交本振信号的形成和相乘都是数学运算的结
果，在确保运算精度的前提下，其正交性可以得到很好的保证。
ｘ（ｔ）
——————◆
ｚｏ（ｎ）
图２．１０数字混频正交变换
２．５本章小结
本章作为论文设计的理论依据，通过对信号采样理论的分析，提出了适用于
软件无线电的超外差中频数字化理论，为后续的数字下变频处理打下理论基础。
通过对多速率信号处理理论的研究，发现了数字下变频多速率处理中将会遇到的 问题，得出了解决此类问题的办法。通过对数字滤波理论的介绍，了解了数字滤 波器在数字下变频中的重要作用，提出了数字下变频中数字混频正交变换的基本
方案。
１７
成都理Ｉ：人学硕十学位论文
第３章数字下变频器各模块的分析设计
３．１数字下变频器结构
３．１．１单通道数字下变频器主要结构
数字下变频器（ＤＤＣ）在软件无线电系统中完成的功能主要包括三个方面： 一是变频，数字混频器将数字中频信号和ＮＣｏ（数控振荡器）产生的正交本振 信号相乘，将待处理的信道下变频至零中频；二是低通滤波，滤除带外信号；三 是降低信号的速率。
单通道数字下变频器的主要结构如图３．１所示ｌ圳，其中包括ＮＣＯ、数字混
频器、ＣＩＣ滤波器，ＨＢ滤波器、ＦＩＲ滤波器、参数设置与控制等模块。原始模 拟中频信号经ＡＤＣ带通采样后得到数字中频信号，输入ＤＤＣ后先与数控振荡 器产生的两路正交本振信号进行相乘（数字混频），将数字中频搬移到基带。经 过２．１节的分析得知ＡＤＣ在中频采样后的数据速率很高，而混频后得到的数据
率和采样率是一致的，后级的ＦＩＲ滤波器要达到这个处理速率，从硬件实现来说
图３－ｌ数字下变频主要结构
是相当困难的，因此首先通过ＣＩＣ（级联积分梳状）和ＨＢ（半带）抽取滤波器
对混频后的数字序列进行大的抽取，使数据速率降低。由于ＣＩＣ滤波器特殊的
结构使得滤波器在处理高速信号时有利于硬件的实现。由于经过了ＣＩＣ和ＨＢ滤
波器的抽取，数据速率的大大降低，因此可以使用高阶ＦＩＲ低通滤波器对整个信
道进行整形滤波。滤波后输出的两路正交基带信号交由下一级ＤＳＰ器件进行处
理。多通道数字下变频器的每一通道的结构与单通道下变频器的结构类似，区别 在于多通道变频器在控制与参数设置上较单通道复杂，就目前的ＦＰＧＡ规模而 言，在单片ＦＰＧＡ上实现多通道数字下变频是完全有可能的。
１８
第３章数字下变频器各模块的分析设计
３．１．２影响数字下变频器性能的主要因素
影响数字下变频性能的因素较多，本节中只提出一些主要因素，至于这些因
素产生的原因和解决的办法将在接下来的章节中涉及。这些因素主要包括：数控
振荡器所产生的正交本振信号的频谱纯度和精度；数字混频器的运算精度和运算
速度；各种滤波器的运算精度（包括二进制表示的滤波器系数的精度）；ＦＩＲ滤
波器的阶数和处理速度。
３．２
ＮＣｏ模块的研究与设计
ＮＣＯ的原理及结构
３．２．１
数控振荡器在ＤＤＣ中相对来说是比较复杂的，也是决定ＤＤＣ性能的最主
要因素之一。ＮＣＯ的设计目标就是产生一个理想的『Ｆ弦或余弦样本。产生ＮＣＯ 样本的方法有两种：实时计算法和查表法１１６Ｊ。实时计算法是在系统中实时计算每
一个相位角的正／余弦值，代表算法为ＣＯＲＤＩＣ（坐标旋转数值计算）算法。ｃＯＲＤＩＣ 的基木思想是通过一系列逐次递减的、与运算基数相关角度的往复旋转以逼近最
终需要达到的旋转角度。该算法仅利用加法和移位两种运算通过迭代方式进行矢
量旋转，不仅可以用来计算正弦、余弦、极坐标和直角坐标变换与反变换、反正 切、矢量求模，而且通过对ｃｏＲＤＩｃ算法的逆运算还可以实现反正弦和反余弦
函数的计算。查表法则是事先根据各个ＮＣＯ相位事先计算好相位的正余弦值，
并以相位作地址信息将正余弦数据值存储在ＲＯＭ中，系统工作时通过当前的相 位信息访问ＲＯＭ，输出该相位对应的正弦值，这种方法实现效率高，硬件电路 设计简单，它的计算速度只取决于访问ＲＯＭ的时间，特别适合于产生工作频率
较高、工作带宽较宽的载波样本。
ＣＯＲＤＩＣ算法虽然可以得到较精确的Ｊ下余弦输出，但为了达到一定的精度， 迭代次数必须足够大
，因此需要较大的硬件实现面积，并且速度也不快，适用于 产生较低频率的信号。由于本次设计信号的输入采样率高达１３０ＭＨｚ，数据宽度 为１６位，若采用ＣＯＲＤＩＣ算法，不但在处理速度上达不到要求，而且会消耗大
量的硬件资源，并且增大了设计的难度。考虑到本次设计采用的Ｘｉｌｉｎｘ Ｖ４系列
的ｘＣ４ＶＬＸ４０芯片，这款芯片的ＢｌｏｃｋＲＡＭ容量为１７２８Ｋｂ，片内ＲＡＭ的容量 完全满足设计要求，因此采用查表法生成正余弦波形。 查表法的原理与直接数字频率合成的工作原理类似，ＮＣＯ主要由相位累加
器和正弦波查找表组成。相位累加器的作用是将数字本振频率和本振频率偏移之
和转换成相位，每来一个采样脉冲，相位在原有基础上增加一个相位增量。相位
１９
成都理～【：大学硕士学位论文
累加器的输出作为地址对Ｊ下弦波查找表寻址即可获得相应的『Ｆ弦／余弦值。
一个Ｊ下弦波信号： ｘＯ）＝彳ｓｉｎ（２７班＋驴） 当振幅Ａ和初相Ｆ确定以后，信号的频率可以由相位唯一确定：
（３?１）
妒Ｏ）；砷
对ｔ求导，可得：
（３—２）
坐；研 一２伽 出
’
（３．３）
＼Ｊ。Ｊ／
所以：
厂＝丢兮厂＝盖
在数字下变频的ＮＣ０输入端，△ｔ＝１／ｆｓ，因此：
。
＠４）
，；丝 幼
（３．５）
从式（３．５）可以看出，当ｆｓ一定时，ＮＣＯ输出信号的频率由△Ｆ决定。因此， 只要通过改变△Ｆ的值，就可以改变ＮＣＯ输出信号的频率。在ＦＰＧＡ硬件实现
中，△Ｆ可以通过使用频率控制字‰控制（Ｆｏ的范围在１到２Ｎ．１之间），即：
△驴；竽
表的地址即可得到相应的正弦值信号。将式（３—６）带入式（３．５）可得：
（３－６）
因此改变‰即可改变输出信号的频率。式（３—６）中的Ｎ为相位累计器的位数。
相位累加器每个采样脉冲增加～个‰，并且通过模２Ｎ实现，因而不存在溢出问
题，在累加器达到最大值后将自动复位为Ｏ。相位累加器使用Ｎ位累加器模２Ｎ 的特性模拟正弦信号模２ｐ的特性，通过将相位累加器的输出值作为ＲＯＭ查找
厂。警
其中ｆ即为ＮＣＯ的输出信号的频率。当‰＝１时，
（３－７）
厶一号
（３－８）
此时ｆｍｉｎ为频率分辨率。因此当Ｎ足够大时ＮＣＯ的频率分辨率可以做得很高， 分辨率高就意味着ＮＣＯ可以产生相当精准的频率信号，完成对经带通采样后整
个中频带宽中某一信道的选择