下载文档原格式
附录一MAX+plusII操作指南完成组合逻辑电路的设计与仿真过程，主要用到以下操作，而且有顺序规定，在编译前需对图形编辑文件保存，并且项目文件必须与图形文件名称一致、保存在同一文件夹，只是后缀不同。
编译正确后才能创建波形文件，波形文件保存后，才能进行仿真，最后进行时序分析。
如中途进行修改，从修改开始的操作步骤要重做一边。
1、建立一个新项目；2、建立一个新的图形输入文件；3、进行图形输入文件的编辑；4、进行项目文件的编译；5、创建波形文件并进行功能仿真；6、进行时序分析。
一、建立一个新项目①启动MAX+plusII：在WINDOWS98界面下，单击开始—程序—Altera—MAX+plusII9.5，进入MAX+plusII9.5管理器窗口，见图1-1。
②用MAX+plusII编译一个设计文件之前，必须先指定一个项目文件，选中File—Project—Name，显示对话框图1-2。
③在Project Name框中，键入项目名，如test1，若改变test1所属子目录，用户可在Directories窗口中修改。
④选择OK，则MAX+plusII9.5窗口标题会变成新的项目名称：MAX+plusIIManager-d:\Max2work\test1。
⑤如已打开一个图形文件，可用菜单File—Project—Set Project To Current File将项目设为与当前图形文件相对应。
注意：换一个电路图，必须重新定义项目名，项目名与文件名必须一致。
图1-1 MAX+plusII9.5管理器窗口图 1-2 建立项目对话框二、 建立一新的图形输入文件在文件菜单中，选中File —New ，出现图1-3对话框New ，New 的对话框供读者选择输入方法：● 图形文件● 符号文件● 文本文件● 波形文件下面介绍的是使用图形输入法。
图1-3新建文件对话框② 选择Graphic Editor file 图形输入文件，选择OK ，则出现一个无名称的图形编辑窗口，如图1-4所示。
Max+Plus II 使用说明 (一)Max+Plus II 是一款基于计算机辅助设计 (CAD) 技术的数字逻辑电路仿真软件。
这款软件由美国英特尔公司 (Intel) 开发，可用于设计和验证数字逻辑电路，包括组合逻辑电路和时序逻辑电路。
本文将详细介绍 Max+Plus II 的使用说明，帮助用户更好地了解和应用该软件。
一、软件下载与安装Max+Plus II 可以从英特尔公司的官方网站上下载，安装过程简单，用户只需要按照安装向导逐步完成即可。
注意，该软件只能在 32 位版本的 Windows 操作系统上运行，所以用户需要确保自己的电脑系统符合要求。
二、主要功能介绍1. 逻辑设计：Max+Plus II 提供了完整的数字逻辑设计工具箱，包括位宽选择、时钟控制、计数器设计等工具，支持标准硬件描述语言VHDL 和 Verilog。
2. 仿真调试：Max+Plus II 可以进行逻辑仿真和时序仿真，模拟电路的输入输出信号，检查电路设计的正确性和可行性。
3. 器件库管理：Max+Plus II 内置了丰富的器件库，用户可以根据需要选择和添加器件，支持包括 FPGA、CPLD、RAM、ROM 等在内的多种器件类型。
4. 项目管理：Max+Plus II 支持多个项目的并行管理，用户可以轻松创建、打开、保存和关闭项目，以及在不同的项目之间进行切换操作。
三、使用步骤1. 创建项目：用户需要先创建一个新项目，然后选择适当的器件和设计语言，制定设计规范和参数，创建设计文件，并建立测试目标。
2. 设计与仿真：用户可以使用逻辑设计工具箱，将逻辑元件（例如逻辑门、寄存器、计数器等）组合起来构建数字逻辑电路，并在仿真界面中进行测试和验证。
3. 下载与调试：用户完成设计和仿真之后，可以将设计文件下载到目标设备中，然后进行实际调试和测试，以验证电路的正确性和可行性。
四、注意事项1. 在使用 Max+Plus II 进行数字逻辑电路设计时，需要遵循设计规范和标准，保证设计的正确性和可靠性。
M a x+p l u sⅡ操作简介(主要)(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--Max+plusⅡ系统的操作简介Max+plusⅡ开发工具是美国Altera公司自行设计的一种软件工具，其全称为Multiple Array Matrix and Programmable Logic User System。
它具有原理图输入和文本输入（采用硬件描述语言）两种输入手段，利用该工具所配备的编辑、编译、仿真、综合、芯片编程等功能，将设计电路图或电路描述程序变成基本的逻辑单元写入到可编程的芯片中（如FPGA芯片），作成ASIC芯片。
它是EDA设计中不可缺少的一种工具。
通过一个简单的二输入与门电路设计范例介绍：利用Max+plusⅡ系统（1）如何编写VHDL程序（使用Text Editor）；（2）如何编译VHDL程序（使用Compiler）；（3）如何仿真验证VHDL程序（使用Waveform Editor，Simulator）；（1）建立和编写一个VHDL语言的工程文件首先启动Max+plusⅡ系统，启动后系统进入主菜单画面，在主菜单上有5个选项，分别是：Max+plusⅡ、File、Assign、Options和Help。
Max+plusⅡ系统主窗口（a）打开文本编辑器；用鼠标点击File选项，点击子菜单中的New选项，接着屏幕会出现New的对话框。
在对话框内有4种编辑方式：图形编辑、符号编辑、文本编辑和波形编辑。
VHDL文件属于文本，那么应该选择文本编辑方式，点击OK按钮，屏幕上将出现一个无名的编辑窗口，则系统进入文本编辑状态。
（或用鼠标点击Max+plusⅡ选项，点击子菜单中Text Editor选项.。
）打开文本编辑器（b）在编辑窗口中进行编辑输入，输入相应的描述语句。
文本编辑窗口中编辑输入[例1] 实现2输入与门的VHDL描述LIBRARY IEEE;USE and2 ISPORT(a, b : IN STD_LOGIC;y: OUT STD_LOGIC);END and2;ARCHITECTURE one OF and2 ISBEGINy<= a and b;END one;（c）存盘。
MAXPLUS2使用教程MAXPLUS II 基本使用之二授课时间:2课时授课方式:演示+讲授目的要求:掌握MAXPLUS II软件的基本使用重难点: MAXPLUS II软件的基本使用一、MAXPLUS II的基本操作。
我们以一个二选一的数据选择器的设计为例，通过图形和Verilog-HDL两种方式进行原文件的编辑。
设计实体名为21MUX，有三个输入端A，B，S，分别为数据通路A，数据通路B和选择控制S;有一个输出端Y，为数据输出端。
操作步骤:1.图形方式输入原文件运行MAXPLUS II后，单击菜单“File>New…”，在出现的新建文件窗口中，选择“Graphic Editor file”，在其后的选择框中选择“.gdf ”为扩展名。
单击OK按钮，启动MAXPLUS II图形编辑器。
在上面的图形编辑框中单击右键，在弹出的快捷菜单中选择“Enter Symbol… ”命令，进入Enter Symbol窗口。
在Symbol Library框中双击maxplus2\max2lib\mf所在路径，然后在Symbol Files框中选择21MUX，单击OK按钮。
这时，图形编辑框中出现了一个红框的标名为21MUX的元件。
这就是MAXPLUS II库中自带的一个二选一数据选择器的元件。
按相同方法打开Enter Symbol窗口，双击maxplus2\max2lib\prim所在路径，然后在Symbol Files框中选择input，单击OK按钮。
这时窗口中出现一个红框的输入引脚元件。
按上述方法再输入一个输出引脚元件，其元件名为output。
1接着在按住ctrl键和鼠标左键的同时拖动已有的那个输入引脚元件，在窗口中任意空白处放开。
这样操作一次，就得到已有元件的一个拷贝。
我们在原理图上设置三个输入引脚和一个输出引脚，但这时各输入引脚名称相同，无法区分。
给引脚命名的方法是，用鼠标左键双击引脚的默认引脚名“PIN_NAME”，然后由键盘输入自己的引脚名。
MAX PLUS II 入门指南一、安装1、2、按步骤安装即可3、注册：开始——所有程序——MAX PLUS II BASELINE——OPTIONS——LICENSE SETUP 找到注册文件所在路径OK即可，如：二、文本输入法1、建立设计文件夹，先硬盘D或你想要放的硬盘，D：\MUX21 (不能中文);2、启动MAX PLUS II3、录入设计文件,选择MAX PLUS II——TEXT EDITOR 然后输入VHDL程序即可；或FILE——NEW ——选择TEXT EDITOR FILE，然后输入，输入完后，FILE——SA VE AS保存在自己建立的文件夹里如MUX21，注意：文本存盘的文件名与实体名一样，后缀选择.vhd4、将当前的设计设定为工程即：FILE\PROJECT\SET PROJECT TO CURRENT FILE5、选择目标芯片(实验室需要):点击Assign\Device菜单选择芯片(FLEX10K10系列的EPF10K10LP84-4芯片该芯片是实验室设备所提供的,如自己做仿真可随便选或自动选)6、启动MAX+plus II \ Compiler菜单，或点击主菜单下的快捷键，打开编译窗口。
按Start开始编译，这是正常情况,如果提示出错,按其提示位置检查语法错误! 修改保存,再编译直至通过!三、仿真1、加访真激励信号波形（1）启动选择MAX PLUS II——W A VEFROM EDITOR，出现：（2）鼠标右键盘点击空白处，出现选择：ENTER NODES FROM SNF 进入如下画面，点击LIST——以及=》——OK（3）设定仿真终了时间为1us：FILE——END TIME（4）左方快捷键从上往下：箭头键：鼠标指向用；A键：输入文字；总线赋值键：给总线赋值；依次下来是：放大、缩小、仿真全时区显示、置0、置1、置X、置Z、取反、时钟脉冲赋值、周期信号赋值（又叫类似时钟信号赋值、总线顺序赋值）组群总线赋值、FSM状态机赋值置注意：画波时，如果在OPTIONS菜单中消去网格对齐项SNAP TO GEID前的勾，则可以在任意位置设置所需要的电平值。
Max+Plus II 使用说明 (二)Max+Plus II 使用说明Max+Plus II 是一款功能强大的数字电路设计软件，可以帮助用户进行数字电路的仿真、综合、布局和验证等操作。
下面将介绍 Max+Plus II 的基本使用方法。
1. 新建工程打开 Max+Plus II 软件后，点击“File”菜单，选择“New Project”命令，弹出“New Project Wizard”对话框。
在对话框中输入工程名称、保存路径和芯片型号等信息，然后点击“Finish”按钮即可完成工程的创建。
2. 添加文件在新建的工程中，可以添加多个文件，包括源文件、仿真文件、综合文件和布局文件等。
点击“Project”菜单，选择“Add/Remove Files”命令，弹出“Add/Remove Files”对话框。
在对话框中选择要添加的文件，然后点击“Add”按钮即可将文件添加到工程中。
3. 设计电路在 Max+Plus II 中，可以使用图形化界面进行电路设计。
点击“Design”菜单，选择“Schematic Editor”命令，弹出“Schematic Editor”窗口。
在窗口中可以添加元件、连接线和输入输出端口等，进行电路设计。
4. 进行仿真设计完成后，可以进行仿真操作，验证电路的正确性。
点击“Simulation”菜单，选择“Simulate”命令，弹出“Simulate”窗口。
在窗口中可以设置仿真参数，然后点击“Run”按钮开始仿真。
5. 进行综合综合是将电路设计转换为可实现的逻辑电路的过程。
点击“Synthesis”菜单，选择“Start Synthesis”命令，弹出“Synthesis”窗口。
在窗口中可以设置综合参数，然后点击“Start”按钮开始综合。
6. 进行布局布局是将综合后的逻辑电路进行物理布局的过程。
点击“Implementation”菜单，选择“Start Place-and-Route”命令，弹出“Place-and-Route”窗口。
Altera MAX+plusⅡ操作指南Alter公司的MAX+plusⅡ是一个高度集成化的可编程逻辑器件开发系统，能够开发Alter公司的MAX系列和FLEX系列的可编程器件。
该系统的要紧特点如下：①支持多种设计输入方式。
如：原理图、VHDL语言、AHDL语言、波形图等。
同时还支持主流的第三方EDA 工具，如：Synopsys、Cadence、ViewLogic、Synplicity、Mentor和Model Technology等等。
②提供完善的功能仿真，同时还提供精准的时刻仿真。
③该系统把设计输入、功能仿真、时刻仿真、设计编译和器件编程集成于统一的开发环境下，从而更方便、更快捷。
④MAX+plusⅡ开发系统还具有编译快捷，设计实现优化的功能。
4.1.1 MAX+plusⅡ的安装1)安装MAX+的软硬件要求MAX+PLUSII PC版能够在以下几种操作系统下运行：Windows NT Windows 98/Windows 2000/Windows XP。
表中列出了用于不同器件所需的有效内存。
表MAX+PLUSII系统所需的存储器2)安装MAX+ PC版下面介绍MAX+PLUSII PC版在Windows 98操作系统下的安装进程。
假设在其他操作系统下安装，可参照此方式操作。
(1)将MAX+安装光盘放入光驱，安装窗口将自动显现图所示的界面。
图 MAX+PLUSII 安装界面你能够选择MAX+PLUSII 安装类型如下：Custom、BASELINE、Programmer Only和ACCESS Key Guidelines。
开始安装之前，你还能够阅读Help文件、Read Me文件、License Agreement文件和ACCESS Key Guidelines。
单击任一安装选项，即开始安装。
安装进程中依照屏幕上的提示进行操作。
(2)安装好后，双击MAX+plusII图标或在“开始”菜单内选择MAX+plusII项，开始运行MAX+plusII。
Max+plusⅡ系统的操作简介Max+plusⅡ开发工具是美国Altera公司自行设计的一种软件工具，其全称为Multiple Array Matrix and Programmable Logic User System。
它具有原理图输入和文本输入（采用硬件描述语言）两种输入手段，利用该工具所配备的编辑、编译、仿真、综合、芯片编程等功能，将设计电路图或电路描述程序变成基本的逻辑单元写入到可编程的芯片中（如FPGA芯片），作成ASIC芯片。
它是EDA设计中不可缺少的一种工具。
通过一个简单的二输入与门电路设计范例介绍：利用Max+plusⅡ系统（1）如何编写VHDL程序（使用Text Editor）；（2）如何编译VHDL程序（使用Compiler）；（3）如何仿真验证VHDL程序（使用Waveform Editor，Simulator）；（1）建立和编写一个VHDL语言的工程文件首先启动Max+plusⅡ系统，启动后系统进入主菜单画面，在主菜单上有5个选项，分别是：Max+plusⅡ、File、Assign、Options和Help。
Max+plusⅡ系统主窗口（a）打开文本编辑器；用鼠标点击File选项，点击子菜单中的New选项，接着屏幕会出现New的对话框。
在对话框内有4种编辑方式：图形编辑、符号编辑、文本编辑和波形编辑。
VHDL文件属于文本，那么应该选择文本编辑方式，点击OK按钮，屏幕上将出现一个无名的编辑窗口，则系统进入文本编辑状态。
（或用鼠标点击Max+plusⅡ选项，点击子菜单中Text Editor选项.。
）打开文本编辑器（b）在编辑窗口中进行编辑输入，输入相应的描述语句。
文本编辑窗口中编辑输入[例1] 实现2输入与门的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY and2 ISPORT(a, b : IN STD_LOGIC;y: OUT STD_LOGIC);END and2;ARCHITECTURE one OF and2 ISBEGINy<= a and b;END one;（c）存盘。
（a 我们编辑的VHDL文件扩展名为vhd；b 保存的文件名必须和所定义的实体名相同。
c 文件存盘的目录不应是根目录或桌面，建议存放在Maxplus2目录。
）（2）VHDL程序的编译编译过程大致可以分以下几个步骤：（a）若文件没有打开，需首先打开要编译的VHDL文件；（b）将目前的文件设置成工程文件；点击File选项，光标移到子菜单的Project项停留几秒钟，屏幕上会出现下一级菜单，点击Set Project to Current File。
将目前的文件设置成工程文件（c）打开编译器；点击主菜单MAX+plusⅡ/Compiler选项，屏幕上就出现编译对话框。
编译器窗口（d）编译开始前还应确定源程序的版本。
在编译对话框打开情况下，点击主菜单中的Interfaces/VHDL Netlist Reader Settings…选项，就可在屏幕上显示VHDL Netlist Reader Settings（网表阅读器设置）对话框，有VHDL 1987或VHDL 1993版本可供我们选择。
点击VHDL Version框中的VHDL 1993就可选择相应的版本。
网表阅读器设置源程序的版本设定（e）开始编译；完成了上述编译前的准备及必要的设置工作，点击编译对话框中的Start 按钮，编译即开始。
在编译过程中如果编译器发现源程序语法有错就会自动弹出错误信息窗进行提示。
这时需回到文本编辑器，修改VHDL程序中的错误，然后再继续编译直到全部正确为止。
如果没有错误，编译结束后会出现MAX+plusⅡ-Compiler信息窗：编译信息窗口（3）VHDL程序的功能仿真仿真是为了验证我们所编写的VHDL程序的功能是否正确。
<1>首先生成仿真波形文件（a）打开波形编辑器；点击主菜单的MAX+plusⅡ/Waveform Editor选项，就可在屏幕上显示波形编辑器窗口。
在未输入信号名以前，整个窗口是空白的。
打开波形编辑器（b）确定仿真持续时间（File/End Time）。
（c）选进输入输出端口名；点击主菜单Node/Enter Node fron SNF即可打开脚位接点对话框。
在对话框左下角Type下面的选项选择Inputs和outputs，点击对话框右上角的List选项，则在Available Nodes & Groups列表栏中列出了所有输入输出端口名d1、d2和op。
点击对话框中间的=>按钮，将输入输出端口名选进右侧的Selected Nodes & Groups栏，然后点击OK按钮。
则在波形编辑窗口显示了输入输出端口名。
选进输入输出端口名（d ）编辑输入信号波形；通过波形编辑器左侧的信号设置工具栏可以进行输入信号的波形编辑。
对于输出信号波形，其最终值由仿真结果确定，我们可以把它设置为缺省值，例如设置为不定值或高阻值。
编辑输入信号波形（d ）信号波形编辑完成后，需存盘为仿真使用，文件名采取默认方式即可。
<2>打开仿真器；点击主菜单MAX+plus Ⅱ\Simulator 项，此时弹出Simulator 对话框。
打开仿真器赋值‘0’ 赋值‘1’ 赋值‘X ’ 赋值‘Z ’ 赋值取反 时钟信号赋值 总线顺序赋值 总线赋值放大缩小 将某段拖黑为了设定此段波形为高电平，用鼠标拖黑，然后再按左侧的赋’1’按钮仿真器窗口点击对话框的Start按钮，仿真即开始。
在仿真结束后打开仿真波形文件（点击右下角的Open SCF按钮）即可以显示仿真结果。
仿真结果[例2] 4选1数据选择器的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux41 isPORT (a,b,c,d : IN STD_LOGIC;s : IN STD_LOGIC_VECTOR(1 DOWNTO 0);z : OUT STD_LOGIC);END mux41;ARCHITECTURE one OF mux41 ISBEGINPROCESS (s ,a,b,c,d)BEGINCASE s ISWHEN "00" => z<= a;WHEN "01" => z<= b;WHEN "10" => z<= c;WHEN "11" => z<= d;WHEN OTHERS =>z<= 'x';END CASE;END PROCESS;END one;[例3] 同步复位D触发器的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY d_ff isPORT (d,clk,reset : IN STD_LOGIC;q : OUT STD_LOGIC);END d_ff;ARCHITECTURE one OF d_ff ISBEGINPROCESS (clk)BEGINIF clk'EVENT AND clk='1' THENIF reset='1' THENQ<='0';ELSE q<=d;END IF;END IF;END PROCESS;END one;[例4] 十进制计数器的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count10 isPORT (cp : IN S TD_LOGIC;q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END count10;ARCHITECTURE one OF count10 ISSIGNAL count :STD_LOGIC_VECTOR(3 DOWNTO 0) ;BEGINPROCESS (cp)BEGINIF cp'EVENT AND cp='1' THENIF count <="1001" THENcount <="0000";ELSE count <= count +1;END IF;END IF;END PROCESS;q<= count;END one;[例5] 4位基本寄存器的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY registerb isPORT (cp,reset : IN STD_LOGIC;data : IN STD_LOGIC_VECTOR(3 DOWNTO 0); q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );END registerb;ARCHITECTURE one OF registerb ISBEGINPROCESS (cp)BEGINIF cp'EVENT AND cp='1' THENIF reset='1' THENq<="0000";ELSEq<= data;END IF;END IF;END PROCESS;END one;[例6] 半加器的VHDL描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY half ISPORT (a, b : IN std_LOGIC;s,co : OUT std_LOGIC);END half;ARCHITECTURE half1 OF half ISsignal c,d :std_logic;BEGINc<=a or b;d<=a nand b;co<=not d;s<=c and d;end half1;半加器（英语：half adder）电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。
是实现两个一位二进制数的加法运算电路。
[例5] 4位基本寄存器的VHDL描述寄存器在数字电路中，是用来存放二进制数据或代码的电路。
寄存器是由具有存储功能的触发器组合起来构成的。
一个触发器可以存储一位二进制代码，存放N位二进制代码的寄存器，需要用N个触发器来构成。
