当前位置：文档之家› 计时器设计

计时器设计

电工电子综合实验报告

数字计时器设计

姓名：

学号：

班级：

指导老师：钟德荣

一．实验目的 (3)

二．实验要求 (3)

三．实验内容 (3)

四．实验原理 (3)

1.单元电路设计过程及逻辑电路 (4)

（1）信号源电路 (4)

（2）计时及译码显示电路 (4)

（3）快速校分电路 (6)

（4）报时电路 (7)

（5）清零电路 (8)

2、实现计时器逻辑总图 (8)

五．实验总结与体会 (9)

六．附录 (9)

1．所用集成电路，功能表，引脚布局图 (8)

2．参考文献 (8)

一、实验目的：

1、掌握常见集成电路的工作原理和使用方法。

2、学会单元电路的设计方法。

二、实验要求：

设计实现00'00''~59'59''报时计时器

三、实验内容:

1.设计实现信号源单元电路，即脉冲发生电路，为计时器提供秒脉冲、为

报时电路提供驱动蜂鸣器的脉冲信号。（f1=1HZ.f2=2HZ.f3=500HZ.f4=1KHZ)

2.设计实现00'00''~59'59''计数，译码，显示单元电路。

3.设计实现快速校分单元电路，在任何时候，拨动校分开关，可进行快速

校分（K1,带防抖动电路，校分时秒不计数）。

4.设计实现任意时刻复位单元电路（K2）

5.设计实现整点报时单元电路（59′53″，59′55″，59′57″三低音（f3) 59′59″一高音（f4））

6.实现00'00''~59'59''报时计时器：系统级联调试，将以上电路进行级

联完成计时器的所有功能。

四、实验原理

数字计时器是由脉冲发生电路、计时电路、译码显示电路、校分电路、复位

电路和报时电路组成的。具体的原理框图如下：

数字计时器整体电路原理框图

1.单元电路的设计过程及逻辑图

（1）信号源电路

脉冲发生及分频电路可由NE555作为信号源发生电路和二进制串行分频器CD4040实现。用NE555由f=1/t ,t=C(R1+2R2)ln2,其中R1=1000Ω，R2=3000Ω，C=0.047μF 可得4385.09HZ 的频率，大约为2的12次方，因此如下图所示从CD4040上获得脉冲信号的最小频率约为1HZ 作为时钟信号，还可以获得约为2HZ 的校分频率，以及约为500HZ 和1000HZ 的报时控制频率。

（2）计时译码显示电路

计时电路可由两片CD4518二-十进制双8421BCD 码同步加法计数器、四片CD4511 8421BCD 码七段译码器及两片共阴极显示器构成。两片4518分别控制秒

500Hz

2Hz

1KHz

凊零

校分

计时电路

控制电路

译码显示电路

报时电路

脉冲发生电路

1Hz

和分。秒和分都是60进制。四片4511分别与两片显示器相连，计数器完成计数功能。秒的个位进行十进制计数，当它从9变成0时向秒的十位进位，秒的十位完成一次计数。秒的十位进行六进制计数，当它从5将要变成6时，它的置数端有效并置零，同时向分的个位发出进位信号，分个位完成一次计数。分的计数与秒的基本相同，但到达59分59秒后全部置0。由CD4518的功能表可知，当清零端输入0，EN端为1且CP端输入时钟信号或者清零端输入0，EN端输入时钟信号且CP端为0

时计数器进行计数，本设计采用后者，其输出端Q

D Q

输出从0000到1001

的循环，当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其

进行分和秒的十位计数时，需要在Q

D Q

输出0110时对其进行清零（因为

CD4518是异步清零）。所以Cr2=2Q

C 2Q

，Cr4=4Q

。当秒个位的状态

D 1Q

=1001时，秒十位需要接收一个进位信号来实现进位，即秒十位时钟

端EN2接收的脉冲信号产生由“1”到“0”的变化时秒十位开始计数，从而实现进位。1Q

只在秒个位状态由1001转变为0000时产生由“1”到“0”的变化。综

上分析可得EN2=1Q

D 。同样可以分析得到：分个位时钟端EN3=2Q

，分十位时钟端

EN4=3Q

。秒个位时钟端外接脉冲信号。

显示电路只需将共阴极显示器与译码器CD4511输出端对应连接且GND管脚接一150Ω电阻再接地即可。

（3）快速校分电路

实现快速校分功能：设置一个开关k1，当开关打到高电平“1”（开关接VCC)时，计数器正常计数；当开关打到低电平“0”（开关接GND)时，秒计数器停止计数，同时分计数器开始进行快速校分,即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分。

由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，当开关在高低电平两种状态之间转换时，由于机械振动，在很短的时间内会

在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D 触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变故可以用其构成防颤抖电路，在校分电路中采用74LS74 D触发器防抖动。

校分电路如下图所示，其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。

（4）报时电路

实现在59分53秒、59分55秒、59分57秒发三声低音报时，在59分59秒发一声高音报时。用500Hz来控制低音报时，用1KHz来控制高音报时。

时刻分十位分个位秒十位秒个位音高频率

m 8m

59分53秒0101 1001 0101 0011 低约500Hz 59分55秒0101 1001 0101 0101 低约500Hz

59分57秒0101 1001 0101 0111 低约500Hz

59分59秒0101 1001 0101 1001 高约1000Hz

对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公

示中有共同项m

,剩下的就是考虑秒个位的区别在s

为1时，s

，s

中有

一个为1即发出500HZ的低声鸣响，在s

为1时发出1000HZ的高声鸣响。得出公式为： F=其中F为最后要传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。

（5）清零电路

清零电路也采用74LS74 D触发器来实现防抖动。

任意时刻复位即在任意时刻可以将电路清零，是由7400和一个开关k2组成的，电路如下图所示，正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据计时器电路图，可以分析出秒和分的十位得以清零。Q输出高电平，直接输出到CD4518的Cr端。根据CD4518的功能表可知当Cr端为高电平时，进行清零，从而秒和分的个位得以清零。

2.实现计时器逻辑总图

五．实验总结与体会

按照逻辑电路图先连接好各单元逻辑电路，逐一验证各单元逻辑电路是否正确，最后再将单元逻辑电路级联，从而完成计时器电路的设计。信号源电路、计时电路及译码显示电路均没有问题，校分电路不能正常校分，在快速校分时，秒计数器却没有停下来，用万用表排查故障发现CD4518的一个管脚对地无电压，最后发现是CD4518的一个管脚烧坏了，出现了不稳定的现象，在处理了这个问题之后，就得到了正确的结果。

在整个过程中，由于电路较为复杂，尤其需要注意一些管脚不能空接，并且导线要连接稳定。此外，由于一开始的布局不是很合理，导致最后做显示电路时长导线较多，容易对实验结果产生干扰。

在一学期数电知识的基础上，同时有了前面一些小实验为根基，我们进行了这次电子电工综合试验。既巩固了知识也锻炼了动手能力，受益良多。感谢老师在实验中的几次重要提醒与帮助，感谢同学对我的支援。也感谢学校提供给我这次良好的学习机会。

六．附录

1.集成电路，功能表，引脚布局图

NE555 1 CD4040 1

CD4518 2 CD4511 4

74LS74 1 74LS00 3

74LS20 1 74LS21 3

电阻1K欧 1 3K欧 1

150欧 4 电容0.047微法 1

(1)NE555 一片(多谐振荡)：

引脚布局图：

图1 NE555引脚布局图

逻辑功能表：

(引脚4 )V i1(引脚6)V i2(引脚2)V O(引脚3)

0××0

>Vcc>Vcc

不变

Vcc

表1 NE555逻辑功能表

逻辑功能说明：

NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其引脚布局图如图1所示。

其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。

(2)CD4040 一片（分频）：

引脚布局图：

图2 CD4040引脚布局图

逻辑功能说明：

CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。

引脚图如图3所示，其中V

DD 为电源输入端，V

为接地端，CP端为输入端，

CR为清零端，Q

1~Q

为输出端，其输出信号频率分别为输入信号频率的2

-1

-12

。

(3)CD4518 两片（8421BCD码十进制计数器）：

引脚布局图：

图3 CD4518引脚布局图

逻辑功能表：

输入输出

CR CP EN Q3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数

保持0×0保持

计数00↓BCD码加法计数

保持01×保持

表2 CD4518逻辑功能表

逻辑功能说明：

CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器

(4)CD4511 四片（译码）：

引脚布局图：

图4 CD4511内部结构图

逻辑功能表：

输入输出

LE D C B A g f e d c b a字符测灯0××××××11111118灭零10×00000000000消隐锁存111××××显示LE=0→1时数据

译码110000********* 110000100001101 110001********* 110001110011113 110010********* 110010********* 110011********* 110011100001117 110100********* 110100*********

表3 CD4511逻辑功能表

逻辑功能说明：

CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。

BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。

CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作(5)74LS00 三片（与非）：

引脚布局图：

图5 74LS00引脚布局图

逻辑功能表：

输入输出

B A Q

000

011

101

110

表4 74LS00逻辑功能表

逻辑功能说明：

74LS00是一种十分常见的集成电路，其中集成了4个与非门。

(6)74LS20 一片（4输入与非）：

引脚布局图：

图6 74LS20引脚布局图

逻辑功能表：

输入输出

A B C D Q

0X X X1

X0X X1

X X0X1

X X X01

11110

表5 74LS20逻辑功能表

逻辑功能说明：

74LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。

(7)74LS21三片（4输入与门）：

引脚布局图：

图7 74LS21引脚布局图

逻辑功能表：

输入输出

A B C D Q

0X X X0

X0X X0

X X0X0

X X X00

11111

.表6 74LS21逻辑功能表

逻辑功能说明：

74LS21是一种4输入与门集成电路。

(8)74LS74 一片（D触发）：

引脚布局图：

图8 74LS74引脚布局图逻辑功能表：

表7 74LS74逻辑功能表逻辑功能说明：

74LS74集成电路是一种D触发器。

(9)共阴极双字屏两块：

引脚布局图：

图9 共阴极双字屏引脚布局图逻辑功能表：

显示字型g f e d c b a段码

001111113fh

1000011006h

210110115bh

310011114fh

4110011066h

511011016dh

611111017dh

7000011107h

811111117fh

911011116fh

表8 共阴极双字屏逻辑功能表

逻辑功能说明：

共阴极双字屏引脚布局图如图12所示，使用时只需将数码管的两个GND引脚接地，其他引脚通过330Ω电阻与CD4511的相应引脚相连即可。

2.参考文献

(1)电子线路实践教程王建新、姜萍编著科学出版社

(2)数字逻辑电路与系统设计蒋立平主编电子工业出版社

课程设计_单片机__60秒秒表汇编

目录前言 (2) 1.总体设计方案 (3) 2硬件设计方案 (3) 2.1 电路原理 (3) 2.2 电路原理图 (4) 3.软件设计（加流程图） (6) 3.1函数流程图 (6) 3.2 算法描述 (9) 3.3源程序 (10) 4系统的安装调试 (11) 5课程设计总结与体会 (12) 6.参考文献 (14)

前言单片机是一种集成电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的微型计算机系统，在工业控制领域的广泛应用。从上世纪80年代，由当时的4位、8位单片机，发展到现在的32位300M的高速单片机。单片微型计算机简称单片机，是典型的嵌入式微控制器单片机又称单片微控制器，它不是完成某一个逻辑功能的芯片，而是把一个计算机系统集成到一个芯片上。单片机由运算器，控制器，存储器，输入输出设备构成，相当于一个微型的计算机（最小系统），和计算机相比，单片机缺少了外围设备等。概括的讲：一块芯片就成了一台计算机。它的体积小、质量轻、价格便宜、为学习、应用和开发提供了便利条件。同时，学习使用单片机是了解计算机原理与结构的最佳选择。它最早是被用在工业控制领域。由于单片机在工业控制领域的广泛应用，单片机由仅有CPU的专用处理器芯片发展而来。最早的设计理念是通过将大量外围设备和CPU集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对体积要求严格的控制设备当中。本次课程设计要求制作一个秒表，开始时，显示“00”，第1次按下按钮后就开始计时；第2次按按钮后，计时停止；第3次按按钮后，计时归零。

基于时钟的24小时计时器的设计

《数字与逻辑电路基础》课程设计——24小时计时器的设计姓名：学号：学院：任课教师：

目录 ....................................................................................... 错误！未定义书签。引言. (3) 摘要 (3) 74LS390介绍 (3) DCD-HEX数码管介绍 (4) 一、设计思路 (4) 二、设计框图 (5) 三、各个计时芯片的输出状态表 (5) 1.秒针低位输出状态表 ................................................. 错误！未定义书签。 2.秒针高位输出状态表 (6) 3.分针低位输出状态表 (6) 4.分针高位输出状态表 (6) 5.时针低位输出状态表（高位为0、1时） (7) 6.时针低位输出状态表（高位为2时） (7) 7.时针高位输出状态表 (7) 四、反馈置数设计分析 (8) 五、进位信号的输入端分析与选择 (8) 六、电路图绘制 (9) 七、用M ULTISIM仿真并进行截图 (9) 八、对仿真结果分析 (9)

引言现在的日常生活都离不开时间，有些时候就需要进行时间的计时，比如奥运会的比赛需要计时，汽车动力性能技术指标的测试也需要计时，上到卫星火箭，下到潜艇游轮，甚至做个课堂练习也要计时，生活中无时不刻都在都离不开计时器的应用。因此，精准计时器的设计与生产变得尤为重要。所以，本次设计将基于Multisim软件进行计时器的设计与仿真。摘要 24时计时器将采用6个74LS390芯片对各个计时位进行输出,6个七段数码管进行译码以及显示，采用反馈置数的方式进行各个位的计时进行清零（该芯片清零方式为异步清零）；根据设计框图分析先列出输出状态表，然后根据输出状态表结果进行电路的绘制；然后根据电路的绘制结果，在Multisim软件上进行电路设计与连接，最后进行计时器仿真截，图并且对仿真结果进行分析。 74LS390介绍 74LS390双2-5-10进制的异步计数器且为下降沿触发，从CPA输入计数脉冲，由QA输出产生2分频信号：CPB输入计数脉冲，由QD 输出可产生5分频信号。若在器件外部将QA于CPB相连，计数脉冲从CPA输入，即成为8421BCD码十进制计数器；若将QD与CPA相连，计数脉冲从CPB输入，便可成为5421BCD码十进制计数器，输出顺

篮球竞赛24秒计时器设计-

学号：课程设计题目学院专业班级姓名指导教师

年月日

课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目: 篮球24秒记时器的设计与制作初始条件：（1）具备显示24秒记时功能（2）计时器为递减工作，间隔为1S （3）递减到0时发声光报警信号（4）设置外部开关，控制计时器的清0，启动及暂停要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）（1）设计任务及要求（2）方案比较及认证（3）系统框图，原理说明（4）硬件原理，完整电路图，采用器件的功能说明（5）调试记录及结果分析（6）对成果的评价及改进方法（7）总结（收获及体会）（8）参考资料（9）附录：器件表，芯片资料时间安排： 6月16日~6月19日：明确课题，收集资料，方案确定 6月19日~6月21日：整体设计，硬件电路调试 6月21日~6月24日；报告撰写，交设计报告，答辩指导教师签名：2014年 6月日

前言电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。篮球作为一项全民健身项目，已有一定的历史。在中国，篮球很盛行，篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器，目前多数采用的是24秒制。有需要就会有市场，因此设计一款24秒计时器是非常有必要也非常有前景的。该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。在NBA比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。整个电路的设计借助于proteus仿真软件和数字逻辑电路相关理论知识，并在proteus下设计和进行仿真，得到了预期的结果。

软件延时实现60秒计时器

一、实验任务如下图所示，在A T89S51单片机的P0和P2端口分别接有两个静态共阴数码管，P0口驱动显示秒时间的十位，而P2口驱动显示秒时间的个位。二、电路原理图图11.1 三、硬件连线参照教程十的方法完成硬件连线（只是去掉按键部分）。四、程序设计内容 1在设计过程中我们用一个存储单元作为秒计数单元，当一秒钟到来时，就让秒计数单元加1，当秒计数达到60时，就自动返回到0，从新秒计数。 2对于秒计数单元中的数据要把它十位数和个数分开，方法仍采用对10整除和对10求余。 3在数码上显示，仍通过查表的方式完成。 4一秒时间的产生在这里我们采用软件精确延时的方法来完成，经过精确计算得到1秒时间为1.002秒。 DELY1S: MOV R5,#100 D2: MOV R6,#20 D1: MOV R7,#248 DJNZ R7,$

DJNZ R6,D1 DJNZ R5,D2 RET 五、程序框图图11.2 六、汇编源程序 Second EQU 30H ORG 0 START: MOV Second,#00H NEXT: MOV A,Second MOV B,#10 DIV AB MOV DPTR,#TABLE MOVC A,@A+DPTR MOV P0,A MOV A,B MOVC A,@A+DPTR MOV P2,A LCALL DELY1S INC Second MOV A,Second CJNE A,#60,NEXT LJMP START

DELY1S: MOV R5,#100 D2: MOV R6,#20 D1: MOV R7,#248 DJNZ R7,$ DJNZ R6,D1 DJNZ R5,D2 RET TABLE: DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,6FH END 七、C语言源程序 #include unsigned char code table[]={0x3f,0x06,0x5b,0x4f,0x66, 0x6d,0x7d,0x07,0x7f,0x6f}; unsigned char Second; void delay1s(void) { unsigned char i,j,k; for(k=100;k>0;k--) for(i=20;i>0;i--) for(j=248;j>0;j--); } void main(void) { Second=0; P0=table[Second/10]; P2=table[Second%10]; while(1) { delay1s(); Second++; if(Second==60) { Second=0; } P0=table[Second/10]; P2=table[Second%10]; } }