USB接口研究与硬件电路设计
摘要：USB作为一种新型的接口技术，以其简单易用、速度快等特点而备受青睐。本文简要介绍USB 接口的特点、硬件结构、数据流传送以及外设控制器的实现方式。并详细说明利用51单片机结合PHILIPS公司的PDIUSBD12带并行总线的USB接口器件设计带DMA工作模式的可供视频信号传输的多功能USB接口电路的过程。
引言
USB的英文全称为Universal Serial Bus,中文含义是通用串行总线，它是一种快速的，双向的，同步传输的廉价的并可以进行热拔插的串行接口。USB接口使用方便，它可以连接多个不同的设备，而过去的串口和并口只能接一个设备。速度快是USB技术的突出特点之一。全速USB接口的最高传输率可达12Mb/s,比串口快了整整100倍，而执行USB2.0标准的高速USB接口速率更是达到了480Mb/s.这使得高分辨率、真彩色的大容量图象的实时传送成为可能。USB接口支持多个不同设备的串列连接，一个USB接口理论上可以连接127个USB设备。连接方式也十分灵活，既可以使用串行连接，也可以使用集线器（Hub）把多个设备连接在一起，再同PC机的USB接口相接。普通的使用串口、并口的设备都需要单独的供电系统，而USB设备则不需要。正是由于USB的这些特点，使其获得了广泛的应用。到目前为止，USB已
经在PC机的多种外设上得到应用，包括扫描仪，数码相机，数码摄像机、音频系统、显示器、输入设备等。对于广大的工程设计人员来说，USB是设计外设接口时理想的总线。
对于USB接口芯片，通常分为普通和DMA（直接存储器存取）两种工作模式。相对于普通模式，DMA数据传输模式传输速率更快，更适合于视频数字信号等高速、实时信号的传送。但遗憾的是，国内市场上提供的各种USB接口电路板大部分仅工作在普通模式，缺少对DMA工作模式的支持，不能直接用于象CCD数字摄像机USB接口这样的需要工作在DMA模式下的设计开发。为了解决这个问题，我们对USB的原理进行了研究，尝试着利用51单片机结合PHILIPS公司的PDIUSBD12带并行总线的USB接口器件设计带DMA工作模式的可供视频信号传输的多功能USB接口电路，现已设计出了完整的硬件电路。
1、USB概述
由于多媒体技术的发展对外设与主机之间的数据传输率有了更高的需求，因此，USB总线技术应运而生。USB（Universal Serial Bus)翻译为中文就是通用串行总线，是由Conpaq、DEC、IBM、Inter、Microsoft、NEC和Northen Telecom等公司为简化PC与外设之间的互连而共同研究开发的一种免费的标准化连接器，它支持各种PC与外设之间的连接，还可实现数字多媒体集成。现在生产的PC几乎都
配备了USB接口，Microsoft 的Windows98、NT以及MacOS、Linux、FreeBSD等流行操作系统都增加了对 USB的支持。
USB的主要优点：
l 使用方便。连接外设不必再打开机箱；允许外设热插拔，而不必关闭主机电源。
l 速度快。USB支持三种设备传输速率：1.5 Mb/s（低速设备）、12 Mb/s（中速设备）和480 Mb/s（高速设备）。
l 独立供电。USB接口提供了内置电源。
l 连接灵活。一个USB口理论上可以连接127个USB设备。连接的方式也十分灵活，既可以使用串行连接，也可以使用集线器Hub，把多个设备连接在一起，再同PC机的USB口相接。
l 成本低。为了把外设连接到PC上，USB提供了一种低成本的解决方案。
现在满足USB要求的外设有：调制解调器，键盘，鼠标，光驱，游戏手柄，软驱，扫描仪，音箱等。USB总线标准由1.1版升级到2.0
版后，传输率由12Mbps增加到了480Mbps，更换介质后连接距离由原来的5米增加到近百米。基于这点，USB也可以做生产ISDN以及基于视频的产品。USB 总线结构简单，信号定义仅由2条电源线，2条信号线组成。
2、USB结构与工作原理
一个USB系统可以从三个方面加以描述
(1)USB互联。
(2)USB设备。
(3)USB主机。
{{分页}}
USB互联是指一个USB设备与USB主机相联并和其通信的方式,它包括：
(1)总线拓扑结构：USB主机和USB设备的连接模型。
(2)层间关系：USB在系统中的每一层都要完成一定的任务。
(3)数据流模型：USB系统中信源和信息之间的数据传送方式。
(4)任务规划：USB提供可以共享的互联机制。通过规划对互连机制的访问，可以支
持同步数据传输。
下面简要讨论USB硬件结构和数据流传输。
2.1 USB硬件结构
一个USB系统包含三类硬件设备: USB主机(USB HOST)、 USB设备(USB DEVICE)、USB集线器(USB HUB)。参见图2-1。
（1）USB HOST
在一个USB系统中，当且仅当有一个USB HOST时，USB HOST有以下功能:
◇管理USB系统；
◇每毫秒产生一帧数据；
◇发送配置请求对USB设备进行配置操作；
◇对总线上的错误进行管理和恢复。
（2）USB DEVICE
在一个USB系统中，USB DEVICE和USB HUB总数不能超过127个。USB DEVICE接收USB总线上的所有数据包，通过数据包的地址域来判断是不是发给自己的数据包：若地址不符，则简单地丢弃该数据包；若地址相符，则通过响应USB HOST的数据包与USB HOST进行数据传输。
（3）USB HUB
USB HUB用于设备扩展连接，所有USB DEVICE都连接在USB HUB 的端口上。一个USB HOST总与一个根HUB (USB ROOT HUB)相连。USB HUB为其每个端口提供100mA电流供设备使用。同时，USB HUB可以通过端口的电气变化诊断出设备的插拔操作，并通过响应USB HOST 的数据包把端口状态汇报给USB HOST。一般来说，USB设备与USB HUB
间的连线长度不超过5m，USB系统的级联不能超过5级（包括ROOT HUB）。
USB总线最多可支持127个USB外设连接到计算机系统。USB的拓扑是树形结构，有1个USB根集线器（root hub），下面还可有若干集线器。1个集线器下面可接若干USB接口。USB线缆包括4条线：Vbus(USB电源)、D+（数据）、D-（数据）和 Gnd(USB地)。线缆最大长度不超过5m。USB1.1的传输速率最高为12Mb/s（低速外设的标准速率为1.5Mb/s，高速外设的标准速率为 12Mb/s）。图2-1是典型的USB功能器件结构框图，图2-3是高速外设的USB线缆与电阻的连接图。图2-3中：FS为全速（高速）；LS为低速；R1=15kΩ，R2=15kΩ。USB外设可以采用计算机里的电源（+5V，500mA），也可外接USB电源。在所有的USB信道之间动态地分配带宽是USB总线的特征之一，这大大地提高了USB带宽的利用率。当一台USB外设长时间（3ms以上）不使用时，就处于挂起状态，这时只消耗0.5mA 电流。按
USB1.0/1.1标准，USB的标准脉冲时钟频率为12MHz，而其总线时脉冲时钟为1ms（1kHz），即每隔1ms，USB器件应为 USB线缆产生1个时钟脉冲序列。这个脉冲系列称为帧开始数据包（SOF）。高速外设长度为每帧12000bit(位)，而低速外设长度只有每帧 1500bit。1个USB数据包可包含0~1023字节数据。每个数据包的传送都以1个同步字段开始。
2．2 USB的数据流传输
主控制器负责主机和USB设备间数据流的传输。这些传输数据被当作连续的比特流。每个设备提供了一个或多个可以与客户程序通信的接口，每个接口由0个或多个管道组成，它们分别独立地在客户程序和设备的特定终端间传输数据。USBD为主机软件的现实需求建立了接口和管道，当提出配置请求时，主控制器根据主机软件提供的参数提供服务。
USB支持四种基本的数据传输模式：控制传输，等时传输，中断传输及数据块传输。每种传输模式应用到具有相同名字的终端，则具有不同的性质。
控制传输类型：支持外设与主机之间的控制，状态，配置等信息的传输，为外设与主机之间提供一个控制通道。每种外设都支持控制传输类型，这样主机与外设之间就可以传送配置和命令/状态信息。
等时传输类型：支持有周期性，有限的时延和带宽且数据传输速率不变的外设与主机间的数据传输。该类型无差错校验，故不能保证正确的数据传输，支持像计算机－电话集成系统（CTI）和音频系统与主机的数据传输。
中断传输类型：支持像游戏手柄，鼠标和键盘等输入设备，这些设备与主机间数据传输量小，无周期性，但对响应时间敏感，要求马上响应。
数据块传输类型：支持打印机，扫描仪，数码相机等外设，这些外设与主机间传输的数据量大，USB在满足带宽的情况下才进行该类型的数据传输。
{{分页}}
USB采用分块带宽分配方案，若外设超过当前带宽分配或潜在的要求,则不能进入该设备。同步和中断传输类型的终端保留带宽，并保证数据按一定的速率传送。集中和控制终端按可用的最佳带宽来传输传输数据。
3、USB外设控制器的两种实现方式
USB芯片在外设领域的应用面很广。USB外设控制芯片通常包括USB收发器、串行接口引擎(SIE)、USB控制器和外设功能等四个模块(SIE 主要以硬件方式处理大多数USB协议，USB控制器负责与PC交互通信信息)。USB控制器一般有两种类型：一种是MCU集成在芯片里面的，如 Intel的8X930AX、CYPRESS的EZ-USB、SIEMENS的C541U
以及 MOTOLORA、National Semiconductors等公司的产品；另一种就是纯粹的USB接口芯片，仅处理 USB通信，如PHILIPS的PDIUSBD11（I2C接口）、 PDIUSBP11A、PDIUSBD12（并行接口），National Semiconductor的USBN9602、USBN9603、USBN9604等。
集成MCU的USB控制芯片优点是CPU与控制器在同一片芯片里，CPU 只需要访问一系列寄存器和存储器，便可实现USB口的数据传输，最大限度的发挥 USB高速的特点。而且简化了程序的设计，极大地降低了USB外设的开发难度。缺点是灵活性不够高，开发成本较大。
纯粹的USB接口芯片的优点是系统组成灵活，可根据不同的系统需求，搭配不同的MCU，具有较高的性能价格比。但因为USB控制器是通过串行口或并行口与MCU连接，在传输速度方面和开发难度方面不如集成了MCU的控制芯片。
不同的实现方式在设计开销、上市时间、元器件开销和引脚数方面各有优劣，选择不同的方案意味着在以上各项指标中进行取舍。
本文主要介绍PHILIPS公司的PDIUSBD12器件。该芯片是一款性价比很高的USB器件，它通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口，设计者可根据需要选择合适的微控制器，灵活性较大，适用于开发低成本且高效的USB外围设备。
4、应用：带DMA视频信号接口功能的USB接口电路设计
目前，市场上提供的USB接口电路板很多，但大部分仅使用普通的工作模式，缺少对DMA工作模式的支持，不能直接用于象CCD数字摄像机USB接口这样的需要工作在DMA模式下的设计开发。
所谓的DMA传送方式，全名叫直接存储器存取（Direct Memory Access）数据传送方式，是指采用专门的硬件（DMA控制器）来执行数据传送。DMA控制器可以从CPU那里接管系统总线的控制权，并且由本身发出存储器地址信号以及访问存储器和I/O设备的读/写脉冲等控制信号，使得数据通过总线，直接在存储器和I/O设备之间（或I/O设备与存储器之间，存储器与存储器之间）进行传送。在DMA接管总线执行数据传送过程中，CPU暂停工作。
由于DMA传送方式仅仅在需要占用总线传送数据时才暂停CPU的操作，CPU的工作效率极高，传输数据可由硬件自身控制，大大提高了传送速率，十分适合于高速数据的采集。
下面就介绍一下我们利用51单片机结合PHILIPS公司的PDIUSBD12带并行总线的USB接口器件设计带DMA工作模式的可供视频信号传输的多功能USB接口电路。
4．1 系统概况
该系统主要实现USB的接口功能，通过它，外设与计算机之间可以实现USB方式的连接。外设接口1用于DMA方式数据的传送，可与CCD 摄像头等设备相连。外设接口2采用了标准的IDE接口方式，可直接于硬盘等大容量存储器相连，传输海量数据，也可以通过接口转换，与其他功能的外设相连，具有较广的适用性。
下面说明了此多功能USB接口电路的框图：
这个框图显示了两种接口方案：普通模式和DMA模式。
（1）方案一：普通模式
图4-2是该USB接口电路普通模式的框图，该框图说明了连接外设的一种简单模式，所有寄存器和数据的读写都是通过8051 的I/O 来仿真的，因此数据吞吐速率较低，适合间歇式数据的传送。
（2）方案二：DMA模式
数据传送以DMA方式，直接由D12传送到计算机里，MCU只完成DMA
的初始化工作，传输速度快，适合于视频数字信号等高速实时传送。
系统详细的电原理图和电路板结构图参见附录。
4．2 系统主要部件及电路
该系统主要由89C51控制电路、PDIUSBD12 接口电路、数据选择电路、串并转换电路、挂起复位电路、IDE扩展接口电路等组成，下面分述各部分的功能和特点。
4．2．1 89C51控制电路
89C51是该接口电路的控制核心，其中P0,P2口用做16位数据I/O口，P1,P3口用做控制。
89C51的晶振频率为24MHz,每个机器周期为0.5us.
{{分页}}
4．2．2 PDIUSBD12 接口电路
PDIUSBD12是一个性能优化的USB器件，通常用于基于微控制器
的系统并与微控制器通过高速通用并行接口进行通信，也支持本地DMA传输。该器件采用模块化的方法实现一个 USB接口，允许在众多可用的微控制器中选择最合适的作为系统微控制器，允许使用现存的体系结构并使固件投资减到最小。这种灵活性减少了开发时间、风险和成本，是开发低成本且高效的USB外围设备解决方案的一种最快途径。 PDIUSBD12完全符合USB1.1规范，也能适应大多数设备类规范的设计，如成像类、大容量存储类、通信类、打印类和人工输入设备等，因此，PDIUSBD12 非常适合做很多外围设备，如打印机、扫描仪、外部大容量存储器（ Zip驱动器）和数码相机等。现在用SCSI实现的很多设备如果用 USB来实现可以直接降低成本。
PDIUSBD12挂起时的低功耗以及LazyClock输出符合ACPI 、OnNOW和USB电源管理设备的要求。低功耗工作允许实现总线供电的外围设备。
PDIUSBD12还集成了像SoftConnect、GoodLink、可编程时钟输出、低频晶振和终端电阻等特性。所有这些特性都能在系统实现时节省成本，同时在外围设备上很容易实现更高级的 USB功能。
（1）内部结构
①模拟收发器。集成的收发器直接通过终端电阻与USB电缆接口。
②电压调整器。片上集成的1个3.3 V电压调整器为模拟收发器供电，也提供连接到外部1.5 kΩ上拉电阻的输出电压。作为选择，PDIUSBD12提供集成1.5 kΩ上拉电阻的SoftConnect技术。
③ PLL。片上集成1个6~48 MHz的倍频PLL（锁相环），允许使用6 MHz的晶振，EMI也由于使用低频晶振而减小。PLL的工作不需要外部器件。
④位时钟恢复。位时钟恢复电路用4倍过采样原理从输入的USB 数据流中恢复时钟，能跟踪USB规范中指出的信号抖动和频率漂移。
⑤ PHILIPS串行接口引擎PSIE。PHILIPS的SIE完全实现USB协议层。考虑到速度，它是全硬件的，不需要固件（微程序）介入。这个模块的功能包括：同步模式识别、并 /串转换、位填充/不填充、CRC校验、PID确认、地址识别以及握手鉴定。
⑥ SoftConnect。高速设备与USB的连接是靠把D＋通过1个1.5 kΩ的上拉电阻接到高电平来建立的。在PDIUSBD12中，这个上拉电阻是集成在芯片内的，缺省是没有连接到VDD，这个连接是靠外部 MCU 发一个命令来建立的。这使得系统微处理器可以在决定建立 USB连接之前完成初始化。重新初始化USB总线连接也可以不用拔掉电缆来
完成。
⑦ GoodLink。GoodLink是靠一个引脚接发光二极管实现的。在 USB 设备枚举时LED指示灯将立即闪亮；当PDIUSBD12被成功枚举并配置时， LED指示灯将会始终亮；经过PDIUSBD12的USB数据传输过程中， LED将一闪一闪，传输成功后LED熄灭；在挂起期间，LED熄灭。这种特性可以使我们知道 PDIUSBD12的状态，方便电路调试。
⑧存储器管理单元MMU和集成RAM。MMU和集成RAM能缓冲USB（工作在 12Mb/s）数据传输和微控制器之间并行接口之间的速度差异，这允许微控制器以自己的速度读写USB包。
⑨并行和DMA接口。并行接口容易使用、速度快并且能直接与主微控制器接口。对于微控制器，PDIUSBD12可以看成是一个有8位数据总线和1位地址线的存储设备。 PDIUSBD12支持多路复用和非多路复用的地址和数据总线。在主端点（端点 2）和局部共享存储器之间也可使用DMA（直接存储器存取）传输。它支持单周期模式和块传送模式两种DMA传输。
{{分页}}
（2）PDIUSBD12引脚说明
（3）PDIUSBD12的典型连接
PDIUSBD12与80C51的连接电路如图4-6 所示。在这个例子中， ALE 始终接低电平，说明采用单独地址和数据总线配置。A0 脚接80C51的任何I/O引脚，控制是命令还是数据输入到PDIUSBD12 。80C51的P0口直接与PDIUSBD12的数据总线相连接，CLKOUT 时钟输出为80C51提供时钟输入。
（4）PDIUSBD12的DMA 传输
直接存储器寻址
PDIUSBD12 可编程为单周期DMA或突发模式DMA。在单周期DMA 中，DMREQ在每单个应答后直到被DMACK_N 重新激活之前保持无效。在突
发模式DMA 中，DMREQ 在器件中突发编程时一直保持有效。该过程持续到PDIUSBD12 通过EOT_N 接收到一个DMA 终止信息。这时产生一个中断指示本地CPU ，DMA操作已经完成。
在DMA 读操作时，DMREQ 仅当缓冲区完全表示主机成功的发送了一个信息包到PDIUSBD12 时才有效。由于具有双缓冲配置主机可以在第一个缓冲区被读出时对第二个缓冲区进行填充。这种并行的处理有效的增加了数据吞吐量。当主机没有完全填满缓冲区的情况下（单向ISO 配置时小于64 或128 字节）。DMREQ 会在缓冲区的最后一个字节时无效，而不管当前的DMA突发计数。在更新了DMA突发计数的下一个包发送时，DMREQ 再次被激活。
DMA的写操作与之相似，当缓冲区未装满时，DMREQ 一直有效。当缓冲区填满时，在下一个IN 标志将信息包送入主机。当传输完成之后DMREQ 变为无效。同样的，双缓冲配置在这也改善了数据的吞吐量。在非同步传输中（批量模式和中断），在数据被发送到主机之前，缓冲区需要通过DMA写操作完全装满。唯一的例外是，在DMA传输结束时，EOT_N 接收的信号将会停止DMA写操作并且在下一个IN 标志置位时将缓冲区的内容传送到主机。
在同步模式中，本地CPU 和DMA 控制器必须保证它们在一个USB 帧（1ms ）中能够吞吐的最大信息包的规模。DMACK_N 的激活将自动选
择主端点（端点2 ）而不管当前选择的端点。PDIUSBD12的DMA操作可通过普通的I/O 对其它端点的存取实现交叉存取。DMA操作可通过以下方式终止：复位DMA使能寄存器位或EOT_N 加上DMACK_N 以及RD_N/WR_N的激活。
PDIUSBD12 支持单地址模式中的DMA传输，也可以在DMA 控制器的双地址模式中工作。在单地址模式中，DMA 通过DREQ ，DMACK_N，EOT_N，WR_N 和RD_N 控制线实现传输。在双地址模式中，DMREQ,DMACK_N和EOT_N未用，取而代之的是CS_N,WR_N和RD_N控制信号。需要遵循 PDIUSBD12的I/O 模式传输协议。在读周期中对DMAC 信号源进行访问，在写周期对目标进行访问。传输需要两个单独的总线周期来储存暂存在DMAC 中的数据。
4．2．3 DMA方式数据传输电路
上面详细介绍了PDIUSBD12芯片的原理和工作方式，下面将介绍接口电路板工作在DMA方式的原理。该传输方式的原理框图参看图4-3。
当外设接口1接入要求DMA传输的设备，51单片机向D12发出DMA传送的指令，并通过控制口线使157数据选择电路里74164传送
过来的并行数据直接与D12的并行接口相连，不在进入51单片机，在完成了对D12 DMA传送初始化以后，MCU不再控制传送，而由计数器满8向D12发送一个读信号，使D12 读取164内存储的8个字节的数据，如此反复，整个传输过程由硬件完成，不受MCU 的速率限制，从而实现了DMA传输。
此工作方式适用于视频数字信号的传输，下面是连接CCD摄像头的电路示意图：
CCD_IN为经过A/D转化或二值化处理的视频数字信号，CCD_CLK1为脉冲同步信号，CCD_CLK2为行同步信号，CCD_CLK3为场同步信号。计数器对CCD_CLK1进行计数，满8个脉冲向D12的读端发一个低电平，通知D12对164里面的数据进行读取。
4．2．4 数据选择电路
数据选择电路是由两片74H157搭建而成，数据选择DATA_SEL端连到了51的控制口线上，由51控制D12的并行数据I/O口是和51的P0口相连还是和74HC93串并转换输出的并行数据线相连，从而到达了数据选择的作用。
4．2．5 串并转换及计数器电路
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。
pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要
PCI-Express总线的接口电路设计 王福泽 (天津工业大学) 一、 课题背景 计算机I/O技术在高性能计算发展中始终是一个关键技术。其技术特性决定 了计算机I/O的处理能力，进而决定了计算机的整体性能以及应用环境。从根本 上来说，无论现在还是将来，I/O技术都将制约着计算机技术的应用与发展，尤 其在高端计算领域。近年来随着高端计算市场的日益活跃，高性能I/O技术之争 也愈演愈烈。当计算机运算处理能力与总线数据传输速度的矛盾日益突出时，新 的总线技术便应运而生。在过去的十几年间，PCI(Peripheral component Interconnect)总线是成功的，它的平行总线执行机制现在看来依然具有很高的 先进性，但其带宽却早已露出疲态。PCI总线分有六种规格(表1所示)，能提供133MBps到2131MBps的数据传输速率，而对于现有高性能产品例如万兆以太网 或者光纤通信，传统的PCI的数据传输速率早已入不敷出[4]。 表1 PCI总线六种规格 总线类型 总线形式 时钟频率 峰值带宽 每条总线上板卡插槽数 PCI32位 并行 33MHz 133MB/s 4-5 PCI32位 并行 66MHz 266MB/s 1-2 PCI-X 32位 并行 66MHz 266MB/s 4 PCI-X 32位 并行 133MHz 533MB/s 1-2 PCI-X 32位 并行 266MHz 1066MB/s 1 PCI-X 32位 并行 533MHz 2131MB/s 1 对于64位总线实现，上述所有带宽加倍 对于64位总线实现，上述所有带宽加倍仔细分析传统的PCI信号技术，可 发现并行式总线已逐渐走近其性能的极限，该种总线已经无法轻易地提升频率或 降低电压以提高数据传输率：其时钟和数据的同步传输方式受到信号偏移及PCB 布局的限制。高速串行总线的提出，成功的解决了这些问题，其代表应用就是PCI Express。PCI Express采用的串行方式，并且真正使用“电压差分传输” 即是两条信号线，以相互间的电压差作为逻辑“0”，“1”的表示，以此方式传输 可以将传输频率作极高的提升,使信号容易读取，噪声影响降低。由于是差分传输，所以每两条信号线才能单向传送1比特，即一根信号线为正、另一根信号线 为负，发送互为反相的信号，每一个“1比特”的两条信号线称为一个差分对。 按PCI Express技术规范规定，一个差分对的传输速率为2.5Gbps。实际使用中，
平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机（HD-IPNC）的设计需求，而IPNC的解决方案也层出不穷，TI的解决方案有DM355、DM365、DM368等，海思提供的方案则有Hi3512、Hi3515、Hi3520等，NXP提供的方案有PNX1700、PNX1005等。 对于HD-IPNC的主处理芯片，有几个主要的技术指标：视频分辨率，视频编码器算法，最高支持的图像抓拍分辨率，CMOS的图像预处理能力，以及网络协议栈的开发平台。 Hi3512单芯片实现720P30 编解码能力，满足高清IP Camera应用, Hi3515可实现1080P30的编解码能力，持续提升高清IP Camera的性能。 DM355单芯片实现720P30 MPEG4编解码能力，DM365单芯片实现720P30 编解码能力, DM368单芯片实现1080P30 编解码能力。 DM355是2007 Q3推出的，DM365是2009 Q1推出的，DM368是2010 Q2推出的。海思的同档次解决方案也基本上与之同时出现。 海思和TI的解决方案都是基于linux，对于网络协议栈的开发而言，开源社区的资源是没有区别的，区别的只在于芯片供应商提供的SDK开发包，两家公司的SDK离产品都有一定的距离，但是linux的网络开发并不是一个技术难点，所以并不影响产品的推广。 作为IPNC的解决方案，在720P时代，海思的解决方案相对于TI的解决方案，其优势是支持了编解码算法，而TI只支持了MPEG4的编解码算法。虽然在2008年初，MPEG4的劣势在市场上已经开始体现出来，但在当时这似乎并不影响DM355的推广。 对于最高支持的图像抓拍分辨率，海思的解决方案可以支持支持JPEG抓拍3M Pixels@5fps，DM355最高可以支持5M Pixels，虽然当时没有成功的开发成5M Pixel的抓拍（内存分配得有点儿问题，后来就不折腾了），但是至少4M Pixel 的抓拍是实现了的，而且有几个朋友已经实现了2560x1920这个接近5M Pixel 的抓拍，所以在这一点上DM355稍微胜出。 因为在高清分辨率下，CCD传感器非常昂贵，而CMOS传感器像原尺寸又做不大，导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差，
以太网EMC接口电路设计及PCB设计 我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。 下图1以太网的典型应用。我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。 图1 以太网典型应用 1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。 图2 变压器没有集成在网口连接器的电路PCB布局、布线参考 a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了
顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去； b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小； c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小； d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）； e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。这样做分割处理，就是为了达到初、次级的隔离，控制源端的干扰通过参考平面耦合到次级； f)指示灯的电源线和驱动信号线相邻走线，尽量减小环路面积。指示灯和差分线要进行必要的隔离，两者要保证足够的距离，如有空间可用GND隔开； g)用于连接GND和PGND的电阻及电容需放置地分割区域。 2.以太网的信号线是以差分对（Rx±、Tx±）的形式存在，差分线具有很强共模抑制能力，抗干扰能力强，但是如果布线不当，将会带来严重的信号完整性问题。下面我们来一一介绍差分线的处理要点： a)优先绘制Rx±、Tx±差分对，尽量保持差分对平行、等长、短距，避免过孔、交叉。由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里； b)当速度要求高时需对Rx±、Tx±差分对进行阻抗控制，通常阻抗控制在100Ω±10%； c)差分信号终端电阻（49.9Ω，有的PHY层芯片可能没有）必须靠近PHY层芯片的Rx±、Tx±管脚放置，这样能更好的消除通信电缆中的信号反射，此电阻有些接电源，有些通过电容接地，这是由PHY芯片决定的； d)差分线对上的滤波电容必须对称放置，否则差模可能转成共模，带来共模噪声，且其走线时不能有stub ，这样才能对高频噪声有良好的抑制能力。
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除
0目录 0目录............................................... 错误!未定义书签。
1概述............................................... 错误!未定义书签。 适用范围............................................ 错误!未定义书签。 参考标准或资料 ...................................... 错误!未定义书签。 目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。 理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。 基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。 元件库制作要求 ...................................... 错误!未定义书签。 原理图元件库管理规范：......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。 原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。 创建网络表..................................... 错误!未定义书签。 创建PCB板..................................... 错误!未定义书签。 布局规范............................................ 错误!未定义书签。 布局操作的基本原则............................. 错误!未定义书签。 热设计要求..................................... 错误!未定义书签。 基本布局具体要求............................... 错误!未定义书签。 布线要求............................................ 错误!未定义书签。 布线基本要求................................... 错误!未定义书签。 安规要求....................................... 错误!未定义书签。 丝印要求............................................ 错误!未定义书签。 可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。
第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦
2008年10月第10期电子测试 EL ECTRONIC TEST Oct.2008No.10 数字信号光耦合器应用电路设计 田德恒 (莱芜职业技术学院信息工程系 莱芜 271100) 摘 要:较强的输入信号可直接驱动光耦的发光二极管,较弱的则需放大后才能驱动光耦。在光耦光敏三极管的集电极或发射极直接接负载电阻即可满足较小的负载要求;在光耦光敏三极管的发射极加三极管放大驱动,通过两只光电耦合器构成的推挽式电路以及通过增加光敏三极管基极正反馈,既达到较强的负载能力,提高了功率接口的抗干扰能力,克服了光耦的输出功率不足的缺点,又提高光耦的开关速度,克服了由于光耦自身存在的分布电容,对传输速度造成影响。最后给出了光耦合器在数字电路中应用示例。关键词:数字信号;光电耦合器;输入电路;输出电路中图分类号:TP211 文献标识码:B Applied circuit design of optoelect ronic coupler to t he digital signal Tian Deheng (Dept of Information Engineering ,Lai Wu Vocational College ,Laiwu 271100,China ) Abstract :The light 2emitting diode of optocoupler can be directly drived by stro nger inp ut sig 2nals ,t he weaker t he inp ut signal can be enlarged before driving optocoupler.Connecting direct 2ly load resistance wit h t he collector or emitter of p hotot ransistor to meet smaller load require 2ment s ;drover by t he amplifier triode on t he emitter of p hotot ransistor ,p ush 2p ull circuit s con 2sisting of two optocoupler as well as positive feedback added to base of t he p hotot ransistor not o nly achieve st rong load capacity and enhance t he power of t he interface anti 2jamming capabili 2ty ,but also overcome t he shortcomings of t he scant outp ut power ,increase t he switching speed ,overcome effect on t he speed of t he t ransmission due to t he distribution of capacitance.Finally ,t he application example of t he optocoupler in t he digital circuit is given.K eyw ords :digital signal ;optoelect ronic coupler ;inp ut circuit ;outp ut circuit 0 引 言 光电耦合器是一种把发光元件和光敏元件封 装在同一壳体内,中间通过“电2光2电”转换来传输 电信号的半导体光电子器件。光耦合器的主要优点是单向传输信号,输入端与输出端完全实现了电气隔离,抗干扰能力强,使用寿命长,传输效率高。它广泛用于电平转换、信号隔离、级间隔离、开关电
硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度，增强硬件开发人员的责任感和使命感，提高工作效率和开发成功率，保证产品质量。 1、深入理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU等主芯片进行选型，CPU 选型有以下几点要求： 1）容易采购，性价比高； 2）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； 3）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功参考设计。 一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进
行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计； 4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守以下原则： 1）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片，减少风险； 2）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； 3）采购方便原则：尽量选择容易买到，供货周期短的元器件； 4）持续发展原则：尽量选择在可预见的时间内不会停产的元器件； 5）可替代原则：尽量选择pin to pin兼容种类比较多的元器件； 6）向上兼容原则：尽量选择以前老产品用过的元器件； 7）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；当然，如果所采用的成功参考设计已经是
常见串口接口电路设计集锦 六种常用串口接口电路1、并口接口(分立元件) 适用于Windows 95/98/Me 操作系统。这个电路与FMS 随软件提供的电路比多了一个200K 的电阻，这个主要是为了与JR 的摇控器连接，因为JR 的摇控器教练口好象是集电极开路设计的，需要加一只上拉电阻才能正常工作。 不过电路还是满简单的，用的元件也很少，很适合无线电水平不太高的朋友们 制作，只是不能用于Win2000/XP 上有点让人遗憾。 2、串口接口(分立元件)字串5 适用于Windows 95/98/Me 操作系统，电路也不是很复杂，当然元件比并口电路多了一些，而且串口的外壳比并口小很多，如何把这些元件都放到小 小的外壳里免不了要大家好好考虑一下了。当做体积小也是它的最大的优点， 而且不用占用电脑并口，因为现在还有一些打印机还是要用并口的。缺点同样 是不支持Win2000/XP。 3、串行PIC 接口(使用PIC12C508 单片机)字串9 适用于Windows 95/98/Me/2000/XP 操作系统。电路简单，只是用到MicroChip 公司的PIC12C508 型单片机，免不了要用到编程器向芯片里写程序了，这个东西一般朋友可能没有，不过大多卖单片机的地方都有编程器，你只 要拿张软盘把需要用的HEX 文件拷去让老板帮你写就可以了。这个接口最大 的优点就是支Win2000/XP 操作系统，还可以用PPJOY 这个软件来用摇控器虚拟游戏控制器玩电脑游戏。 4、25 针串行PIC 接口(使用PIC12C508 单片机) 适用于Windows 95/98/Me/2000/XP 操作系统。电路同9 针的接口基本一样，只不过是接25 针串口的，现在用的不是很多了。
摘要主要介绍了TI公司的新型的16位超低功耗Flash型h6N30F44X系列单片机的结构、特性和功能及液晶显示器LCD的发光原理和类型，讨论了该系列单片机与ILD及键盘的人机接口电路的设计方案和相应的软件的实现方法，最后给出它在体内电刺激器的应用实例。 关键词单片机；MSP430；LCD；人机交互接口 1引言 在当今的各种实时自动控制和智能化仪器仪表中，人机交互是不可缺少的一部分。一般而言，人机交互是由系统配置的外部设备来完成，但其实现方式有两种：一种是由MCU力口驱动芯片实现，如键盘显示控制芯片SK5279A，串行数据传输数码显示驱动芯片MAX7219等等，这时显然MCU没有LCD的驱动功能。另一种就是MCU本身具有驱动功能，它通过数据总线与控制信号直接采用存储器访问形式或I／O设备访问形式控制键盘和LCD实现人机对话。这里的MCU主要有世界各大单片机生产厂商开发的各种单片机，其中TI公司的MSP430系列因其许多独特的特性引起许多研究人员的特别关注，在国内外的发展应用正逐步走向成熟。 2LCD简介 LCD(Liquid Crystal Display)，即液晶显示器。液晶显示是通过环境光来显示信息的，它本身并不发光，因而功耗很低，只要求液晶周围有足够的光强。LCD是人与机器沟通的重要界面，早期以显像管(CRT／C athode Ray Tube)显示器为主，但随着科技不断进步，各种显示技术如雨后春笋般诞生。LCD由于具有轻薄短小、低耗电量、无辐射危险、平面直角显示以 及影像稳定不闪烁等优势，逐渐占据显示的主流地位。 LCD的类型，根据其分类方式的不同而不同。如根据LCD显示内容的不同可以分为段式LCD和点阵L CD。根据LCD驱动方式的不同可以分为静态驱动和多路驱动。 3MSP430F44X简介 MSP430F44X系列是TI公司最新推出的具有超低功耗特性的Flash型16位RISC指令集单片机[2]。该系列单片机性价比相当高，在系统设计、开发调试及实际应用上都表现出较明显的优势。它主要应用在各种要求极低功率消耗的场合，特别适合用于智能测量仪器、各种医疗器械、智能化家用电器和电池供电便携设备产品之中。 3.1系统结构 MSP430F44X的系统结构，主要包括：CPU、程序存储器(ROM)、数据存储器(RAM)、FLL+时钟系统(片内DCO+晶体振荡器)、看门狗定时器／通用目的定时器(WatchDog)、ADCl2(12位A／D)、比较器A(精确的模拟比较器，常用于斜边(Slope)A／D转换)、复位电压控制／电源电压管理、基本定时器(Basic Timerl)、定时器(Timer-a和Timer-B)、LCD控制器/比较器(多达160段)、硬件乘法器、I/O口和串行口[4]。系列中各种具体的型号稍有差别。在本次设计中，具体选择MSP430F449作为人机接口电路的设计具有许多独到的优势。这一点，读者可以根据TI公司相关的数据手册进行比较。 3.2片内外模块特性 MSP430F44X具有丰富的片内外围模块，其明显的特点是：具有48条I／0口线的6个并行口P1-P6，其中P1、p2具有中断能力，同时具有2个可用于UART/SPI模式选择的串行口(USART0和USARTl)；内含12位的A／D转换器ADCl2，快速执行8×8、8×16、16×16乘法操作并立即得到结果的硬件乘法器；多达160段的LCD控制器／比较器，可以实现多种方式的驱动显示；可以实现UART、PWM、斜坡ADC 的16位Timer-A和16位Timer-B；非常灵活的时钟系统，既可用32768Hz的钟表晶振产生低频时钟，也可以用450kHz-8MHz的晶体产生高频时钟，同时还可以使用外部时钟源或者用不同控制频率的DCO；多达几十kB的Flash空间，这样数据既可以保存在片内的Flash信息存储器，也可保存在程序的Hash中的剩余空间。 4接口电路设计 4.1接口电路简图及说明 典型应用电路示意图。在该图中，LCD类型和键盘种类及数目的选择、下拉电阻的数值大小都必须认真
2系统方案设计 2.1 数字示波器的工作原理 图2.1 数字示波器显示原理 数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。 在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。 因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。 被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标 （1）频带宽度 当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。
典型接口电路EMC设计 一、以太网接口EMI设计 100M网口设计时必须设计Bob smith 电路：可以产生10dB的共模EMI衰减，为了更好的抑制共模信号通过线缆对外的辐射应注意下面几点： 1 、不用的RJ45管脚4 、5、7、8按下图的方法处理。 2 、物理芯片侧的变压器中心抽头需通过0.01uF－0.1uF的电容接地。 3 、物理芯片侧的差模电阻（收端）应等分为二（100分为两个49.9），中心点通过1000pF 电容接地。 以太网口Bob smith电路原理图 以82559为例说明网口设计PCB注意点，布局如下： 以太网口布局示意图
A、B要求尽量短，A不得超过1英寸，B可以根据实际情况放宽。接口变压器PCB设计如下： 以太网口变压器布局示意图 布局要求： PCB布局示意图 布线要求： 1、变压器下面全部掏空处理，其余隔离带的宽度大于100mil； 2、连接器与隔离变压器之间距离小于1000mil； 3、晶振距离接口变压器和板边大于1000mil； 4、灯线不要走到变压器下面，并且尽量不要与差分信号线同层走线，如果同层走线，需要与差分信号线相距30mil以上； 5、差分信号线与变压器输出侧的过孔距离大于40mil。
二、以太网口的防护设计 加防护电路的设计： 增加防护器件电路原理图 以上器件选型要求： 1、变压器要选用隔离耐压3000Vac要求的。 2、气体放电管尽量选用3端气体放电管，启动电压为90V的； 3、TVS管选用SLV2.8-4； 三、485接口电路设计 对于出户外的485端口,进行如下设计，采取气体放电管加TVS管加限流电阻组合方式。选用90V陶瓷管（3R090）可承受10/700us，8KV雷击测试；64V固体管（P0640）只能承受10/700us，3KV雷击测试 。TVS的选择为P6KE6.8CA ，去耦电阻选择为10Ω/1W 。
模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货
机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子