实验一 门电路的外特性测试
实验目的：
1、熟悉TTL 集成逻辑门的逻辑功能，掌握与门、或门、与非门逻辑功能的测试方法
2、掌握与非门主要外特性及它们的测试方法 实验器件：
74LS00一片 万用电表一块 电阻若干、置数开关一块 双综示波器一台 导线若干等 实验内容：
1、以TTL 与非门74LS00为例测试其真值表
1脚、2脚接置数开关，3脚为输出端
将与非门的输入端如表中所列输入，用万用表依序测出相应的输出电压V O 值，如图1-1所示，并列入表1-1中。
2、同样方法，可以测试TTL74LS08、74LS86、74LS32等门电路的真值表。
O
图1-1 74LS00真值表测试电路
图1-1 74LS00真值表
3、TTL 与非门74LS00为例的电压特性曲线测试。
如图1-2所示，其输入电压V i 分别取0.2V 、0.4V 、0.6V 、0.8V 、1.1V 、1.2V 、1.3、1.4V 、1.5V 、1.6V 、1.8V 、2.0V ，测出相应的输出电压V O 值，即可画出电压传输特性曲线，从这特性曲线上可以确定TTL 与非门的输出高电平V Oh ；输出低电平V OL ；开门电压V ON ；关门电压V OFF ；输入低电平噪声容限V NL =V OFF -V IL 输入高电平噪声容限V NH =V IH -V ON ；
开门电平指允许输入高电平的最小值；关门电平指允许输入低电平的最大值，V IH 为前级门的输出高电平，即本级门的输入高电平；V IL 为本级门的输入低电平。
4、TTL 与非门74LS00为例的输入特性测试
如图1-3所示，74LS00的一输入端短路，输入端流出的电流即为输入短路电流I is ；
R 1R W
O
+5v
图1-2 74LS00电压特性曲线测试电路
如图1-4所示，74LS00的一输入端接+5V ，其流向输入端的电流即为输入漏电流I iH ；
5、TTL 与非门74LS00为例的输出特性（带负载能力）测试
如图1-5所示，按表1-2所示改变R L 的阻值，测出相应的输出电压V OH ，依序计算I L =V OH/R L ，并画出V OH 随负载电流变化的曲线。（注意：电位器R L 阻值禁止改变到50欧以下）
图1-4 与非门输入漏电流测试电路
图1-2与非门 74LS00输出高电平数据
图1-5 与非门输出高电平时输出特性测试电路
V o
如图1-6所示，按表1-3所示改变R L 的阻值，测出相应的输出电压V OL ，依序计算负载电流I L =5 V -V OL /R L ，并画出与非门输出为低电平V OL 输出特性曲线。（注意： R L 阻值禁止改变到50欧以下）
6、TTL 与非门74LS00为例的动态逻辑功能测试
如图1-7所示，与非门一端输入脉冲信号，另一端分别接低电平，悬空、高电平三种状态，用双综示波器同时观察加连续脉冲的输入端信号和与非门输出端信号，记录情况于表
1-4中。
图1-3 与非门 74LS00输出低电平时负载数据
图1-6 与非门输出低电平时输出特性测试电路
V o
图1-7 与非门 74LS00动态逻辑功能测试电路
Y
CH2
7
、TTL 与非门74LS00为例的平均功耗测试
TTL 与非门74LS00为例的平均功耗如图1-8所示，与非门所有输入端悬空，输出端空载时，电流提供给器件的电流为低电平输出电源电流I CCL ；如图1-9所示，与非门有一个以上的输入端接地，输出端空载时的提供给器件的电流为高电平输出电源电流I CCH ；器件的平均功耗为 P A V =1/2(I CCL +I CCH )V CC (V CC =+5V)
图1-4 与非门动态逻辑功能测试记录表
图1-8 与非门低电平输出电源电流I ccL 测试电路
O
图1-9 与非门高电平输出电源电流I ccH 测试电路
O
附录：
主要外部特性参数
TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。
（1）输出高电平V oH：输出高电平V oH是指至少有一个输入端接低电平时的输出电平。V oH的典型值是3.6V。产品规范值为V oH≥ 2.4V，标准高电平V SH=2.4V。
（2）输出低电平V oL：输出低电平V oL是指输入全为高电平时的输出电平。V oL的典型值是0.3V，产品规范值为V oL≤ 0.4V，标准低电平V SL= 0.4V。
（3）开门电平V ON：开门电平V ON是指在额定负载下，使输出电平达到标准低电平V SL的输入电平，它表示使与非门开通的最小输入电平。V ON的典型值为1.5V，产品规范值为V ON≤1.8V。开门电平的大小反映了高电平抗干扰能力，V ON愈小，在输入高电平时的抗干扰能力愈强。
（4）关门电平V OFF：关门电平V OFF是指输出空载时，使输出电平达到标准高电平V SH的输入电平，它表示使与非门关断所允许的最大输入电平。V OFF的典型值为1V，产品规范值V OFF≥ 0.8V。关门电平的大小反映了低电平抗干扰能力，V OFF越大，在输入低电平时的抗干扰能力越强。
（5）扇入系数N i：扇入系数N i是指与非门允许的输入端数目。一般N i 为2～5，最多不超过8。
（6）扇出系数N o：扇出系数N o是指与非门输出端连接同类门的最多个数。它反映了与非门的带负载能力。一般N o≥ 8。
扇入和扇出是反映门电路互连性能的指标。
（7）输入短路电流I iS：输入短路电流I iS是指当与非门的某一个输入
端接地而其余输入端悬空时，流过接地输入端的电流。在实际电路中，I iS 是流入前级与非门的灌电流，它的大小将直接影响前级与非门的工作情况。因此，对输入短路电流要加以限制，产品规范值I iS≤1.6mA。
（8）高电平输入电流I iH：高电平输入电流I iH是指某一输入端接高电平，而其他输入端接地时，流入高电平输入端的电流，又称为输入漏电流。当与非门串联运用时，若前级门输出高电平，则后级门的I iH就是前级门的拉电流负载，I iH过大将使前级门输出的高电平下降。所以，必须将I iH限制在一定数值以下，一般I iH≤50μA。
（9）平均传输延迟时间t pd：平均传输延迟时间t pd是指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间t pdL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间t pdH。平均延迟时间定义为t pd=(t pdL + t pdH)/2
平均延迟时间是反映与非门开关速度的一个重要参数。t pd的典型值约
10ns，一般小于40ns。
（10）空载功耗P：空载功耗是当与非门空载时电源总电流I CC和电源电压U CC的乘积。输出为低电平时的功耗称为空载导通功耗P ON，输出为高电平时的功耗称为空载截止功耗P OFF。P ON总比P OFF大，平均功耗P=(P ON+P OFF)/2。一般P＜50mW,如74H系列门电路平均功耗为22mW。
TTL,三极管基极有电阻接5V电源.悬空相当于+5V电源通过电阻,再通过PN 结加到输入端,悬空后,输入端高电平. TTL处理方法有三种：1.接高电平，通常接Vcc；2.与多余的输入端连接；3.悬空。CMOS是前两种。
某一输入端口悬空即开路，对电路输出没有影响，而ttl与非门只要有一个输入端输入为“0”，输出为1，而某一个输入端为“1”则不影响输出结果，所以悬空可以看成输入为“1”
实验二利用门电路构成编码器及一位全加器、分配器、选择器
实验目的：
1、熟悉由基本门电路组成逻辑功能部件的方法和原理。
2、进而了解组合电路的设计，安装和调试。
实验器件：
74LS08（与门）一片,74LS32（或门）一片,74LS86（异或门）一片,74LS20（四输入两与非门）二片,74LS11（三输入与门）一片,74LS04（非门）一片，导线若干等
实验内容：
1、编码器设计电路：
编码器的功能是将具有特定意义的单个信号输入信号组合成二进制代码输出的组合逻辑电路。
编码器设计电路：将0~7八个各代表0~7的逻辑开关向变量，转换成三位二进制代码输出的组合电路，编码器真值表如下：
K
K
K
K
A=
+
K
=
+
+
4K
5
6
K
7
7
4
K
5
6
K
K
K
B=
K
=
K
+
+
+
3
K
6
7
7
2
6
2K
K
3
K
K
K
K
=
K
+
+
+
C=
5
3
5
7
1
7
K
K
1K
3
连接电路：画出电路图，利用两片74LS20和置数开关来实现，显示用LED
逻辑电平。
说明：输入K1~K7常置“1”，需输入哪个逻辑开关的特定编码时，就将哪个开关置“0”，其输出显示即为对应二进制编码。
2、一位全加器设计电路
全加器具有三个输入，除被加数，加数外还应考虑来自低位的进位，分别表示的X、Y、Z相加以后产生本位和S及本位向高一位的进位C。
自己设计真值表、电路，X、Y、Z根据真值表由置数开关置数，输出接显示，看是否与真值表相符合。
3、设计一个四路分配器电路
分配器是把一个输入信号A传送到四个输出端去的组合电路，将A传送到哪个输出端决定于S1、S0。A输入可用连续脉冲。
画出电路图，自行检验。
4、设计一个四选一数据选择器
从四路输入信号中由选择控制S1、S0决定选取其中之一传送到唯一的输出端去的电路称为四路选择器，通过实验看是否与真值表相符。S1、S0由置数开关控制。I0~I3分别接连续脉冲。
5、自行设计一个三位判决电路。
实验三计数、译码、显示电路
实验目的：
1、掌握BCD码译码器驱动显示电路的工作原理
2、理解集成电路74LS247译码器驱动器的功能和LED数码管的功能
3、会利用CT74LS160设计任意进制计数器
实验器件：
置数开关一个，CT74LS160两片，74LS247两片，LED七段显示器一块（共阳极型），74LS00一个，导线若干。
实验内容：
设计20以上50以内的任意进制计数器。
集成电路管脚说明：
74LS160：Array
74LS247：
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
数字电路综合实验报告 简易智能密码锁 一、实验课题及任务要求 设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。 基本要求： 1、密码设置：通过键盘进行4 位数字密码设定输入,在数码管上显示所输入数字。通过密码设置确定键（BTN 键）进行锁定。 2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”，提示已输入密码的位数。输入四位核对密码后，按“开锁”键，若密码正确则系统开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。 3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。闭锁状态下不能清除密码。 4、用点阵显示开锁和闭锁状态。 提高要求： 1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时将先前输入的所有数字向左移动一位。 2、密码锁的密码位数（4~6 位）可调。
3、自拟其它功能。 二、系统设计 2.1系统总体框图 2.2逻辑流程图
2.3MDS图 2.4分块说明 程序主要分为6个模块：键盘模块，数码管模块，点阵模块，报警模块，防抖模块，控制模块。以下进行详细介绍。 1.键盘模块 本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。 键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出高电平，在读入输出的行值时，通常高电平会被低电平拉低，当当前位置为高电平“1”时，没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。由此可确定按键位置。
数字电视实验1
第一次实验 模拟彩色全电视信号观测实验 一． 实验仪器 1．JH8000DTV 数字电视实验系统装置 一台 2．配置计算机 一台 3．模拟彩色电视信号发生器 一台 4．示波器 一台 二． 实验目的 观察模拟彩色电视信号发生器送出的各类彩色电视信号，并用示波器测量各类信号的特点。 三． 实验步骤 图1.3.1 1．把模拟彩色电视信号发生器的输出端口接入视频A/D,D/A 转换模块的外接端口和地线端。 2．开启JH8000DTV 数字电视实验系统装置总电源，开启视频A/D,D/A 转换模块电源开关，注意关闭DVD 电源，转换开关1按下 3．开启模拟彩色电视信号发生器的电源，变换信号发生器的图像输出选总电源 电电电
图1.3.4 （2）将示波器探头接到解码板左下方“图像输出”接口。 （3）按下DVD“暂停”按键，选定一副静止图像，分别改变基本设置的亮度、对比度、色饱和度、色调各参数值，观察监视器图像的变化和示波器波形变化 （4）选择“高级设置”按钮，分别改变高级的设置的相关参数：输入信号、电视制式、场信号模式、场信号标识以及行有效像素值，观察监视器图像的变化和示波器波形变化 （5）选择视频源为“摄像机”，（可以将摄像机对准标准电视测试卡或对准层次丰富的图象），重复上述（2）、（3）步骤 四．实验要求 1．记录不同参数值时图像的变化，并分析结果。 2．解释行有效像素值与图像水平宽度之间的对应关系 实验二亮色延时实验 一．实验仪器 1．JH8000DTV数字电视实验系统装置一台 2．配置计算机一台 3．数字存储示波器一台 4．标准电视信号发生器一台
数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：
U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
姓名：谭国榕班级：12电子卓越学号：201241301132 实验一逻辑门电路的研究 一、任务 1．熟悉实验室环境及实验仪器、设备的使用方法。 2．掌握识别常用数字集成电路的型号、管脚排列等能力。 3．熟悉74 LS系列、CMOS 4000B系列芯片的典型参数、输入输出特性。 4．掌握常规数字集成电路的测试方法。 二、实验设备及芯片 双踪示波器（DF4321C）1台 信号发生器（DF1641B1）1台 数字万用表（UT58B）一台 数电实验箱1个（自制） 芯片2个：74LS04 CD4069 。 三、实验内容 1.查阅芯片的PDF文件资料，分清管脚名与逻辑功能的对应关系及对应的真值表。74LS04：
CD4069： 2．静态测试 验证6非门74LS04、4069逻辑功能是否正常，并用数字万用表测量空载输出的逻辑电平值（含高、低电平）。 结论：由表格可以看出，CD4069输出的高电平比74LS04高，输出的低电平比74LS04低，所以CD4069的噪声容限相对于74LS04来说较大，故其抗干扰能力强。 3．动态测试 测逻辑门的传输延迟时间：将74LS04、4069中的6个非门分别串接起来，将函数发生器的输出调为方波，对称，幅度：0－5V，单极性，加至第一个门的输入端，并用示波器的通道1观察；用示波器的通道2观察最后一个非门的输出信号，对比输入输出波形以及信号延迟时间。
调节方波信号：
74LS04输出延迟特性： CD4069输出延迟特性：
输出延迟时间的实验数据表： 结论：74LS04的输出延迟比CD4069的输出延迟要短，说明前者的工作速度比后者快。 4．观察电压传输特性 用函数发生器的输出单极性的三角波，幅度控制在5伏，用示波器的X-Y 方式测量TTL 、 CMOS 逻辑门的传输特性，记录波形并对TTL 、CMOS 两种类型电路的高电平输出电压、低电平输出电压以及噪声容限等作相应比较。 (1) 调节函数发生器的输出：单极性三角波，对称，幅度：5V ，频率：500Hz ，从函数发生 器的下部50Ω输出端输出信号； 如图： (2) 扫描方式改为X-Y ，CH1、CH2 接地，调光标使其处于左下角附近； (3) CH1 用 2.0V/DIV （DC ），接函数发生器输出（即非门的输入）；CH2 用 0.2V/DIV （DC ），接非门输出。 (4) 记录示波器波形（如图）。
实验一 TTL与非门的参数测试 一、实验目的 ·掌握用基本逻辑门电路进行组合逻辑电路的设计方法。 ·通过实验，验证设计的正确性。 二、实验原理 1.组合逻辑电路的分析： 所谓组合逻辑电路分析，即通过分析电路，说明电路的逻辑。 通常采用的分析方法是从电路的输入到输出，根据逻辑符号的功能逐级列出逻辑函数表达式，最好得到表示输出与输入之间的关系的逻辑函数式。然后利用卡诺图或公式化简法将得到的函数化简或变换，是逻辑关系简单明了。为了使电路的逻辑功能更加直观，有时还可以把逻辑函数式转化为真值表的形式。 2.逻辑组合电路的设计： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单电路，陈伟组合逻辑电路的设计。 3.SSI设计：设计步骤如下： ①逻辑抽象；分析时间的因果关系，确定输入和输出变量。 ②定义逻辑状态的含义：以二值逻辑0、1表示两种状态。 ③列出真值表 ④写出逻辑表达式，并进行化简，根据选定器件进行转换。 ⑤画出逻辑电路的连接图。 ⑥实验仿真，结果验证。 三、实验仪器及器件 数字万用表1台
多功能电路实验箱1台 四、实验内容 1.设计5421BCD 码转换为8421BCD 码（用双输入端与非门实现）。 四位自然二进制码 5421ＢＣＤ码 Ｂ３ Ｂ２ Ｂ１ Ｂ０ Ｄ３ Ｄ２ Ｄ１ Ｄ０ 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 1 0 1 0 伪码 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 根据5421BCD 码与8421BCD 码真值表可得 2.设A 、B 、C 、D 代表四位二进制变量，函数X=8A-4B+2C+D ，试设计一个组合逻辑电路，判断当函数值介于4 实验一门电路逻辑功能及测试 一、实验目的 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 74LS04 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。 （2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1） 输入输出 1 2 3 4 Y 电压(V) H H H H 0 0.11 L H H H 1 4.23 L L H H 1 4.23 L L L H 1 4.23 L L L L 1 4.23 2、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A ﹑B ﹑Y 接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2 3、逻辑电路的逻辑关系 （1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。 输入 输出 A B Y Y 电压（V ） L L L L 0 0 0 0.16 H L L L 1 0 1 4.18 H H L L 0 0 0 0.17 H H H L 0 1 1 4.18 H H H H 0 0 0 0.17 L H L H 1 1 0.17 输入 输出 A B Y L L 0 L H 1 H L 1 H H 输入 输出 A B Y Z L L 0 0 L H 1 0 H L 1 0 H H 1 北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号： 一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。 ⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块 实验一门电路逻辑功能及测试 一、实验目得 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 ７4LＳ00 二输入端四与非门２片 7４ＬS20 四输入端双与非门1片 ７４ＬS8６二输入端四异或门1片 74LS０4 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路得引线位置及各引线用途。 ３、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机就是否正常,然后选择实验用得集成电路，按自己设计得实验接线图接好连线,特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源,接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74ＬＳ20一只，插入面包板,按图 连接电路,输入端接S1~Ｓ4(电平开关输入插口),输 出端接电平显示发光二极管(D1～D８任意一个）。 （2)将电平开关按表1、1置位,分别测出电压及逻辑状态。(表1、１) 2、异或门逻辑功能测试 (1)选二输入四异或门电路74LS86,按图接线,输入端１﹑2﹑4﹑5接电平开关,输出端Ａ﹑B﹑Ｙ接电平显示发光二极管。 (2)将电平开关按表1、２置位，将结果填入表中。 表1、2 3、逻辑电路得逻辑关系 (1)选用四二输入与非门74LS0０一只,插入面包板，实验电路自拟。将输入输出逻辑关系分 别填入表1、3﹑表1、4。 (２）写出上面两个电路得逻辑表达式。 表1、３ Y=A ⊕B 表1、4 Y=A ⊕B Ｚ=AB 4、逻辑门传输延迟时间得测量 用六反相器(非门)按图1、5接线,输80KHz 连续脉冲,用双踪示波器测输入，输出相位差,计算每个门得平均传输延迟时间得ｔｐd 值 : tpd ＝０、２μｓ/6=1/30μｓ 5、利用与非门控制输出。 选用四二输入与非门74LS00一只,插入面包板，输入接任一电平开关，用示波器观察Ｓ对输出脉冲得控制作用: 一端接高有效得脉冲信号,另一端接控制信号。只有控制信号端为高电平时,脉冲信号才能通过。这就就是与非门对脉冲得控制作用。 6.用与非门组成其她门电路并测试验证 (1)组成或非门。 用一片二输入端与非门组成或非门 Y = Ａ+ B = A ? Ｂ 画出电路图,测试并填表1、5 中。 表1、5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B=｛[(ＡＡ)＇B]'［Ａ( B Ｂ）＇]}＇ ② 画出逻辑电路图。 ③ 测试并填表1、6。表1、6 用可编程逻辑器件设计组合逻辑电路 一、实验目的 1.掌握译码器的功能和应用 2.掌握数据选择器的功能和应用 二．实验方案 ㈠ 1. 有一密码锁有三个按键，分别是A、B、C。当三个键都按下时，或当只有A，B其中一个键按下时；或当有A,B两个键同时按下时，锁打开（用F表示开锁信号）。而当有键按下却不符合上列组合状态时，将发出报警信号（用Ｇ表示报警信号） 2.设计用3个开关控制一个电灯的逻辑电路，要求改变任何一开关的状态都能控制电灯由亮变灭或由灭变亮。要求用数据选择器实现。 3.用74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位，输出为两数之差和向高位的借位信号。 三．实验步骤 （1）画出真值表： 密码锁的逻辑功能表： 1 电灯的逻辑功能表： 全减器的逻辑功能表： （２）写出逻辑表达式： 密码锁的逻辑表达式： １Ｙ＝［１Ｃ０（Ａ＇Ｂ＇）＋１Ｃ１（Ａ＇Ｂ）＋１Ｃ２（ＡＢ＇）＋１Ｃ３（ＡＢ）］１ＧＮ２Ｙ＝［２Ｃ０（Ａ＇Ｂ＇）＋２Ｃ１（Ａ＇Ｂ）＋２Ｃ２（ＡＢ＇）＋２Ｃ３（ＡＢ）］２ＧＮ全减器的逻辑表达式： Y=CI’P’K+CI’PK’+CIP’K’+CIPK C0= CI’P’K+CIP’K’+CIPK+CIP’K （3）画出电路原理图 密码锁的电路图，用74153实现： 电灯的电路图，用74153实现： 全减器的电路图，用74138实现： 四.时序仿真： 用Quatus2 仿真得到的波形如下： 五．实验验证：分析仿真图波形和真值表结果以及在开发板上的演示结果，完全吻合，故此次设计正确。 六．总结： 本次的实验看上去简单，但对于逻辑电路的应用需要更熟练。74LS138的功能是将每个输入的二进制代码译成对应的输出高，低电平的信号，它是编码的反操作。在实验过程中因为要控制更多的输入和观察记录等更多的输出，每一步都要准确无误才会得到正确的结果。对双四选一数据选择器74LS153的使用相对困难。首先是原理的理解，其次是线路的分配。把74LS138和74LS153综合运用起来才能实现多通道数据传输。应该先对电路的数字逻辑进行详细的分析，可以提高学习的效率也能加强对实验的理解。 数字电路实验报告 实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平 ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D 数字电子技术仿真 实验报告 班级： 姓名： 学号： 实验一组合逻辑电路设计与分析 一、实验目的 1．掌握组合逻辑电路的特点； 2．利用逻辑转换仪对组合逻辑电路进行分析与设计。 二、实验原理 组合逻辑电路是一种重要的、也是基本的数字逻辑电路，其特点是：任意时刻电路的输出仅取决于同一时刻输入信号的取值组合。 对于给定的逻辑电路图，我们可以先由此推导出逻辑表达式，化简后，由所得最简表达式列出真值表，在此基础上分析确定电路的功能，这也即是逻辑电路的分析过程。 对于组合逻辑电路的设计，一般遵循下面原则，由所给题目抽象出便于分析设计的问题，通过这些问题，分析推导出真值表，由此归纳出其逻辑表达式，再对其化简变换，最终得到所需逻辑图，完成了组合逻辑电路的设计过程。 逻辑转换仪是在Multisim软件中常用的数字逻辑电路设计和分析的仪器，使用方便、简洁。 三、实验电路及步骤 1．利用逻辑转换仪对已知逻辑电路进行分析。 （1）按图1-1连接电路。 图1-1 待分析的逻辑电路 （2）通过逻辑转换仪，得到下图1-2所示结果。 由图可看到，所得表达式为：输出为Y， D'+ABCD CD'+ABC' AB' + D C' BCD'+AB' A' + D BC' A'+ CD B' D'+A' C' B' A' Y 图1-5 经分析得到的真值表和表达式 （3）分析电路。观察真值表，我们发现：当输入变量A、B、C、D中1的个数为奇数时，输出为0；当其为偶数时，输出为1。因此，我们说，这是一个四输入的奇偶校验电路。 2．根据要求，利用逻辑转换仪进行逻辑电路的设计。 问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾推测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才会产生报警控制信号，试设计报警控制信号的电路。 具体步骤如下： （1）分析问题：探测器发出的火灾探测信号有两种情况，一是有火灾报警（可用“1”表示），一是没有火灾报警（可用“0”来表示），当有两种或两种以上报警器发出报警时，我们定义此时确有警报情况（用“1”表示），其余以“0”表示。由此，借助于逻辑转换仪面板，我们绘出如图1-3所示真值表。 图1-3 经分析得到的真值表 数字电路与逻辑设计 实验报告 学院：电子工程学院 班级： 姓名： 学号： 班内序号： 目录 （一）实验名称及实验任务要求 (1) （二）模块端口说明及连接图 (2) 1.1实验三(3)模块端口说明 (2) 1.2实验三(3)连接图 (2) 2.1实验四模块端口说明 (2) 2.2实验四连接图 (2) （三）原理图或VHDL代码 (3) 1.实验一(2)原理图 (3) 2.实验三(3)VHDL代码 (4) 3.实验四VHDL代码 (7) （四）仿真波形 (10) 1.实验一(2)仿真波形 (10) 2.实验三(3)仿真波形 (11) 3.实验四仿真波形 (11) （五）仿真波形分析 (11) 1.实验一(2)仿真波形分析 (11) 2.实验三(3)仿真波形分析 (11) 3.实验四仿真波形分析 (11) （六）故障及问题分析 (12) （七）总结和结论 (13) （一）实验名称及实验任务要求 实验一 名称：QuartusII原理图输入法设计与实现 实验任务要求：EDA基础实验1（1）、（2）、（3）必做，选做VHDL 实现加法器。 实验二 名称：用VHDL设计与实现组合逻辑电路 实验任务要求：四人表决器、8421码转格雷码、数码管译码器（下载测试）。 实验三 名称：用VHDL设计与实现时序逻辑电路 实验任务要求：分频器、8421十进制计数器、将分频器/8421十进制计数器/数码管译码器3个电路进行连接并下载。 实验四 名称：用VHDL设计与实现相关电路 实验任务要求：数码管动态扫描控制器、点阵扫描控制器。 （二）模块端口说明及连接图 1.1实验三(3)模块端口说明 cp：时钟信号输入； rst：8421十进制计数器异步置位； c[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 1.2实验三(3)连接图 2.1实验四模块端口说明 cp：时钟信号输入； rst：8421计数器异步复位； lgt[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 2.2实验四连接图 实验一、常用电子仪器的使用 一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。 电路实验箱的结构、基本功能和使用方法。 二、实验原理 在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器 信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。 操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在 频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。 注意：信号发生器的输出端不允许短路。 2．交流毫伏表 交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。 操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器 示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。 操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式， 当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div） 数电实验报告 《数字电子技术》 实验报告 姓名：*** 班级：****888 学号：2014*******8 指导老师：**** 编制时间：2016.06.10 北京联合大学 实验一基本集成逻辑门电路功能分析一、实验目的 1．理解TTL和CMOS普通门电路的参数含义。 2．掌握TTL和CMOS普通门电路的使用方法。 3．掌握分析普通门电路逻辑功能的一般方法。 4．理解TTL和CMOS普通门电路参数的一般分析方法。 二、实验元器件 双四输入与非门 74LS00×1片 六反相器 74LS04×1片 电阻 300Ω×1只 三、实验内容 （一） TTL 双四输入与非门74LS00功能分析 （1）逻辑功能分析 参考图1.1连接电路。一只74LS00芯片中含有四个相同的2输入与非门，可以随意选用，此处选用的是第一个门电路。检查电路无误时方可通电。 图1.1 与非门逻辑功能测试电路 变换单刀双掷开关J1和J2的状态，用直流电压表测试电路的输出电压，将测试结果记入表1.1中。 表1.1 输入 输出 U 1/V U 2/V 实测值 逻辑值 0 0 5 5 0 5 5 5 5 5 5 U1A 7400N J2Key = A J1 Key = B VCC 5V 0.000 V +- 5 5 0 0 （2）电压传输特性分析 依照图1.3编辑电路。在0～5V 间逐步调整输入的直流电压，将随之变化的输出电压记入表1.2中。 图1.3 分析与非门电压传输特性仿真电路 表1.2 U I /V U O /V U I /V U O /V U I /V U O /V U I /V U O /V 5.0 0 3.8 0 2.6 0 1.4 5 4.8 0 3.6 0 2.4 5 1.2 5 4.6 0 3.4 0 2.2 5 1.0 5 4.4 0 3.2 0 2.0 5 0.8 5 4.2 0 3.0 0 1.8 5 0.4 5 4.0 0 2.8 1.6 5 5 5.000 V +-VSS U1A 7400N V2 1.8 V 北京邮电大学实验报告 实验名称：数字电路与逻辑设计实验报告 学院：信息与通信工程学院 班级： 姓名： 学号： 序号： 日期： 实验三:用VHDL语言设计与实现逻辑电路 一、实验内容 1. 用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验版测试。要求用按键设定输入信号，发光二极管显示输出信号； 2.用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器，仿真验证其功能； 3.将（1），（2）和数码管译码器3个电路进行连接，并下载到实验板显示计数结果。 二、模块端口说明及连接图 1.分频器 2. 计数器 clk: 时钟输入信号 clk: 时钟信号输入 clear: 复位信号输入 clear: 复位信号输入 clk_out: 时钟分频后的信号输出 q: 计数器的输出 3.数码管显示 b: 数码管的输入信号 seg: 译码显示输出 onoff: 数码管的输出控制 4.连接图 三、实验分析 1.设计思路 本实验将之前的分频器和计数器以及数码管显示模块组合起来，实现了单个数码管现显示0~9，每隔0.5s切换一次显示内容。 COMPONENT div_12实现了时钟分频，将50MHz的单片机晶振时钟进行分频，输出频率2HZ占空比50%的方波时钟，以此时钟作为内部时钟驱动计数器。 COMPONENT jishuqi是一个十进制计数器，NUM从“0000”到“1001”循环变化，模为10。计数器的输出传递给数码管译码显示电路。 COMPONENT seg7_1是数码管译码显示电路，将收到的信号NUM译码并控制数码管的段锁存来控制数码管的显示。 整体来看，div-12提供了分频后2Hz的时钟，驱动计数器计数，计数的结果作为数码管译码显示模块的输入，根据计数器实时的数进行数码管的显示。综合起来就实现了设计的功能。 在进行电路的连接时，可直接在代码中分成三个进程来实现，也可通过为每个模块建立符号，连接电路图来实现。 2. 具体代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpinjishu IS PORT( clear2 :IN STD_LOGIC; clk1:IN STD_LOGIC; b1:OUT STD_LOGIC_VECTOR(6 downto 0); CAT:OUT STD_LOGIC_VECTOR(7 downto 0) ); 北邮-数电实验报告 数字电路实验报告 学院：信息与通信工程 专业：信息工程 班级：2013211125 学号：2013210681 姓名：袁普 ②：仿真波形图以及分析 波形图： 波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺（冒险），这也与事实一致。 ③：故障及问题分析 第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。 实验二：用VHDL设计和实现组合逻辑电路 一：实验要求 ①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。 ②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。 ③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。 二：故障及问题分析 在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出”011111”来直接控制cat0~5六个管脚，从而达到了实验的要求。 实验三：用VHDL设计和实现时序逻辑电路 一：实验要求 ①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。 ②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。 ③：将（1），（2）和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容 ①实验三（3）模块端口说明及模块代码 模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div12 is port( clear,clk:in std_logic; clk_out:out std_logic ); end div12; architecture struct of div12 is signal temp:integer range 0 to 5; signal clktmp:std_logic; begin process(clk,clear) begin if(clear='1') then 上海电力学院 数字电路与数字逻辑实验指导书 实验题目：Quartus II软件应用 专业年级：信息安全2011252 学生姓名：李涵茜学号：20113309同组姓名：无 指导教师姓名：刘洪利 一、实验目的 1、了解并掌握QuartusII软件的使用方法。 2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。 3、了解并掌握EDA QuartusII中的原理图设计方法。 二、实验内容 本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时，不需要了解任何硬件描述语言知识，只要掌握数字逻辑电路基本知识，就能使用QuartusII提供的EDA平台设计数字电路或系统。 QuartusII的原理图输入设计法可以与传统的数字电路设计法接轨，即把传统方法得到的设计电路的原理图，用EDA平台完成设计电路的输入、仿真验证和综合，最后编程下载到可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)中。 真值表 逻辑表达式 S=a○+b Cout=a∧b 三、实验步骤 第1步：打开QuartusII软件。 第2步：新建一个空项目。 选择菜单File->New Project Wizard，进入新建项目向导。如下图所示，填入项目的名称“hadder”，默认项目保存路径在Quartus安装下，也可修改为其他地址，视具体情况而定。 第3步：单击Next按钮，进入向导的下一页进行项目内文件的添加操作，如果没有文件需要添加进项目，则直接点击Next按钮既可。 第4步：选择CPLD/FPGA器件，如下图所示，选择芯片系列为“MAX II”，型号为“EPM240T100C5”。 第5步：向导的后面几步不做更改，直接点击Next即可，最后点击Finish结束向导。到此即完成了一个项目的新建工作。 第6步：新建一个图形文件。选择File->New命令，选择“Diagram/Schematic File”，点击OK按钮完成。将该图形文件另存为hadder.bdf。图形编辑窗口如下图所示，窗口左边是图形编辑工具条。 第7步：在图形编辑窗口的空白处双击，打开符号库窗口，如左下图所示。展开符号库“c://.../libraries/”，可以看到有三个类别，分别是“megafunctions”——表示具有宏功能的符号，“others”——主要是一些常用的集成电路符号，“primitives”——主要是一些基本门电路符号、引脚和接地、电源符号等。窗口中的“name”框可快速检索到需要的符号，例如当输入型号“7408”，符号库立刻找到相应集成电路的符号，如右下图所示。 第8步：选择好需要的符号后，单击OK按钮，界面将回到原理图编辑界面，然后单击左键即在窗口内放置该符号。再用同样的方法，在“name”框中输入“xor”即可找到异或门的符号；如下图所示。 第9步：在图形编辑窗口中分别放置与门“7408”和异或门“xor”，如下图所示。 第10步：再次打开符号，在“name”栏中输入“input”，符号库自动在库中找到输入“input”符号（如左下图所示），并选中“Repeat-insert mode”点击OK按钮，可反复在编辑窗口中放入输入符号，直单击右键取消放置为止。由于输数电实验报告1
北京邮电大学数字电路实验报告
数电实验报告1-数电实验报告实验一
数电实验报告1
数电实验实验报告
数电仿真实验报告
2016年北邮数电实验报告
数电实验答案
数电实验报告
北邮数电实验报告
北邮-数电实验报告
数电实验1
相关主题
文本预览