电子技术基础
实验报告
班级:2013电子科学与技术
姓名: 张书安
学号: 1328401006
实验一欧姆定律的验证实验一．实验目的
1.掌握原理图转化成接线图的方法；
2.掌握定理的实验验证方法；
3.深入理解欧姆定律。
二．实验仪器与器材
1.直流稳压电源（1台）；
2.万用表（2只）；
3.滑动变阻器一只。
4.电阻100Ω、200Ω、300Ω、360Ω、510Ω、620Ω、1kΩ、1.8k
Ω、2.7kΩ、3.3kΩ各一只。
三．实验内容
如图所示电路，电阻R分别用：100Ω、200Ω、300Ω、360Ω、510
Ω、620Ω、1kΩ、1.8kΩ、2.7kΩ、3.3kΩ，测量电阻两端的电
压和流过的电流，并设计表格记录测量值。
四．实验数据记录与处理
1 2 3 4 5 6 7 8 9 10
I/mA0.09 0.10 0.11 0.12 0.13 0.15 0.18 0.22 0.25 0.31 100Ω
U/mV9.1 10.2 11.1 12.3 13.2 15.3 18.2 22.3 25.5 31.6
I/mA 0.10 0.12 0.15 0.16 0.20 0.24 0.29 0.31 0.35 0.39 200Ω
U/mV 20.1 24.5 30.8 31.8 40.4 49.7 58.3 61.8 70.7 78.2
U/I图像如下：
实验证明欧姆定律成立，在误差允许的范围内，有图像可知U-I关系几乎为一条直线，满足R=U/I的关系。
五．问题与讨论
1.使用滑动变阻器的目的是什么？
答：改变接入电路的阻值，得到多组电流和电压值，同时可以减小误
差。
2.某同学用下图所示的电路验证在电压不变时，导体中的电流跟导体的电阻成反比的关系。先后用5Ω、10Ω、20Ω的定值电阻接入电路的a、b两点间，闭合开关S，读出电流表的示数填入表中。由实验数据可以看出电流跟电阻不成反比。试分析为什么在这个实验中电流跟电阻不成反比？
电阻/Ω 5 10 20
电流/A 0.4 0.3 0.2
答：在接入的R改变的时候，总电阻在改变，导致a、b两点的电压在改变，无法达到控制变量法，所以导致不成反比。
3.该同学经过认真分析，发现了错误的原因，他改进实验后，先后用5Ω、10Ω、20Ω的定值电阻接入电路的a、b两点间进行实验，结果验证了在电压不变时，导体中的电流跟导体中的电阻成反比的关系。
上述两个电路图，哪一个是他设计的电路，在这个实验中，滑动变阻器的作用是什么？
答：1.第二个电路图，因为第二个电路图上的电流表电压表的示数均为R上面的值，而第一个电路图中电流是滑动变阻器与电阻的总电流。2.滑动变阻器使接入电路的总电阻不变，从而使a、b两点间的电压值不变
实验二分压电路设计实验
一、实验目的
1.掌握分压电路的设计
2.掌握串联分压电路与并联分压电路的特点
二、实验仪器与器材
1.直流稳压电源（1台）
2.万用表（2只）
3.电阻3.3kΩ一只，滑动变阻器一只
三、实验内容
1.如图所示串联分压电路，调节R AC值，测量电阻两端的电压。
如图所示并联分压电路，调节R AC值，测量电阻两端的电压。
2.操作步骤
（1）按要求连接好电路，接入5V电源
（2）调节滑动变阻器，改变接入电路的阻值，分别读出两个万用表的电流和电压值
（3）重复步骤（2），直到得到10组数值，记录表格
四、实验数据记录与分析
串联表格
电流/mA 0.16 0.16 0.16 0.16 0.16 电压/V 0.520 0.511 0.452 0.406 0.320 电阻/kΩ 3.22 3.20 2.83 2.54 1.98 电流/mA 0.16 0.16 0.16 0.16 0.16 电压/V 0.307 0.298 0.286 0.232 0.201 电阻/kΩ 1.90 1.83 1.70 1.48 1.24 并联表格
电流/mA 0.49 0.51 0.55 0.62 0.70 电压/V 0.227 0.517 0.799 1.13 1.39 电阻/kΩ0.46 1.02 1.44 1.81 1.99 电流/mA 0.83 0.92 1.06 1.19 1.36
电压/V 1.68 1.97 2.32 2.78 3.62 电阻/kΩ 2.02 2.14 2.20 2.42 2.66
将实验数据（RAC//RZ,U）画在二维平面坐标上
五．问题与讨论
上述串联分压电路及并联分压电路在分压上有何特点。
答：串联分压电路：不管滑动变阻器怎么调节，电压表示数始终不变；
并联分压电路：电压的调节范围比较广。
实验三移相电路设计实验
一、实验目的
1.掌握RC移相电路原理
2.能根据需求设计出不同相移的移相电路
二、实验仪器与器材
1.信号发生器（1台）
2.双踪示波器（1台）
3.电阻1kΩ一只，电容1μF一只，导线若干
三、实验内容
1.分别连接如图所示电路，在示波器上观察Ui、Uo波形并记录。
如图所示，Ui为角频率ω正弦信号输入，则Uo为与Ui同频正弦量。
如图所示，Ui为角频率ω正弦信号输入，则Uo为与Ui同频正弦量。
2.操作步骤
（1）按要求连接好电路，在Ui端输入1-5V角频率ω的正弦信号（2）将CH1和CH2探头分别接在Ui端和U0端，观察示波器荧屏，适当调节示波器，使荧屏上出现同频率、不同相位的两列波
（3）读出T和Δ，计算Δψ
四、实验数据记录与分析
测量值：f=4.263kHz Δt=2.5/5*0.1=0.05ms T=11.5/5*0.1=0.23ms 则Δψ= （2.5/11.5）*2π=1.366
理论值：Δψ= - arctan (ωRC)
= - arctan (4.263kHz*1kΩ*1uF)=1.801
测量值：f=4.263kHz Δt=0.5/5*50=5us T=24/5*50=240us 则Δψ= （0.5/24）*2π=0.131
理论值：Δψ=arctan (1/ωRC)
=arctan (1/4.263kHz*1kΩ*1uF)=0.230
五．问题与讨论
通过哪些途径如何获得其他相移
答：1.通过示波器测量输入和输出的波形，求出相移；
2.通过输入的ω进行理论计算。
实验四三极管共射极放大电路实验
一、实验目的
1.掌握使用三极管构成放大电路的方法
2.掌握三极管共射极放大电路的静态工作点的调试方法
3.了解三极管共射极放大电路的动态指示的测试方法
二、实验仪器及器材
1.稳压电源
2.信号发生器
3.双踪示波器
4.数字式万用表
5.毫伏表
6.实验器材：30W烙铁，线路板，三极管，电阻，电位器，电容
三、实验内容
一、实验制作
1.按电路图在线路板上焊接元器件。电路参数：R1=6.2k,R2=10k,Rc=2k,RL=10k,RW1=100k,C1=10uF,C2=10uF.
二．静态点测量和调试
1.适当调整偏置电位器RW1，使其满足设计要求（I CQ=1.5mA）。
2.分别测量三极管的直流电压V B、V C和V E（或V BE、V CE）以及集电极电流I CQ，可以采用电压测量法来换算电流。要充分考虑到万用表之流电压档内阻对被测电路的影响。
测量静态工作点（即电流I CQ、电压V CQ），为的是了解静态工作点的位置是否合适。如果测出V CEQ<0.5V，则说明三极管已经饱和；如果V CEQ≈E C+E E,则说明三极管已经截止。为了防止当电位器阻止过小时，使I C过大烧坏管子，可增加一只固定电阻与电位器RW1串联。
3.R L=2k，从函数发生器向放大电路输入一正弦交流信号（1kHz，约10mv。）用示波器观察放大器输出电压的波形V O，在没有明显失真的情况下，用毫伏表读出V O和V i的大小。
三、动态指标测试
1.电压放大倍数A V=V O/V i。
2.最大不失真输出电压V omax(有效值)
3.在I CQ=1.5mA，R L=∞（开路）情况下，增大输入信号但使输出电压仍然保持没有失真，然后分别将电位器调向两端，改变电路的静态工作点，使电路分别产生较明显的截止失真与饱和失真。观察两种状态下输出波形的失真现象，测出相应的集电极电流，并说明集电极静态电流的大小对放大电路输出动态范围的影响。
四、实验数据记录与分析
1.在静态工作点下，三极管的三个极上的电压分别为V B=-5.32V、
V C=3.03V和V E=-6.04V
2.读出V O=1.129V和V i=72.8mV
3.AV=V0/Vi =1129/72.8≈15.5
4.V omax=1.3V
5.静态电流越大，放大电路输出的动态范围越小。
五．问题与讨论
1.试分析电路中的R1、R2、C1起什么作用？
答：R1：将电流引向基极，调节电路中基极的偏压点；
R2：将电流引入基极，使电流不会过大烧坏管子；
C1：防止直流耦合进入交流信号
2.当静态工作电流I CQ通过测量V C来间接地得到，分析万用表内阻对测量误差的影响。
答：在测试端相当于电压表内阻R与R C并联，此时的电压为3V，那么集电极的电流I=1.5+3/R>1.5mA，所以采用间接测量的方法会导致
I CQ偏大。
实验五积分与微分电路实验
一、实验目的
1.掌握电阻电容积分微分电路的工作原理及参数分析
2.了解使用集成运算放大器构成积分微分电路的方法
3.了解积分微分电路的特点及性能
二、实验仪器及器材
1.稳压电源
2.信号发生器
3.双踪示波器
4.数字式万用表
5.实验器材：30W烙铁，线路板，电阻，电容，集成运算放大器OP-07
三、实验内容
一、电阻电容积分
实验电路图如图所示，电路参数：R=10k，C=10μF。
1.取Vi频率为100Hz，幅值为±1V（Vp-p=2V）的方波信号，观察和比较Vi和V0的幅值大小，并记录波形。
2.改变信号频率为1kHz，观察Vi和V0的幅值关系。
二、运算放大器积分电路
实验电路图如图所示，电路参数：R1=10k，R2=10k，C=0.1μF。
1.测量饱和输出电压及有效积分时间。
2. 取Vi频率为100Hz，幅值为±1V（Vp-p=2V）的正弦波信号，观察和比较Vi和V0的幅值大小及相位关系，并记录波形。
3.改变信号频率为1kHz，观察Vi和V0的相位、幅值关系。
三.电阻电容微分
实验电路图如图所示，电路参数：R=10K，C=10μF。
1.取Vi频率为100Hz，幅值为±1V（Vp-p=2V）的方波信号，观察和比较Vi和V0的幅值大小，并记录波形。
2.改变信号频率为1kHz，观察Vi和V0的幅值关系。
四.运算放大器微分电路
实验电路图如图所示，电路参数：R1=10K，R2=10K，C=0.1μF。
输入正弦波信号f=160Hz有效值1V，观察Vi和V0波形并测量输出电压
五、运算放大器积分微分电路
实验电路图如图所示，电路参数：除了R5之外均为10k，R5=100k，C1=C2=0.1μF。
在Vi输入f=200Hz,V=±6V的正弦波信号，用示波器观察Vi和V0的波形并记录。
四、实验数据记录与分析
一、电阻电容积分电路
1.f=100Hz
2.f=1kHz
二、运算放大器积分电路
饱和输出电压3V，有效积分时间1.2ms
三、电阻电容微分电路
f=1kHz
四、运算放大器微分电路
五、运算放大器积分微分电路
四位全加器 11微电子黄跃21 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】
表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一
个工程项目adder_4bit。 建立文本编辑文件： 点击File→New在该项目下新建Verilog源程序文件 并且输入源程序。 (2)编译和仿真工程项目： 在verilog主页面下，选择Compile— Compile All或点击工具栏上的按钮启动编译，直到project出现status栏全勾，即可进行仿真。 选择simulate - start simulate或点击工具栏上的按钮开始仿真，在跳出来的 start simulate框中选择work-test_adder_4bit测试模块，同时撤销Enable Optimisim前的勾，之后选择ok。 在sim-default框内右击选择test_adder_4bit，选择Add Wave,然后选择simulate-run-runall,观察波形，得出结论，仿真结束。 四位全加器 1、原理图设计 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【仿真和测试结果】 下图为四位全加器的仿真图：
报告编号：YT-FS-1915-76 计算机上机实验内容及实验报告要求(完整版) After Completing The T ask According To The Original Plan, A Report Will Be Formed T o Reflect The Basic Situation Encountered, Reveal The Existing Problems And Put Forward Future Ideas. 互惠互利共同繁荣 Mutual Benefit And Common Prosperity
计算机上机实验内容及实验报告要 求(完整版) 备注：该报告书文本主要按照原定计划完成任务后形成报告，并反映遇到的基本情况、实际取得的成功和过程中取得的经验教训、揭露存在的问题以及提出今后设想。文档可根据实际情况进行修改和使用。 一、《软件技术基础》上机实验内容 1．顺序表的建立、插入、删除。 2．带头结点的单链表的建立（用尾插法）、插入、删除。 二、提交到个人10m硬盘空间的内容及截止时间 1．分别建立二个文件夹，取名为顺序表和单链表。 2．在这二个文件夹中，分别存放上述二个实验的相关文件。每个文件夹中应有三个文件(.c文件、.obj 文件和.exe文件)。 3.截止时间：12月28日（18周周日）晚上关机时为止，届时服务器将关闭。 三、实验报告要求及上交时间（用a4纸打印）
1．格式： 《计算机软件技术基础》上机实验报告 用户名se××××学号姓名学院 ①实验名称： ②实验目的： ③算法描述（可用文字描述，也可用流程图）： ④源代码：（.c的文件） ⑤用户屏幕（即程序运行时出现在机器上的画面）： 2．对c文件的要求： 程序应具有以下特点：a 可读性：有注释。 b 交互性：有输入提示。 c 结构化程序设计风格：分层缩进、隔行书写。 3.上交时间：12月26日下午1点-6点，工程设计中心三楼教学组。请注意：过时不候哟！ 四、实验报告内容 0．顺序表的插入。 1.顺序表的删除。
2015-2016第一学期随机过程第二次上机实验报告 实验目的：通过随机过程上机实验，熟悉Monte Carlo计算机随机模拟方法，熟悉Matlab的运行环境，了解随机模拟的原理，熟悉随机过程的编码规律即各种随机过程的实现方 法，加深对随机过程的理解。 上机内容： （1）模拟随机游走。 （2）模拟Brown运动的样本轨道。 （3）模拟Markov过程。 实验步骤： （1）给出随机游走的样本轨道模拟结果，并附带模拟程序。 ①一维情形 %一维简单随机游走 %“从0开始，向前跳一步的概率为p，向后跳一步的概率为1－p” n=50; p=0.5; y=[0 cumsum(2.*(rand(1,n-1)<=p)-1)]; % n步。 plot([0:n-1],y); %画出折线图如下。
%一维随机步长的随机游动 %选取任一零均值的分布为步长, 比如，均匀分布。n=50; x=rand(1,n)-1/2; y=[0 (cumsum(x)-1)]; plot([0:n],y);
②二维情形 %在(u, v)坐标平面上画出点(u(k), v(k)), k=1:n, 其中(u(k))和(v(k)) 是一维随机游动。例 %子程序是用四种不同颜色画了同一随机游动的四条轨 道。 n=100000; colorstr=['b' 'r' 'g' 'y']; for k=1:4 z=2.*(rand(2,n)<0.5)-1; x=[zeros(1,2); cumsum(z')]; col=colorstr(k); plot(x(:,1),x(:,2),col);
hold on end grid ③%三维随机游走ranwalk3d p=0.5; n=10000; colorstr=['b' 'r' 'g' 'y']; for k=1:4 z=2.*(rand(3,n)<=p)-1; x=[zeros(1,3); cumsum(z')]; col=colorstr(k); plot3(x(:,1),x(:,2),x(:,3),col);
题目：1位全加器的设计 一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。 二．实验原理 由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实 验箱上SW0,SW1,SW2键作为输入，并将输 入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来 显示。 三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。 其初始值、功能仿真波形和时序仿真波形分别如下所示
4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。 电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示
四位全加器 11微电子黄跃1117426021 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】 全加器 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全 加器的方框图。图5全加器原理图。被加数A i 、加数B i 从低位向本位进位C i-1 作 为电路的输入，全加和S i 与向高位的进位C i 作为电路的输出。能实现全加运算 功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。 信号输入端信号输出端 A i B i C i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一
实验名称线性系统对随机过程的响应 一、实验目的 通过本仿真实验了解正态白色噪声随机过程通过线性系统后相关函数以及功率谱的变化；培养计算机编程能力。 二、实验平台 MATLAB R2014a 三、实验要求 (1)运用正态分布随机数产生函数产生均值为m=0,根方差σ=1的白色正态分布 序列{u(n)|n=1,2,…,2000}，画出噪声u(n)的波形图。 (2)设离散时间线性系统的差分方程为 x(n)=u(n)-0.36u(n-1)+0.85u(n-2)(n=3,4,…,2000). 画出x(n)的波形图。 (3)随机过程x(n)的理论上的功率谱函数为 在[0,π]范围内对w进行采样，采样间隔0.001π，计算S(i×0.001π) (i=1,2,…,1000);画出波形图。 (4)根据步骤二产生的数据序列x(n)计算相关函数的估计值 与理论值1.1296、-0.666、0.85、0、0、0的差异。 (5)根据相关函数的估计值对随机过程的功率谱密度函数进行估计 在[0，π]范围内对w进行采样，采样间隔0.001π，计算S(i×0.001π) (i=1,2,…,1000);画出波形图，比较其与理论上的功率谱密度函数S(w)的差异。 (6)依照实验1的方法统计数据x(n)在不同区间出现的概率，计算其理论概率， 观察二者是否基本一致。
四、实验代码及结果 A、运用正态分布随机数产生函数产生均值为m=0,根方差σ=1的白色正态分布序列{u(n)|n=1,2,…,2000}，画出噪声u(n)的波形图。 代码实现： 波形图： 分析：运用正态分布随机数产生函数产生均值为0，根方差σ=1的白色噪声样本序列。 B、设离散时间线性系统的差分方程为 x(n)=u(n)-0.36u(n-1)+0.85u(n-2)(n=3,4,…,2000). 画出x(n)的波形图。 代码实现：
C语言程序设计上机实验报告 学院：机械工程学院 班级：机自161213 姓名：刘昊 学号：20162181310 实验时间：2017 年3 月6 号 任课老师：张锐
C语言程序设计上机实验报告 实验一 一、实验名称: C 程序的运行环境和运行C程序的方法 二、实验目的：了解在 程序 C 编译系统上如何编辑、编译、连接和运行一个 C 三、实验内容： (1). (2). (3). 输入并运行一个简单的C程序。 设计程序，对给定的两个数求和。 设计程序，对给定的两个数进行比较，然后输出其中较大的数。 四、源程序代码： 代码1： 运行结果1：
程序分析1： 该程序用来判断所输入的整数是否为一个素数，如果一个数能被除了 1 和它本身整除，还能被其它数整除，那么它就不是一个素数，因此，用for 循环来进行整除过程的简写。 代码2： 运行结果2：
程序分析2： 简单的使用printf() 和scanf() 函数进行简单的数据运算。代码3： 运行结果3：
程序分析3： 使用if 语句进行判断。 五．实验总结 C语言程序设计上机实验报告 实验二 一、实验名称：顺序结构程序设计 二、实验目的：正确使用常用运算符（算术运算符、赋值运算符）的用法， 熟练掌握算术运算符及其表达式，逻辑运算符和逻辑表达式。 三、实验内容： (1). 编写程序，实现小写字母转大写。
(2). 编写程序，实现输入两个不同类型数据后，经过适当的运算（加、减、乘、除）后输出。 (3). 编写程序，计算三角形面积、立方体的体积和表面积、圆的面积和周长。 (4). 编写程序，实现单字符getchar 和putchar 输入输出。 (5). 编写程序，实现十进制、八进制、十六进制不同数制的输出。 四、源程序代码 代码1： 运行结果1： 程序分析1：
实验四：8位加法器设计实验 1.实验目的：熟悉利用quartus原理图输入方法设计简单组合电路，掌握层次化设计方法。 2.实验原理：一个八位加法器可以由八个全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 3.实验任务：完成半加器，全加器，八位加法器设计，使用例化语句，并将其设计成一个原件符号入库，做好程序设计，编译，程序仿真。 1）编译成功的半加器程序： module h_adder(a,b,so,co); input a,b; output so,co; assign so=a^b; assign co=a&b; endmodule 2）编译成功的全加器程序： module f_adder(ain,bin,cin,cout,sum); output cout,sum;input ain,bin,cin; wire net1,net2,net3; h_adder u1(ain,bin,net1,net2); h_adder u2(.a(net1),.so(sum),.b(cin),.co(net3));
or u3(cout,net2,net3); endmodule 3）编译成功的八位加法器程序： module f_adder8(ain,bin,cin,cout,sum); output [7:0]sum; output cout;input [7:0]ain,bin;input cin; wire cout0, cout1, cout2 ,cout3, cout4,cout5,cout6; f_adder u0(.ain(ain[0]),.bin(bin[0]),.cin(cin),.sum(sum[0]) ,.cout(cout0)); f_adder u1(.ain(ain[1]),.bin(bin[1]),.cin(cout0),.sum(sum[1 ]),.cout(cout1)); f_adder u2(.ain(ain[2]),.bin(bin[2]),.cin(cout1),.sum(sum[2 ]),.cout(cout2)); f_adder u3(.ain(ain[3]),.bin(bin[3]),.cin(cout2),.sum(sum[3 ]),.cout(cout3)); f_adder u4(.ain(ain[4]),.bin(bin[4]),.cin(cout3),.sum(sum[4
实验名称：相关正态随机过程的仿真 一、实验目的 以正态随机过程为例，掌握离散时间随机过程的仿真方法，理解正态分布随机过程与均匀分布随机过程之间的相互关系，理解随机过程的相关函数等数值特征;培养计算机编程能力。 二、实验内容 相关正态分布离散随机过程的产生 （1）利用计算机语言的[0,1]区间均匀分布随机数产生函数生成两个相互独立的序列 {U1(n)|n=1,2,…100000}，{U2(n)|n=1,2,…100000} 程序代码： clc; N=100000; u1=rand(1,N); u2=rand(1,N);%----------------在[0,1] 区间用rand函数生成两个相互独立的随机序列 n1=hist(u1,10);%--------------------------hist函数绘制分布直方图 subplot(121);%-----------------------------一行两列中的第一个图 bar(n1); n2=hist(u2,10); subplot(122); bar(n2); 实验结果：
（2）生成均值为m=0，根方差σ=1的白色正态分布序列 {e(n)|n=1,2, (100000) [][]m n u n u n +=)(2cos )(ln 2-)(e 21πσ 程序代码： clc; N=100000; u1=rand(1,N); u2=rand(1,N);%---------------在[0,1] 区间用rand 函数生成两个相互独立的随机序列 en=sqrt(-2*log(u1)).*cos(2*pi*u2);%--------定义白色正态分布e(n) n=hist(en,100);%--------------------------hist 函数绘制分布直方图 bar(n); 实验结果： （3）假设离散随机过程x(n)服从均值为x m =0、根方差为2x =σ、相关函数为||2)(r k x x k ασ= )6.0(=α 功率谱函数为
实验1 原理图输入设计8位全加器 一、实验目的： 熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。 二、原理说明： 一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。 三、实验内容： 1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。 2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。 四、实验环境： 计算机、QuartusII软件。 五、实验流程： 实验流程： 根据半加器工作原 理，建立电路并仿 真，并将元件封装。 ↓ 利用半加器构成一位 全加器，建立电路并 仿真，并将元件封 装。 ↓ 利用全加器构成8位全 加器，并完成编译、综 合、适配、仿真。 图1.1 实验流程图
六、实验步骤： 1.根据半加器工作原理建立电路并仿真，并将元件打包。（1）半加器原理图： 图1.2 半加器原理图（2）综合报告： 图1.3 综合报告: （3）功能仿真波形图4： 图1.4 功能仿真波形图
时序仿真波形图： 图1.5 时序仿真波形图 仿真结果分析：sout为和信号，当a=1，b=0或a=0，b=1时，和信号sout为1，否则为0.当a=b=1时，产生进位信号，及cout=1。 （4）时序仿真的延时情况： 图1.6 时序仿真的延时情况 （5）封装元件： 图1.7 元件封装图 2. 利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 （1）全加器原理图如图： 图2.1 全加器原理图
随机信号实验报告 课程：随机信号 实验题目：随机过程的模拟与特征估计 学院： 学生名称：
实验目的： 1.学会利用MATLAB模拟产生各类随即序列。 2.熟悉和掌握随机信号数字特征估计的基本方法。 实验内容： 1.模拟产生各种随即序列，并画出信号和波形。 （1）白噪声（高斯分布，正弦分布）。 （2）随相正弦波。 （3）白噪声中的多个正弦分布。 （4）二元随机信号。 （5）自然信号：语音，图形（选做）。 2.随机信号数字特征的估计 （1）估计上诉随机信号的均值，方差，自相关函数，功率谱密度，概率密度。 （2）各估计量性能分析（选做） 实验仪器： PC机一台 MATLAB软件 实验原理：
随机变量常用到的数字特征是数字期望值、方差、自相关函数等。相应地，随机过程常用到的数字特征是数字期望值、方差、相关函数等。它们是由随机变量的数字特征推广而来，但是一般不再是确定的数值，而是确定的时间函数。 1.均值：m x(t)=E[X(t)]=；式中，p(x,t)是X（t）的 一维概率密度。m x(t)是随机过程X（t）的所有样本函数在 时刻t的函数值的均值。在matlab中用mea()函数求均值。 2.方差：（t）=D[X(t)]=E[]；（t）是t的确定 函数，它描述了随机过程诸样本函数围绕数学期望m x(t) 的分散程度。若X（t）表示噪声电压，则方差（t）则 表示瞬时交流功率的统计平均值。在matlab中用var()函 数求均值。 3.自相关函数：Rx(t1,t2)=E[X(t1)X(t2)]；自相关函数就是用来描 述随机过程任意两个不同时刻状态之间相关性的重要数 字特征。在matlab中用xcorr（）来求自相关函数。 4.在matlab中可用函数rand、randn、normr、random即可生成 满足各种需要的近似的独立随机序列。 实验步骤： （一）大体实验步骤 （1）利用MATLAB编写程序。 （2）调试程序。
实验一四位串行进位加法器的设计 一、实验目的 1.理解一位全加器的工作原理 2.掌握串行进位加法器的逻辑原理 3.进一步熟悉Quartus软件的使用，了解设计的全过程， 二、实验容 1.采用VHDL语言设计四位串行进位的加法器 2.采用画原理图的方法设计四位串行进位加法器 三、实验步骤 1、使用VHDL语言设计 1.打开File—>New Project Wizard输入文件名adder4保存在D 盘，打开File—>New—>VHDL File,从模版中选择库的说明，use 语句的说明，实体的说明，结构体的说明，编写VHDL代码，然后保存、编译。打开File—>New—>Other File—>Vector Waveform File,查找引脚，从Edit中选择End Time 输入40、ns 保存。从Assignments—>Settings—>Simulator Settings —>Functional 然后Processing—>Generate Functional Simnlation Netlist —>确定。选择Start Simulation保存最后的波形图，打开File—>close 关闭工程。 底层文件： LIBRARY ieee;
USE ieee.std_logic_1164.ALL; ENTITY fadder IS PORT ( a, b,cin : IN STD_LOGIC; s, co : OUT STD_LOGIC ); END fadder; ARCHITECTURE arc1 OF fadder IS BEGIN s<=a xor b xor cin; co<=((a xor b)and cin)or(a and b); END arc1; 顶层文件： LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY adder4 IS PORT ( c0: IN STD_LOGIC; a,b : IN STD_LOGIC_VECTOR(3 DOWNTO 0); s : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
加法器实验报告 篇一：加法器实验报告 实验 _＿一＿＿ 【实验名称】 1位加法器 【目的与要求】 1. 掌握1位全加器的设计 2. 学会1位加法器的扩展 【实验内容】 1. 设计1位全加器 2. 将1位全加器扩展为4位全加器 3. 使4位的全加器能做加减法运算 【操作步骤】 1. 1位全加器的设计 （1）写出1位全加器的真值表 （2）根据真值表写出表达式并化简 （3）画出逻辑电路 （4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此 （5）如果电路设计正确，将该电路进行封装以用于下一个环节 2. 将1位全加器扩展为4位全加器 （1）用1位全加器扩展为4位的全加器，画出电路图
（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两 个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3. 将4位的全加器改进为可进行4位加法和减法的运算器 （1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加 法运算而且还能进行减法运算。画出该电路 （2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个 数之和必须在4位补码的数的范围内），用quartusII进行功能仿真并对仿真结果进行截图。 【附录】 篇二：加法器的基本原理实验报告 一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。
实验二 半加/减器与全加/减器 一、 实验目的： （1） 掌握全加器和半加器的逻辑功能。 （2） 熟悉集成加法器的使用方法。 （3） 了解算术运算电路的结构。 二、 实验设备： 1、 74LS00 （二输入端四与非门） 2、 74LS86 （二输入端四异或门） 3、 数字电路实验箱、导线若干。 Ver 4B 4A 4￥ 3B 3A 3Y 1A IB !Y 2A 2B 2Y GND （74LS86引脚图） 三、 实验原理： 两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 A 表示 被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。 全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以 及和。 四、 实验内容： 用74LS00和74LS86实现半加器、全加器的逻辑电路功能。 （一）半加器、半减器 M=0寸实现半加，M=1时实现半减，真值表如下： （74LS00引脚 ）
功能M A B S C 半加00000 00110 01010 01101 半减10000 10111 11010 11100 —s +/- ——co M （半加器图形符号） 2、 ⑴S真值表: 00011110 00110 11001 A ⑵C真值表: 00011110 00000 10101 C 二B（A二M）
（二）全加器、全减器 S CO C^BC i-1 ?（M 十 A ）（B 十 C ） 、实验结果 半加器： S 二 AB AB = A 二 B C =B （A 二 M ） 全加器： S = A 二 B - C i-1 G 二GM C 2M CI B +/一
随机实验报告 班级：通信1301班姓名：郭世康 学号：U201313639 指导教师：卢正新
一、模块功能描述 CMYRand类是整个系统的核心，它产生各种随机数据供后面的类使用。可以产生伪随机序列、均匀分布、正态分布、泊松分布、指数分布等多种随机数据。 CRandomDlg类是数据的采集处理类。它可以将CMYRand产生的随机数据处理分析，再送入CScope等类进行模拟示波器显示。 CScope等类是有关示波器显示的类。 二、模块间的关系 CRandomDlg类在整个程序中是一个不可缺少的环节，它调用CMYRand中的函数来产生符合所需分布的随机序列，再将产生的结果统计分析，送到CScope类中的函数进行模拟示波器显示。CMYRand为整个程序的核心，就是这个类产生所需分布的随机序列。CAboutDlg是模拟示波器界面上的有关按钮选项的类。我们在示波器界面上点击一个按钮，它就会执行这个按钮所对应功能，比如点击正态分布，它就会调用CRandomDlg中的对应函数，在调用CMYRand中的产生正态分布的函数，再将结果送到CScope类中进行显示，最后我们可以在示波器上看到图形。 三、数据结构 在本次随机试验中所填写的代码部分并没有用到有关于结构体等数据结构的东西。 四、功能函数 1、 /* 函数功能，采用线性同余法，根据输入的种子数产生一个伪随机数. 如果种子不变，则将可以重复调用产生一个伪随机序列。 利用CMyRand类中定义的全局变量：S, K, N, Y。 其中K和N为算法参数，S用于保存种子数，Y为产生的随机数 */ unsigned int CMyRand::MyRand(unsigned int seed) { //添加伪随机数产生代码 if(S==seed)
全加器设计实验报告 姓名： 班级： 学号：
实验目的： 1.熟悉QuartusⅡ原理图设计流程,学习简单电路的设计方法、输入步骤、层次化步骤。 2.掌握QuartusII的文本输入方式的设计过程，理解VHDL语言的结构级描述方法，学习元件例化语句的设计方法。 实验原理：一位全加器可以用两个半加器及一个或门连接而成。要求使用原理图输入的方法先进行底层半加器设计，再建立上层全加器设计文件，调用半加器和或门符号，连线完成原理图设计。 全加器可以用两个半加器和一个或门连接而成，在半加器描述的基础上，采用COMPONENT语句和PORT MAP语句就可以很容易地编写出描述全加器的程序。 一.原理图 1.半加器 实验步骤 1.打开Quartus Ⅱ软件，选择新建命令，在新建对话框中选择原理图文件编辑输入项，完成新建进入原理图编辑窗口。 2.在原理图编辑窗口任意位置右击鼠标，将出现快捷菜单，选择其中的输入元件项insert symbol，按照所设计的电路，放置器件，排版，连线，完成设计后选择另存为命令，命名为h_adder存放在指定文件夹中。
3.完成半加器的设计后，重复新建命令，开始进行全加器设计，在新建的原理图中，双击鼠标，在弹出的窗口中选择project选项，将之前存入的h_adder元件，放入原理图中。 2.全加器 实验步骤 1.新建工程，在新建的工程中建立VHDL语言编辑文件，在编辑窗口处，输入设计的半加器全加器程序。 2.将设计好程序进行编译，没有错误之后定义全加器五个引脚所对应耳朵硬件电路的引脚号。 3.烧录程序，调试，验证程序是否合理。
二.程序
计算机与信息工程学院综合性实验报告 一、实验目的 1、基于随机过程的莱斯表达式产生窄带随机过程。 2、掌握窄带随机过程的特性，包括均值（数学期望）、方差、概率密度函数、相关函数及功率谱密度等。 3、掌握窄带随机过程的分析方法。 二、实验仪器或设备 1、一台计算机 2、MATLAB r2013a 三、实验内容及实验原理 基于随机过程的莱斯表达式 00()()cos ()sin y t a t t b t t ωω=- (3.1) 实验过程框图如下：
理想低通滤波器如图所示： 图1 理想低通滤波器 ()20 A H ?ω ?ω≤ ?ω=? ??其它 (3.2) 设白噪声的物理谱0=X G N ω（） ,则系统输出的物理谱为 2 2 0=()=20 Y X N A G H G ?ω ?0≤ω≤ ?ωωω???（）（） 其它 (3.3) 输出的自相关函数为: 01()()cos 2Y Y R G d τωωτωπ∞ = ? /22 1cos 2N A d ωωτωπ?=? (3.4) 2 0sin 242 N A ωτωωτπ ??=? ? 可知输出的自相关函数()Y R τ是一个振荡函数。计算高斯白噪声x(t)、限带白噪声()a t 、 ()b t 及窄带随机过程()y t 的均值，并绘出随机过程各个随机过程的自相关函数，功率谱密 度图形。 四、MATLAB 实验程序 function random(p,R,C) %产生一个p 个点的随机过程 %--------------------------高斯窄带随机过程代码--------------------------% n=1:p; w=linspace(-pi,pi,p); wn=1/2*pi*R*C; [b,a]=butter(1,wn,'low'); %产生低通滤波器 Xt=randn(1,p); %产生p 个点均值为0方差为1的随机数，即高斯白噪声 at=filter(b,a,Xt); %让高斯白噪声通过低通滤波器
《计算机组成原理》 实验报告 题目:四位全加器的设计与实现 1、实验内容 四位全加器的设计与实现。 2、实验目的与要求 利用MAX+plusII实现四位全加器并且验证实验内容。
3、实验环境 MAX+plus II 10.1 4、设计思路分析（包括需求分析、整体设计思路、概要设计） 一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 半加器描述： 5、详细设计 A) 半加器设计: 1）新建一个设计文件，使用原理图设计方法设计。 2）将所需元件全部调入原理图编辑窗，所需元件依次为：input 2个；output 2个；and2 1个;xnor 1个;not 1个。 3）依照下图连接好各元件 4）保存为h-adder将当前设计文件设置成工程文件。 5）编译
B) 一位全加器的实现: 1)一位全加器可以由两个半加器和一个或门连接而成，因而可以根据半加器的电路原理图或真值表写出1位全加器的VHDL描述。. 2)依照以下原理图连接好全加器: 其中有两个原件(h-adder)为刚刚设计好的半加器.其他原件为:input 3个, output 2个, or2 1个. 3)保存为f-adder设置成工程文件并选择目标器件为EPF10K20TC144.4 4)编译 C) 四位全加器的实现 1) 4位全加器可以看做四个1位全加器级联而成，首先采用基本逻辑门设计一位全加器，而后通过多个1位全加器级联实现4位全加器。 2) 依照以下原理图连接好全加器。、
其中有四个元件为一位全加器（f-adder），其余为九个input元件；五个output 元件。、 4）编译通过。 6、实验结果与分析 1）建立波形图进行半加器、一位全加器和四位全加器的波形观察, 2）设定仿真时间为60.0us。 3）运行仿真器得到下面波形图: 半加器：
随机过程实验报告学院专业学号姓名
实验目的 通过随机过程的模拟实验，熟悉随机过程编码规律以 及各种随机过程的实现方法，通过理论与实际相结合的方式，加深对随机过程的理解。 二、实验内容 （1）熟悉Matlab 工作环境，会计算Markov 链的n 步转移概率矩阵和Markov 链的平稳分布。 （2）用Matlab 产生服从各种常用分布的随机数，会调用matlab 自带的一些常用分布的分布律或概率密度。 （3）模拟随机游走。 （4）模拟Brown 运动的样本轨道的模拟。 （5）Markov 过程的模拟。 三、实验原理及实验程序 n 步转移概率矩阵 根据Matlab的矩阵运算原理编程，Pn = P A n o 已知随机游动的转移概率矩阵为： P = 0.5000 0.5000 0 0 0.5000 0.5000 0.5000 0 0.5000
求三步转移概率矩阵p3 及当初始分布为 P{x0 = 1} = p{x0 = 2} = 0, P{x0 = 3} = 1 时经三步转移后处于状态 3 的概率。 代码及结果如下： P = [0.5 0.5 0; 0 0.5 0.5; 0.5 0 0.5] % 一步转移概率矩阵 P3 = P A3 %三步转移概率矩阵 P3_3 = P3(3,3) %三步转移后处于状态的概率 1、两点分布x=0:1; y=binopdf(x,1,0.55); plot(x,y,'r*'); title(' 两点分 布'); 2、二项分布 N=1000;p=0.3;k=0:N; pdf=binopdf(k,N,p); plot(k,pdf,'b*'); title(' 二项分布'); xlabel('k'); ylabel('pdf'); gridon; boxon 3、泊松分布x=0:100; y=poisspdf(x,50); plot(x,y,'g.'); title(' 泊松分布') 4、几何分布 x=0:100; y=geopdf(x,0.2); plot(x,y,'r*'); title(' 几何分布'); xlabel('x'); ylabel('y'); 5、泊松过程仿真 5.1 % simulate 10 times clear; m=10; lamda=1; x=[]; for i=1:m s=exprnd(lamda,'seed',1); x=[x,exprnd(lamda)]; t1=cumsum(x); end [x',t1'] 5.2%输入：
《四位全加器》实验报告 题目:___ ____ 学号:___ _____姓名:____ _______ 教师:____ ____
1、实验内容 四位全加器的设计与实现。 2、实验目的与要求 利用MAX+plusII实现四位全加器并且验证实验内容。 3、实验环境 MAX+plus II 10.1 4、设计思路分析（包括需求分析、整体设计思路、概要设计） 一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 半加器描述： 根据半加器真值表可以画出半加器的电路图。 a b so Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 5、详细设计 A) 半加器设计: 1）新建一个设计文件，使用原理图设计方法设计。 2）将所需元件全部调入原理图编辑窗，所需元件依次为：input 2个；output 2个；and2 1个;xnor 1个;not 1个。 3）依照下图连接好各元件
4）保存为h-adder将当前设计文件设置成工程文件。 5）编译 B) 一位全加器的实现: 1)一位全加器可以由两个半加器和一个或门连接而成，因而可以根据半加器的电路原理图或真值表写出1位全加器的VHDL描述。. 2)依照以下原理图连接好全加器: 其中有两个原件(h-adder)为刚刚设计好的半加器.其他原件为:input 3个, output 2个, or2 1个. 3)保存为f-adder设置成工程文件并选择目标器件为EPF10K20TC144.4 4)编译 C) 四位全加器的实现 1) 4位全加器可以看做四个1位全加器级联而成，首先采用基本逻辑门设计一位全加器，而后通过多个1位全加器级联实现4位全加器。 2) 依照以下原理图连接好全加器。、
随机过程实验报告 通信1206班 U201213696 马建强 一、实验内容 1、了解随机模拟的基本方法，掌握随机数的概念及其产生方法； 2、掌握伪随机数的产生算法以及伪随机数发生器的特点； 3、掌握一般随机数的产生方法； 4、掌握平稳随机过程的数字特征的求解方法。 二、实验步骤 1、利用线性同余法产生在（min，max）上精度为4位小数的平均分布的随机数； 2、编程实现在min 到max 范围内产生服从正态分布的随机数； 3、编程产生服从指数分布的随机数； 4、编程产生服从泊松分布的随机数； 5、计算任意给定分布的随机过程的均值； 6、计算泊松过程的自相关序列。 三、实验代码与结果 1、均匀分布 /* 函数功能，采用线性同余法，根据输入的种子数产生一个伪随机数. 如果种子不变，则将可以重复调用产生一个伪随机序列。 利用CMyRand类中定义的全局变量：S, K, N, Y。 其中K和N为算法参数，S用于保存种子数，Y为产生的随机数 */ unsigned int CMyRand::MyRand(unsigned int seed) { //添加伪随机数产生代码 if(S != seed) { S = seed; Y = (seed * K) % N; } else { Y = (Y * K) % N; if(Y == 0) Y = rand(); }
return Y; } /*函数功能，产生一个在min~max范围内精度为4位小数的平均分布的随机数*/ double CMyRand::AverageRandom(double min,double max) { int minInteger = (int)(min*10000); int maxInteger = (int)(max*10000); int randInteger = MyRand(seed); int diffInteger = maxInteger - minInteger; int resultInteger = randInteger % diffInteger + minInteger; return resultInteger/10000.0; } 图一、均匀分布
实验报告 课程名称：高频电子线路 院系：信息工程学院 专业班级：电子信息 学号： 学生姓名： 指导教师： 开课时间：2013至2014学年第二学期 教务处制
一、学生撰写要求 按照实验课程培养方案的要求，每门实验课程中的每一个实验项目完成后，每位参加实验的学生均须在实验教师规定的时间内独立完成一份实验报告，不得抄袭，不得缺交。 学生撰写实验报告时应严格按照本实验报告规定的内容和要求填写。字迹工整，文字简练，数据齐全，图表规范，计算正确，分析充分、具体、定量。 二、教师评阅与装订要求 1.实验报告批改要深入细致，批改过程中要发现和纠正学生实验报告中的问题，给出评语和实验报告成绩，签名并注明批改日期。实验报告批改完成后，应采用适当的形式将学生实验报告中存在的问题及时反馈给学生。 2.实验报告成绩用百分制评定，并给出成绩评定的依据或评分标准（附于实验报告成绩登记表后）。对迟交实验报告的学生要酌情扣分，对缺交和抄袭实验报告的学生应及时批评教育，并对该次实验报告的分数以零分处理。对单独设课的实验课程，如学生抄袭或缺交实验报告达该课程全学期实验报告总次数三分之一以上，不得同意其参加本课程的考核。 3.各实验项目的实验报告成绩登记在实验报告成绩登记表中。本学期实验项目全部完成后，给定实验报告综合成绩。 4.独立设课的实验课程，实验报告综合成绩应按课程教学大纲规定比例（一般为10-15%）计入实验课总评成绩；实验总评成绩原则上应包括考勤、实验报告、考核（操作、理论）等多方面成绩； 5.非独立设课的实验课程，实验报告综合按教学大纲规定计入相关理论课程的总评成绩。 6.实验教师每学期负责对拟存档的学生实验报告按课程、学生收齐并装订，按如下顺序装订成册：实验报告封面、实验报告成绩登记表、实验报告成绩评定依据、实验报告（按教学进度表规定的实验项目顺序排序）。装订时统一靠左侧按“两钉三等分”原则装订。 7.根据课程性质，实验报告可提交电子版，但需要有教师的批改记录，并将电子版汇总后刻录在一张光盘上，并加上封面、实验报告成绩登记表、实验报告成绩评定依据。