计算机系统结构
第三章
主讲：吴湘宁
中国地质大学（武汉）计算机学院
什么是输入输出系统
5定义：是计算机系统中实现各种输入输出任务的资源总称。
在计算机系统中，除处理机与主存储器之外的部分都属于输入
输出系统。
中国地质大学（武汉）计算机学院吴湘宁
例假定硬件原来的响应顺序为1→2→3，试设置中断屏蔽
3级中断0 1 0
程序运行过程示意图
中国地质大学（武汉）计算机学院吴湘宁
字节多
通道总线路通道
输入输出处理机的由来：
计算机结构
CPU、I/O处理机与主存之间采用交叉开关网络来连接。
一台输入输出处理机可以管理多台设备控制器，设备控制器与输入
输出处理机之间通过标准接口连接。
一台设备控制器可以连接多个同类型的外设。
中国地质大学（武汉）计算机学院吴湘宁
CYBER170计算机的系统结构图
这里的通道比较简单，与通道处理机中的通道概念完全不同，它只起通路连接的作用
中国地质大学（武汉）计算机学院吴湘宁
中国地质大学（武汉）计算机学院吴湘宁中国地质大学（武汉）计算机学院吴湘宁
第二章计算机指令集结构 知识点汇总： 指令集设计、堆栈型机器、累加器型机器、通用寄存器型机器、CISC、RISC、寻址方式、数据表示 简答题 1.增强CISC机器的指令功能主要从哪几方面着手？（CISC） (1) 面向目标程序增强指令功能。 (2) 面向高级语言和编译程序改进指令系统。 (3) 面向操作系统的优化实现改进指令系统。 2.简述CISC存在的主要问题。（知识点：CISC） 答：（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。 （2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。 （3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 （4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 （5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机系统结构技术来提高系统的性能。 3.简述RISC的优缺点及设计RISC机器的一般原则。（知识点：RISC） 答：（1）选取使用频率最高的指令，并补充一些最有用的指令。 （2）每条指令的功能应尽可能简单，并在一个机器周期内完成。 （3）所有指令长度均相同。 （4）只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行。 （5）以简单、有效的方式支持高级语言。 4.根据CPU内部存储单元类型，可将指令集结构分为哪几类？（知识点：堆栈型机器、累加器型机器、通用寄存器型机器） 答：堆栈型指令集结构、累加器型指令集结构、通用寄存器型指令集结构。 5.常见的三种通用寄存器型指令集结构是什么？（知识点：通用寄存器型机器） 答：（1）寄存器－寄存器型。 (2)寄存器－存储器型。 (3)存储器－存储器型。
（答案仅供参考如有不对请自己加以思考） 第一章计算机网络体系结构 一、习题 1．比特的传播时延与链路带宽的关系（）。 A．没有关系 B. 反比关系 C. 正比关系 D. 无法确定 2.计算机网络中可以没有的是（）。 A. 客服机 B. 操作系统 C. 服务器 D.无法确定 3.在OSI参考模型中，提供流量控制的层是第（1）层；提供建立、维护和拆除端到端连接的层是（2）；为数据分组提供在网络中路由功能的是（3）；传输层提供（4）的数据传送；为网络层实体提供数据发送和接收功能和过程的是（5）。 （1）A. 1、2、3 B. 2、3、4 C. 3、4、5 D. 4、5、6 （2）A. 物理层 B. 数据链路层 C. 会话层 D. 传输层 （3）A. 物理层 B. 数据链路层 C. 网络层 D.传输层 （4）A. 主机进程之间 B. 网络之间 C. 数据链路层 D. 物理线路层 （5）A. 物理层 B. 数据链路层 C. 会话层 D. 传输层 4.计算机网络的基本分类方法主要有两种：一种是根据网络所使用的传输技术；另一种是根据（）。 A. 网络协议 B. 网络操作系统 C. 覆盖范围与规模 D. 网络服务器类型与规模 5.计算机网络从逻辑功能上可分为（）。 Ⅰ.资源子网Ⅱ.局域网Ⅲ.通信子网Ⅳ.广域网 A.Ⅱ、Ⅳ B.Ⅰ、Ⅲ B. Ⅰ、Ⅳ D. Ⅲ、Ⅳ 6. 计算机网络最基本的功能是（）。 Ⅰ. 流量控制Ⅱ.路由选择 Ⅲ. 分布式处理Ⅳ. 传输控制 A. Ⅰ、Ⅱ、Ⅳ B.Ⅰ、Ⅲ、Ⅳ C. Ⅰ、Ⅳ D. Ⅲ、Ⅳ 7.世界上第一个计算机网络是（）。 A.ARPANET B. 因特网 C. NSFnet D. CERNET 8. 物理层、数据链路层、网络层、传输层的传输单位（或PDU）分别是（）。 Ⅰ.帧Ⅱ. 比特Ⅲ.报文段Ⅳ.数据报 A.Ⅰ、Ⅱ、Ⅳ、Ⅲ B. Ⅱ、Ⅰ、Ⅳ、Ⅲ C. Ⅰ、Ⅳ、Ⅱ、Ⅲ D. Ⅲ、Ⅳ、Ⅱ、Ⅰ 9.设某段电路的传播时延是10ms，带宽为10Mbit/s，则该段电路的时延带宽积为（）。 A.2×105 bit B.4×105 bit C.1×105 bit D. 8×105 bit
第3 章习题答案 2（4）高级语言中的运算和机器语言（即指令）中的运算是什么关系？假定某一个高级语言源程序P中有乘、除运算，但机器M中不提供乘、除运算指令，则程序P能否在机器M上运行？为什么？ 参考答案：（略） 3．考虑以下C语言程序代码： int func1(unsigned word) { return (int) (( word <<24) >> 24); } int func2(unsigned word) { return ( (int) word <<24 ) >> 24; } 假设在一个32位机器上执行这些函数，该机器使用二进制补码表示带符号整数。无符号数采用逻辑移位，带符号整数采用算术移位。请填写下表，并说明函数func1和func2的功能。 函数func1的功能是把无符号数高24位清零（左移24位再逻辑右移24位），结果一定是正的有符号数；而函数func2的功能是把无符号数的高24位都变成和第25位一样，因为左移24位后进行算术右移，高24位补符号位（即第25位）。
4．填写下表，注意对比无符号数和带符号整数的乘法结果，以及截断操作前、后的结果。 5．以下是两段C语言代码，函数arith( )是直接用C语言写的，而optarith( )是对arith( )函数以某个确定的M和N编译生成的机器代码反编译生成的。根据optarith( )，可以推断函数arith( ) 中M和N 的值各是多少？ #define M #define N int arith (int x, int y) { int result = 0 ; result = x*M + y/N; return result; } int optarith ( int x, int y) { i nt t = x; x << = 4; x - = t; i f ( y < 0 ) y += 3; y>>2; r eturn x+y; 参考答案： 可以看出x*M和“int t = x; x << = 4; x-=t;”三句对应，这些语句实现了x乘15的功能（左
第六章系统总线 第一节总线的基本概念 一、总线的分类 1．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。 2．系统总线：连接计算机系统中各个功能模块或设备的总线，作为计算机硬件系统的主干。3．内部总线：连接CPU内部各部件的总线。 4．总线的分类： ①按传送格式分为：串行总线、并行总线； ②按时序控制方式分为：同步总线、异步总线； ③按功能分为：系统总线、CPU内部总线、各种局部总线。 ④按数据传输方向分为：单工总线和双工总线，双工总线又分为半双工总线和全双工总线。历年真题 1．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。（2001年） 2．下列说法中正确的是（）。（2003年） A．半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上轮流传输信息
B．半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上同时传输信息C．半双工总线可以在两个方向上轮流传输信息，全双工总线可以在两个方向上同时传输信息 D．半双工总线可以在两个方向上同时传输信息，全双工总线可以在两个方向上轮流传输信息 【分析】根据总线上信号的传递方向，总线可分为单向传输（单工）总线和双向传输（双工）总线，而双工总线又可分为半双工总线和全双工总线。其中单工总线只能向一个方向传递信号，半双工总线可以在两个方向上轮流传递信号，全双工总线可以在两个方向上同时传递信号。 【答案】C 二、总线的信息传输方式 1．串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）。在串行传输时，被传输的数据在发送设备中进行并行到串行的变换，在接收设备中进行串行到并行的变换。 2．并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。 3．复合传输：又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。（它与并串传输的区别在于分时地传输同一数据源的不同信息。） 4．消息传输方式：总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输。
第二章 2.13 在一台单流水线多操作部件的处理机上执行下面的程序，每条指令的取指令、指令译码需要一个时钟周期，MOVE、ADD和MUL操作分别需要2个、3个和4个时钟周期，每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。 k： MOVE R1，R0 ；R1← (R0) k+1： MUL R0，R2，R1 ；R0← (R2)×(R1) k+2： ADD R0，R2，R3 ；R0← (R2)+(R3) (1)就程序本身而言，可能有哪几种数据相关? (2)在程序实际执行过程中，哪几种数据相关会引起流水线停顿? (3)画出指令执行过程的流水线时空图，并计算完成这3条指令共需要多少个时钟周期？ 解：（1）就程序本身而言，可能有三种数据相关。若3条指令顺序流动，则k指令对R1寄存器的写与k+1指令对R1寄存器的读形成的“先写后读”相关。若3条指令异步流动，则k指令对R0寄存器的读与k+1指令对R0寄存器的写形成的“先读后写”相关，k+2指令对R0寄存器的写与k+1指令对R0寄存器的写形成的“写—写”相关。 （2）在程序实际执行过程中，二种数据相关会引起流水线停顿。一是“先写后读”相关，k指令对R1的写在程序执行开始后的第四个时钟；k+1指令对R1的读对指令本身是第三个时钟，但k+1指令比k指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟要读R1。不能在同一时钟周期内读写同一寄存器，因此k+1指令应推迟一个时钟进入流水线，产生了流水线停顿。二是“写—写”相关，k+1指令对R0的写对指令本身是第六个时钟，而要求该指令进入流水线应在程序执行开始后的第三个时钟，所以对R0的写是在程序执行开始后的第八个时钟。k+2指令对R0的写对指令本身是第五个时钟，而k+2指令比k+1指令晚一个时钟进入流水线，则在程序执行开始后的第四个时钟，所以对R0的写是在程序执行开始后的第八个时钟。不能在同一时钟周期内写写同一寄存器，因此k+2指令应推迟一个时钟进入流水线，产生了流水线停顿。另外，可分析“先读后写”相关不会产生流水线的停顿。 （3）由题意可认位该指令流水线由六个功能段取指、译码、取数、运一、运二和存数等组成，则程序指令执行过程的流水线时空图如下图所示。若3条指令顺序流动，共需要9个 空间 存数 K存数 K+1存数 K+2存数 运二 K+1运二 运一 K+1运一 K+2运一 取数 K取数 K+1取数 K+2取数 译码 K译码 K+1译码 K+2译码 取指 K取指 K+1取指 K+2取指时间 0 1 2 3 4 5 6 7 8 9
第一章计算机系统结构的基本概念 历年真题精选 1. 下列对系统程序员不透明的是（）。 A. 乘法器 B. 先行进位链 C. 指令缓冲器 D. 条件码寄存器2．“从中间开始”设计的“中间”目前多数是在（ D ）。 A. 微程序机器级与汇编语言机器级之间 B. 操作系统机器级与汇编语言机器级之间 C. 传统机器语言机器级与微程序机器级之间 D. 传统机器语言机器级与操作系统机器级之间 3. 开发计算机系统结构并行性的主要技术途径有时间重叠、（资源重复）和（资源 共享）。 4. 计算机系统弗林分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数 据流（SIMD）、（多指令流单数据流（MISD））和（多指令流多数据流（MIMD））四大类。 5. 设计指令系统时，以乘法运算为例，简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题。（ P4） 6. 实现软件移植的途径有哪些各受什么限制（ P14） 同步强化练习 一．单项选择题。 1. 实现汇编语言源程序变换成机器语言目标程序是由（ C ）。 A. 编译程序翻译 B. 编译程序解释 C. 汇编程序翻译 D. 汇编程序解释 2. 系列机软件应做到（ B ） A. 向前兼容，并向下兼容 B. 向后兼容，力争向上兼容 C. 向前兼容，并向上兼容 D. 向后兼容，力争向下兼容 3. 在计算机系统多级层次结构中，机器级由低到高，相对顺序正确的应当是（ B ）。 A. 传统机器语言、汇编语言、操作系统 B. 微程序、传统机器语言、高级语言 C. 高级语言、汇编语言、传统机器语言 D. 传统机器语言、应用语言、高级语言 4. 可以直接执行微指令的是（ C ）。 A. 编译程序 B. 微程序 C. 硬件 D. 汇编程序 5. 计算机系统结构不包括（ A ）。 A. 主存速度 B. 数据表示 C. 机器工作状态 D. 信息保护 6. 对计算机系统结构透明的是（）。 A. 是否使用通道型I/0处理机 B. 虚拟存储器 C. 字符行运算指令 D. VLSI技术 7. 在主存设计上，属计算机系统结构考虑的应是（ C ）。 A. 频宽的确定 B. 多体交叉还是单体 C. 容量和编址单位 D. 用MOS还是TTL 8. 计算机组成设计不考虑（ B ）。 A. 缓冲技术 B. 功能部件的集成度 C. 专用部件设置 D. 控制机构的组成
一、选择 1、计算机所配置的显示器中，若显示控制卡上双薪存储器 的容量是1MB，则当采用800×600像素的分辨率时，每个像素最多可以有（C）种不同的颜色。 A.256 B.65536 C.16M D.4096 2、CRT的分辨率为1024×1024像素，像素的颜色数为256， 则刷新存储器的容量约为（B） A.256M B.1M C.256KB D.32MB 3、CRT的分辨率为1024×1024像素，像素的颜色总数为 256色，则刷新存储器每单元字长是（A） A.1个字节 B.2个字节 C.256个字节 D.1024个字节 4、若计算机屏幕上每个像素的灰度级为256，则刷新存储 每个单元的宽度是。 5、显示汉字采用点阵字库，若每个汉字用16×16的点阵表 示，7500个汉字的字库容量是240KB 。 6、磁盘存储器的等待时间通常是磁盘旋转半周所用的时间。 7、某磁盘的转速为7200r/min，传输速度为4MN/s，控制 器开销为1ms，要保证读或写一个512B的扇区的平均时间为11.3ms。那么，该磁盘的平均寻道时间不超过（D） A.3.9ms B.4.7ms C.5.5ms D.6.1ms 8、一个磁盘的转速为7200转/分，每个磁道有160个扇区，每扇区有512字节，那么理想情况下，其数据传输率为（C）A.7200×160KB/s B.7200KB/s C.9600KB/s D.19200KB/s 9、某计算机系统中，假定硬盘以中断方式与处理机进行数据输入输出，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，请问软盘数据传送时占处理器的时间比例是 10、设一个磁盘盘面共有200个磁道，盘面总存储容量60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间隙需 1.25ms。则磁盘通道所需最大传输率是 11、下列有关程序中断I/O方式的叙述中，错误的是（D） A. 程序中断I/O方式是CPU和外设能够并行工作 B. 中断I/O方式下，外设和CPU直接交换数据 C. 中断I/O方式下，CPU会有额外的开销用于断点、现场 的保护和回复等 D. 中断I/O方式适用于像磁盘一类的高速设备 12、指令执行结果出现异常而引起的中断是（B） A.I/O中断 B.程序性中断 C.机器校验中断 D.外中断 13、主存故障引起的中断是（C） A.I/O中断 B.程序性中断 C.机器校验中断 D.外中断
计算机系统结构第二章自考练习题答案
第二章数据表示与指令系统 历年真题精选 1. 计算机中优先使用的操作码编码方法是（ C ）。 A. BCD码 B. ASCII码 C. 扩展操作码 D. 哈夫曼编码 2．浮点数尾数基值r m=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值为（ D ）。 A. 1/2 B. 15/16 C. 1/256 D. 255/256 3. 自定义数据表示包括（标志符）数据表示和（数据描述符）两类。 4. 引入数据表示的两条基本原则是：一看系统 的效率是否有提高；二看数据表示的（通
用）性和（利用）率是否高。 5. 简述设计RISC的一般原则。 6. 简述程序的动态再定位的思想。 7. 浮点数表示,阶码用二进制表示,除阶符之外 的阶码位数p=3,尾数基值用十进制表示,除尾符外的尾数二进制位数m=8,计算非负阶、规格化、正尾数时， （1）可表示的最小尾数值；（2）可表示的最大值；（3）可表示的尾数个数。 8. (1)要将浮点数尾数下溢处理成K—1位结 果，则ROM表的单元数和字长各是多少? 并简述ROM表各单元所填的内容与其地址之间的规则。 (2)若3位数，其最低位为下溢处理前的附 加位，现将其下溢处理成2位结果，设
计使下溢处理平均误差接近于零的 ROM表，以表明地址单元与其内容的 关系。 同步强化练习 一．单项选择题。 1. 程序员编写程序时使用的地址是（ D ）。 A．主存地址B．有效地址C．辅存实地址D．逻辑地址 2. 在尾数下溢处理方法中，平均误差最大的是（ B ）。 A．舍入法B．截断法C．恒置“1”法D．ROM查表法 3. 数据表示指的是（ C ）。A．应用中要用到的数据元素之间的结构关系
第一章计算机网络体系结构 【例 1.1】计算机网络可以被理解为（） A．执行计算机数据处理的软件模块 B．由自主计算机互连起来的集合体 C．多个处理器通过共享内存实现的紧耦合系统 D．用于共同完成一项任务的分布式系统 【例 1.2】广域网中广泛采用的拓扑结构是（） A．树型 B.网状 C星型 D.环型 【例 1.3】局域网与广域网之间的差异不仅仅在于它们所能覆盖的地理范围不同，而且还在于（） A.所使用的传输介质不同 B.所提供的服务不同 C.所能支持的通信量不同 D.所使用的协议不同 【例 1.4】OSI参考模型中，网络层、数据链路层和物理层传输的协议数据单元（PDU）分别称为（） A. 报文（message）、帧（frame）、比特（bit） B. 分组（packet）、报文（message）、比特（bit） C. 分组（packet）、帧（frame）、比特（bit） D. 数据报（datagram）、帧（frame）、比特（bit） 【例 1.5】在TCP/IP协议簇的层次中，解决计算机之间通信问题的是（） A．网络接口层 B.网络层 C.运输层 D.应用层 【例 1.6】在OSI参考模型中，服务原语可划分为4类，包括请求、指示、响应和（） A.答复 B.确认 C.应答 D.接收 【例 1.7】一个系统的协议结构有N层，应用程序产生M字节长的报文，
网络软件在每层加上h字节的协议头，网络带宽中有多大比率用于协议头信息的传输？ 【例 1.8】请描述OSI模型中数据流动的过程。 精选试题练习 【题 1.1】计算机网络可以被看成是自治的计算机系统的集合，其中“自治的计算机”主要指（） A.可以独立运行的计算机 B.网络计算机 C.裸机 D.网络终端 【题 1.2】将计算机与计算机之间连接起来实现资源共享和数据通信，属于计算机网络发展的（） A.联机系统阶段 B.计算机网络阶段 C.标准化网络阶段 D.网络互连和高速网络阶段 【题 1.3】计算机网络中可以共享的资源包括（） A.客户机和服务器 B.硬件、软件和数据 C.主机、CPU、内存和外部设备 D.计算机和传输介质 【题 1.4】一下不属于协议的三要素的是（） A.语法 B.语义Ｃ．时序 Ｄ．异步 【题1.５】通信协议包括了对通信过程的说明，规定了应当发出哪些控制信息，完成哪些动作以及做出哪些应答，并对发布请求、执行动作以及返回应答予以解释。这些说明描述了协议的（） A.语法 B.语义Ｃ．时序 Ｄ．异步 【题 1.６】下列不是网络模型进行分层的目标的是（） Ａ．提供标准语言 Ｂ．定义标准界面
第六章课后题 1.画出16台处理器仿ILLIAC Ⅳ的模式进行互连的互连结构图，列出PE0分别只经一步、二步和三步传送能将信息传送到的各处理器号。 答： 6台处理器仿ILLIAC Ⅳ处理单元的互连结构如图所示： 图中第个PU中包含PE、PEM和MLU。 PE0(PU0)经一步可将信息传送至PU1、PU4、PU12、PU15。 PE0(PU0)至少需经二步才能将信息传送至PU2、PU3、PU5、PU8、PU11、PU13、PU1 4。 PE0(PU0)至少需经三步步才能将信息传送至PU6、PU7、PU9、PU10。 2.编号为0、1、...、15的16个处理器，用单级互连网互连。当互连函数分别为 (1)Cube3 (2)PM2+3 (3)PM2-0 (4)Shuffle (5)Shuffle(Shuffle)
时，第13号处理器各连至哪一个处理器？ 解答： (1)5号处理器 (2)5号处理器 (3)12号处理器 (4)11号处理器 (5)7号处理器 剖析： 由题意知，有16个处理器，即N=16,n=log2(N)=log2(16)=4。 Cube3(13)=Cube3(1101)=0101=5 PM2+3(13)=(13+2^3)mod16=5 PM2-0(13)=(13-2^0)mod16=12 Shuffle(13)=Shuffle(1101)=1011=11 Shuffle(Shuffle)=Shuffle(11)=Shuffle(1011)=0111=7 3.编号分别为0、1、2、...、F的16个处理器之间要求按下列配对通信：(B、1)，(8、2)，(7、D)，(6、C)，(E、4)，(A、0)，(9、3)，(5、F)。试选择所用互连网络类型、控制方式，并画出该互连网络的拓补结构和各级交换开关状态图。 解答： 采用4级立方体网络，级控制。该互连网络的拓补结构和各级交换开关状态图如下图所示：
1. 数据类型、数据表示和数据结构之间是什么关系？在设计一个计算机系统 时，确定数据表示的原则主要有哪几个？ 答： 略 2. 假设有A 和B 两种不同类型的处理机，A 处理机中的数据不带标志位，其 指令字长和数据字长均为32位。B 处理机的数据带有标志位，每个数据的字长增加至36位，其中有4位是标志符，它的指令条数由最多256条减少至不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在A 处理机和B 处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 答： 我们可以计算出数据的总数量： ∵ 程序有1000条指令组成，且每条指令平均要访问两个操作数 ∴ 程序访问的数据总数为：1000×2＝2000个 ∵ 每个数据平均访问8次 ∴ 程序访问的不同数据个数为：2000÷8＝250 对于A 处理机，所用的存储空间的大小为： bit 4000032250321000Mem Mem Mem data n instructio A =?+?=+= 对于B 处理机，指令字长由32位变为了30位（条数由256减少到64），这样，所用的存储空间的大小为： bit 3900036250301000Mem Mem Mem data n instructio B =?+?=+=
由此我们可以看出，由于数据的平均访问次数要大于指令，所以，采用带标志符的数据表示不会增加总的存储空间大小。 3. 对于一个字长为64位的存储器，访问这个存储器的地址按字节编址。假设 存放在这个存储器中的数据中有20％是独立的字节数据（指与这个字节数据相邻的不是一个字节数据），有30％是独立的16位数据，有20％是独立的32位数据，另外30％是独立的64位数据；并且规定只能从一个存储字的起始位置开始存放数据。 ⑴计算这种存储器的存储空间利用率。 ⑵给出提高存储空间利用率的方法，画出新方法的逻辑框图，并计算这种方法 的存储空间利用率。 答： ⑴ 由于全是独立数据，有20%浪费56位（7/8）；30%浪费48位（6/8）；20%浪费32位（4/8）；30%浪费0位（0/8）。 总共浪费：0.2×7/8＋0.3×6/8＋0.2×4/8＋0.3×0/8＝0.5 即：存储器的存储空间利用率为50%，浪费率为50%。 ⑵ 方案为：数据从地址整数倍位置开始存储，即，双字地址000结尾，单字地址00结尾，半字地址0结尾，字节地址结尾任意。 可能出现的各种情况如下：
3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）
第六章向量处理机 1．在大型数组的处理中常常包含向量计算，按照数组中各计算相继的次序，我们可以把向量处理方法分为哪三种类型？ 横向处理方式,纵向处理方式,纵横处理方式 横向处理方式：向量计算是按行的方式从左至右横向的进行 纵向处理方式：向量计算是按列的方式自上而下纵向的进行 纵横处理方式：横向处理和纵向处理相结合的方式 2．解释下列与向量处理有关的术语。 （1）向量和标量的平衡点：为了使向量硬件设备和标量设备的利用率相等，一个程序中向量代码所占的百分比 （2）用户代码的向量化比值：用户代码可向量化的部分占全部的比重 （3）向量化编译器或量化器：将标量运算进行向量化或者将向量运算进行适当的修改使之能够进入向量处理进行向量处理的编译器 3．简要叙述提高向量处理机性能的常用技术 （1）链接技术 （2）向量循环或分段开采技术 （3）向量递归技术 （4）稀疏矩阵的处理技术 4．下述的几个需要解决的问题中，那个是向量处理机所最需要关心的？ A.计算机指令的优化技术 B.设计满足运算器带宽要求的存储器 C.如何提高存储器的利用率，增加存储器系统的容量 D.纵横处理方式的划分问题 5.假设系统在向量模式下面能够达到9Mflops,在标量模式下能够达到1Mflops速度，而代码的90%是向量运算，10%是标量运算，这样花在两种模式上的计算时间相等。那么向量平衡点是： A.0.1 一个程序中向量代码所占的百分比 D.以上都不是 6.查看下面三条指令： V3←A V2←V0+V1 V4←V2*V3 假设向量长度小于64,且前后其他的指令均没有相关性，数据进入和流出每个功能部件，包括访问存储器都需要一拍的时间，假设向量的长度为N。三条指令全部采用串行的方法，那么执行的时间是： +20 +21 +22 +23 7．下面一组向量操作能分成几个编队？假设每种流水功能部件只有一个。 LV V1,Rx ;取向量 MULTSV V2,F0,V1;向量和标量相乘 LV V3,Ry ;取向量Y
一、填空题（20每空2分） 1.计数制中使用的数据个数被称为。（基） 2.移码常用来表示浮点数的部分，移码和补码比较，它们除外，其他各位都相同。（阶码，符号位） 3.码值80H： 若表示真值0，则为；若表示-128，则为； 若表示-127，则为；若表示-0，则为。（移码补码反码原码） 4. 在浮点运算过程中，如果运算结果的尾数部分不是形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果时，需要进行右规操作；当运算结果时，需要进行左规操作。 （规格化溢出不是规格化数） 二、选择题（20每题2分） 1.以下给出的浮点数，______是规格化浮点数。（B） A．2^-10×0.010101 B．2^-11×0.101010 C．2^-100×1.010100 D．2^-1×0.0010101 2.常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是______。（C） A．提高运算速度 B. 提高运算精度 C. 节省加法器的位数 D. 便于控制 3.逻辑异运算10010011和01011101的结果是。（B） A.01001110 B.11001110
C.11011101 D.10001110 4.浮点数尾数基值rm=8,尾数数值部分长6位，可表示的规格化最小正尾数为。（C） 1.A.0.5 B.0.25 C.0.125 D.1/64 5.当浮点数尾数的基值rm=16,除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值是。（D） A.1/2 B.15/16 C.1/256 D.255/256 6.两个补码数相加，采用1位符号位，当时表示结果溢出。（D） A、符号位有进位 B、符号位进位和最高数位进位异或结果为0 C、符号位为1 D、符号位进位和最高数位进位异或结果为1 7.运算器的主要功能时进行。（C） A、逻辑运算 B、算术运算 C、逻辑运算和算术运算 D、只作加法 8.运算器虽有许多部件组成，但核心部件是。（B） A、数据总线 B、算术逻辑运算单元 C、多路开关 D、累加寄存器 9.在定点二进制运算中，减法运算一般通过来实现。（D） A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的的十进制加法器 D、补码运算的的二进制加法器 10.ALU属于部件。（A） A、运算器 B、控制器 C、存储器 D、寄存器 三、判断题（10每题2分） 1.计算机表示的数发生溢出的根本原因是计算机的字长有限。（错误）
第三章答案 三、流水线技术（80空） 1、对阶尾数相加 2、求阶差规格化 3、时间流水线的各段 4、尽量相等流水线的瓶颈 5、通过时间大量重复的时序输入端能连续地提供任务 6、静态动态 7、部件级处理机级 8、标量流水处理机向量流水处理机 9、线性流水线非线性流水线 10、执行/有效地址计算周期存储器访问/分支完成周期 11、译码读寄存器 12、ALUoutput←A op B ALUoutput←NPC + Imm 13、分支 STORE指令 14、ALU指令 LOAD指令 15、单周期多周期 16、重复设置指令执行功能部件流水 17、吞吐率等功能非流水线 18、通过时间排空时间 19、流水线寄存器的延迟时钟扭曲 20、数据相关控制相关 21、结构相关数据相关 22、结构数据 23、硬件开销功能单元的延迟 24、写后读读后写写后读 25、写后读读后写 26、PC值改变为分支转移的目标地址PC值保持正常（等于当前值加4） 27、目标地址分支转移条件不成立 28、8 存储器 29、多功能线性8 30、水平处理方式垂直处理方式 31、纵向处理方式纵横处理方式 32、存储器向量寄存器 33、访问存储器的次数对存储器带宽的要求 34、每秒执行多少指令（MIPS）每秒取得多少个浮点运算结果（MFLOPS） 35、512 8 36、链接技术向量循环或分段开采技术 37、源向量结果向量 38、向量功能部件标量寄存器向量寄存器块 39、向量寄存器向量功能部件 3.1流水线的基本概念 1、流水线：将一个重复的时序过程，分解为若干个子过程，而每一个子过程都可有效地在
其专用功能段上与其他子过程同时执行。 2、单功能流水线：只能完成一种固定功能的流水线。 3、多功能流水线：流水线的各段可以进行不同的连接，从而使流水线在不同的时间，或者在同一时间完成不同的功能。 4、静态流水线：同一时间内，流水线的各段只能按同一种功能的连接方式工作。 5、动态流水线：同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。 6、部件级流水线：（运算操作流水线）把处理机的算术逻辑部件分段，以便为各种数据类型进行流水操作。 7、处理机级流水线：（指令流水线）把解释指令的过程按照流水方式处理。 8、线性流水线：指流水线的各段串行连接，没有反馈回路。 9、非线性流水线：指流水线中除有串行连接的通路外，还有反馈回路。 10、标量流水处理机：处理机不具有向量数据表示，仅对标量数据进行流水处理。 11、向量流水处理机：处理机具有向量数据表示，并通过向量指令对向量的各元素进行处理。 3.2 DLX 的基本流水线 12、固定字段译码：在DLX指令多周期实现中，由于DLX指令格式中操作码在固定位置，且都是6位编码，在指令执行的第二个时钟周期，指令译码和读寄存器并行进行，这种技术称为固定字段译码。 13、吞吐率：吞吐率是指单位时间内流水线所完成的任务数或输出结果的数量。 14、最大吞吐率：最大吞吐率是指流水线在连续流动达到稳定状态后所得到的吞吐率。 15、流水线效率：由于流水线有通过时间和排空时间，所以流水线的各段并不是一直满负荷地工作。效率是指流水线的设备利用率。 3.3流水线中的相关 16、结构相关：某些指令组合在流水线中重叠执行时，发生资源冲突，则称该流水线有结构相关。 17、数据相关：当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作的顺序，使得读/写操作顺序不同于它们非流水实现时的顺序，将导致数据相关。 18、定向：将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。 19、Load互锁：由Load指令引起的RAW相关，当检测到相关后，控制部件必须在流水线中插入暂停周期，并使IF和ID段中的指令停止前进。 20、写后读相关：两条指令i，j，i在j前进入流水线，j执行要用到i的结果，但当其在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行读操作，得到错误值。 21、读后写相关：两条指令i，j，i在j前进入流水线，j可能在i读某个寄存器之前对该寄存器进行写操作，导致i读出数据错误。 22、写后写相关：两条指令i，j，i在j前进入流水线，j、i的操作数一样，在流水线中重叠执行时，j可能在i写入其结果之前就先行对保存该结果的寄存器进行写操作，导致写错误。 3.4MIPS R4000 流水线计算机 3.5向量处理机
第六章输入输出系统 知识点汇总 系统响应时间、存储外设可靠性能参数（可靠性/可用性/可信性）、RAID、CPU与外设进行输入/输出方式（程序查询、中断、DMA、通道）、分离事务总线、同步总线、异步总线、通道处理机功能、通道处理工作过程、字节多路通道、选择通道、数组多路通道、通道流量（最大流量、实际流量） 简答题 1.反映存储外设可靠性能的参数有哪些？（知识点：存储外设可靠性能参数） 答：（1）可靠性：系统从初始状态开始一直提供服务的能力。 （2）可用性：系统正常工作时间在连续两次正常服务间隔时间中所占的比率。 （3）可信性：服务的质量，即在多大程度上可以合理地认为服务是可靠的。 2.简述同步总线和异步总线的优缺点。（知识点：同步总线、异步总线） 答：(1) 同步总线。同步总线上所有设备通过统一的总线系统时钟进行同步。同步总线成本低，因为它不需要设备之间互相确定时序的逻辑。但是同步总线也有缺点，总线操作必须以相同的速度运行。 (2) 异步总线。异步总线上的设备之间没有统一的系统时钟，设备自己内部定时。设备之间的信息传送用总线发送器和接收器控制。异步总线容易适应更广泛的设备类型，扩充总线时不用担心时钟时序和时钟同步问题。但在传输时，异步总线需要额外的同步开销。 3.简述通道完成一次数据传输的主要过程。（知识点：通道处理工作过程） 答：(1) 在用户程序中使用访管指令进入管理程序，由CPU通过管理程序组织一个通道程序，并启动通道。 (2) 通道处理机执行CPU为它组织的通道程序，完成指定的数据I/O工作。 (3) 通道程序结束后向CPU发中断请求。CPU响应这个中断请求后，第二次进入操作系统，调用管理程序对I/O中断请求进行处理。 4.简述三种通道传输方式及其传输过程。（知识点：字节多路通道、选择通道、数组多路通道） 答：(1) 字节多路通道：通道每连接一个外围设备，只传送一个字节，然后又与另一台设备连接，并传送一个字节。(2) 数组多路通道：通道每连接一台外围设备，传送一个数据块，传送完成后，又与另一台高速设备连接，再传送一个数据块。(3) 选择通道：通道每连接一个外围设备，就把这个设备的多有待传字节全部传送完成，然后再与另一台设备相连接。 5.简述通道的主要功能（答出5项即可）（知识点：通道处理机功能） 答：（1）选择连接设备。（2）执行通道程序。（3）给出外围设备的操作地址。（4）给出主存缓冲区的首地址。（5）传送计数。（6）传送后处理。（7）设备监测。（8）格式变换。
第2章计算机体系结构习题与答案
第二章习题（P69-70） 一、复习题 1．简述冯?诺依曼原理，冯?诺依曼结构计算机包含哪几部分部件，其结构以何部件为中心？ 答：冯?诺依曼理论的要点包括：指令像数据那样存放在存储器中，并可以像数据那样进行处理；指令格式使用二进制机器码表示；用程序存储控制方式工作。这3条合称冯?诺依曼原理 冯?诺依曼计算机由五大部分组成：运算器、控制器、存储器、输入设备、输出设备，整个结构一般以运算器为中心，也可以以控制器为中心。 (P51-P54) 2．简述计算机体系结构与组成、实现之间的关系。 答：计算机体系结构通常是指程序设计人员所见到的计算机系统的属性，是硬件子系统的结构概念及其功能特性。计算机组成（computer organization）是依据计算机体系结构确定并且分配了硬件系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，它们之间的连接关系，实现机器指令级的各种功能和特性。同时，为实现指令的控制功能，还需要设计相应的软件系统来构成一个完整的运算系统。计算机实现，是计算机组成的物理实现, 就是把完成逻辑设计的计算机组成方案转换为真实的计算机。计算机体系结构、计算机组成和计算机实现是三个不同的概念，各自有不同的含义，但是又有着密切的联系，而且随着时间和技术的进步，这些含意也会有所改变。在某些情况下，有时也无须特意地去区分计算机体系结构和计算机组成的不同含义。 (P47-P48) 3．根据指令系统结构划分，现代计算机包含哪两种主要的体系结构？ 答：根据指令系统结构划分，现代计算机主要包含：CISC和RISC两种结构。(P55) 4．简述RISC技术的特点？ 答：从指令系统结构上看，RISC 体系结构一般具有如下特点： (1) 精简指令系统。可以通过对过去大量的机器语言程序进行指令使用频度的统计，来选取其中常用的基本指令，并根据对操作系统、高级语言和应用环境等的支持增设一些最常用的指令; (2) 减少指令系统可采用的寻址方式种类，一般限制在2或3种; (3) 在指令的功能、格式和编码设计上尽可能地简化和规整，让所有指令尽可能等长; (4) 单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。 (P57-58) 5．有人认为，RISC技术将全面替代CISC，这种观点是否正确，说明理由？答：不正确。与CISC 架构相比较，RISC计算机具备结构简单、易于设计和程序执行效率高的特点，但并不能认为RISC 架构就可以取代CISC 架构。事实上，RISC 和CISC 各有优势，CISC计算机功能丰富，指令执行更加灵活，这些时RISC计算机无法比拟的，当今时代，两者正在逐步融合，成为CPU设计的新趋势。 (P55-59)
第一章练习题 一、单项选择题 在下面各题的4个备选答案中，只有一个答案是正确的，请把正确答案的标号（A~D ）填入题后面的括号中。 1．在计算机系统层次结构中，从低层到高层，各层相对顺序正确的是（ B ）。 A ． 汇编语言机器级 → 操作系统机器级 → 高级语言机器级 B ． 微程序机器级 → 传统机器语言机器级 → 汇编语言机器级 C ． 传统机器语言机器级 → 高级语言机器级 → 汇编语言机器级 D ． 汇编语言机器级 → 应用语言机器级 → 高级语言机器级 2．直接执行微指令的是（ C ）。 A ．汇编程序 B ．编译程序 C ．硬件 D ．微指令程序 3．对汇编语言程序员透明的是（ D ）。 A ．浮点运算 B ．程序性中断 C ．存取操作数 D ．I/O 方式中的DMA 访问方式 4．从计算机系统结构来看，机器语言程序员看到的机器属性是（ A ）。 A ．编程要用到的硬件组织 B ．计算机软件所要完成的功能 C ．计算机各部件的硬件实现 D ．计算机硬件的全部组成 5．在计算机的系统结构设计中，提高硬件功能实现的比例会（ C ）。 A ．提高硬件的利用率 B ．提高系统的性能价格比 C ．提高系统的运行速度 D ．减少需要的存储器容量 6．在计算机的系统结构设计中，提高软件功能实现的比例会（ D ）。 A ．减少需要的存储器容量 B ．提高系统的性能价格比 C ．提高系统的解题速度 D ．提高系统的灵活性 二、应用题 1． 假设某一计算机系统高速缓存Cache 的工作速度为主存的5倍，而且Cache 被访问 命中的概率为90%，那么，采用Cache 后能够使该计算机的存储系统获得多高的加速比？ 解：设CPU 运行程序的访存次数为IC ，CPU 访问主存一次所需要的平均周期数为CPI M ， CPU 访问Cache 一次所需要的平均周期数为CPI C 。 若不采用Cache ，所有的访存都是直接访问主存，则CPU 完成IC 次访问所需时间为： 若采用Cache ，并且已知Cache 被访问的命中率为90%，即0.9IC 次访存能够通过访问Cache 完成，另外有0.1IC 次访存需要通过访问主存完成，则CPU 完成IC 次访存所需时间为： 所以采用Cache 后，存储系统的加速比为： 2． 如果某计算机系统有3个部件可以改进，则这3个部件经过改进后达到的加速比分 别是：S 1=30，S 2=20，S 3=10。 （1） 如果部件1和部件2改进前的执行时间占整个系统执行时间的比例都是 M C CPI CPI 5 1 =IC CPI T M ?=0IC CPI IC CPI IC CPI T M M C n ?=?+?=28.01.09.057 .30==n n T T S