锁存型霍尔效应开关集成电路基础知识
介绍：
根据数字输出，霍尔效应集成器件可以分为四种：单极性开关双极性开关，全极性开关和锁存型开关。本文主要来阐述锁存型开关。
锁存型霍尔效应传感器集成电路，通常是作为数字输出霍尔效应开关，锁存输出状态。锁存型与双极性相似，有一个正极的BOP和一个负极的BRP，但对开关状态转换的控制严格。锁存型工作时需要正负磁场都有。一个正的南极磁场会使器件处于导通状态。器件打开之后，器件将锁存这个状态，即使把磁场移走，器件也一直保持打开，直到一个北极的负磁场的到来，才能使它关断。当北极磁场使它关断之后，器件将锁存这个状态，即使把磁场移走，器件也将一直保持关断，直到下一个南极正磁场的到来，器件才能再次打开。
图1 两个锁存型器件与环形磁铁的应用。环形磁铁转动
时，经过霍尔器件南北磁场转换，使器件打开或者关闭。
图1为器件应用于检测旋转轴的位置，将多个磁铁组成一个简单的结构，采用磁场极性交替“环形磁铁”封装好的IC与每个相邻的环形磁铁构成霍尔双极性开关器件。轴旋转时，磁场区向霍尔元件移动。器件是受到最近的磁场影响，当与南极磁场相对时，打开，当与北极磁场相对时，关闭。注意器件的打字面面向磁铁。
磁场开关点的定义：
B为磁场强度，用来表示霍尔器件的开关点，单位是GS（高斯），或者T（特斯拉），转换关系是1GS=0.1mT。
B磁场强度有南极和北极之分，所以有必要记住它的代数关系，北极磁场为负数，南极磁场为正数。该关系可以比较南极北极磁场的代数关系，磁场的相对强度是由B的绝对值表示，符号表示极性。例如：一个-100GS（北极）磁场和一个100GS（南极）磁场的强度是相同的，但是极性相反。-100GS的强度要高于-50GS。
? BOP –磁场工作点；使霍尔器件开关打开的磁场强度。器件输出的参数取决于器件的电学设计。
? BRP –磁场释放点；磁场减弱到使霍尔器件关断的磁场强度。器件输出的参数取决于器件的电学设计。
? BHYS –磁开关点滞回窗口。霍尔元件的传输功能利用开关点之间的这个差值来过滤掉在应用中可能由于机械振动或电磁噪声引起磁场的小的波动值。BHYS = | BOP ? BRP |.
典型工作状态
锁存型霍尔传感器的开关点是关于B=0对称的，如图2所示。开关点磁场的大小相同，极性相反。例如，如果工作点是+85GS（一般认为是南极磁场），那么释放点就是-85GS （一般认为是北极磁场）。锁存最新的状态，防止开关受薄弱磁场的影响。
一个锁存型器件，在南极磁场下打开，输出一个逻辑低电平（为输出管的饱和压降Voutsat，一般小于200mV），在北极磁场下关断，输出一个逻辑高电平（Vcc）。因为器件是锁存型的，所以在回差窗口BOP与BRP之间，器件的开关状态是不会改变的。因为在开关状态改变之前，必须经过磁场必须经过0GS，所以锁存型器件的回差窗口在比其他类型的霍尔器件要宽一些。
器件在任何磁场下均可以上电，通过图2说明。初始在一个比BOP和BRP都要小的磁场下，器件关断，输出逻辑高电平（Vcc），随后，向右边的箭头，磁场逐渐变为正，当磁场大于BOP时，器件打开，输出状态翻转为低电平。如果磁场一直大于BRP，那么即使磁场小于BOP，在BHYS区，器件也将一直保持打开，输出状态不变。
接着，箭头又回到左边，磁场强度又正变负，磁场强度降低到BRP以下时，器件将关断，输出回到初始状态。
图2。锁存型开关的输出特性。大于BOP，小于BRP
的磁场影响开关点切换，其他弱磁场不影响开关状态
磁铁
一个磁铁可以提供两个相反的磁极，然而，用环形或者带状的磁铁更符合成本效益。环形和带状磁铁可以指定间距的使磁极交替变换。一个环形磁铁是环型或圆盘状（见图1）径向或轴向磁极交替变化。带状磁铁是一个磁极交替变换的带状结构。环形磁铁中包含了陶瓷，稀土材料，柔性材料。带状磁铁总是利用柔性材料，如丁腈橡胶粘合剂含有钡铁，或更高级的能源稀土材料。
环形磁铁有许多的磁极，一般用（磁极/英寸）来定义。一个4极环形磁铁包含两个南极两个北极（N-S-N-S），一个11个磁极/英寸的条形磁铁在每间隔0.0909英寸就有一个磁极交换。极间距离可以从磁铁制造商那里得到。
二：霍尔传感器 由于霍尔元件产生的电势差很小，故通常将霍尔元件与放大器电路、温度补偿电路及稳压电源电路等集成在一个芯片上，称之为霍尔传感器。 霍尔传感器也称为霍尔集成电路，其外形较小，如下图所示，是其中一种型号的 外形图 三：霍尔传感器的分类 霍尔传感器分为线性型霍尔传感器和开关型霍尔传感器两种: 1.线性型霍尔传感器由霍尔元件、线性放大器和射极跟随器组 成，它输出模拟量。 2.开关型霍尔传感器由稳压器、霍尔元件、差分放大器，斯密特触发器和输出级组成，它输出数字量。
配合差分放大器使用霍尔元件产生的电势差很小，一般在毫伏量级，所以在使用时要进行一定的放大处理（如下图） 配合触发器用在上述电路的基础上，再添加一个施密特触发器用作阈值检测，则可以使霍尔器件输出数字信号,结构图如下： 集成场效应管在上述电路的基础上添加一个场效应管，可以
增强霍尔开关的驱动能力（可以直接驱动LED、继电器等） 四：霍尔传感器的特性 1.线性型霍尔传感器的特性 2.开关型霍尔传感器的特性 如图4所示，其中BOP为工 作点“开”的磁感应强度，BRP 为释放点“关”的磁感应强度当 外加的磁感应强度。超过动作点 Bop时，传感器输出低电平，当磁感应强度降到动作点Bop以下时，传感器输出电平不变，一直要降到释放点BRP时，传感器才由低电平跃变为高电平。Bop 与BRP之间的滞后使开关动作更为可靠。
A3144是开关霍尔传感器 五：开关型霍尔传感器 开关型霍尔传感器主要用于测转数、转速、风速、流速、接近开关、关门告知器、报警器、自动控制电路等。 1．测转速或转数 如图所示，在非磁性材料的圆盘边上粘一块磁钢，霍尔传感器放在靠近圆盘边缘处，圆盘旋转一周，霍尔传感器就输出一个脉冲，从而可测出转数（计数器），若接入频率计，便可测出转速。
了解一下集成电路的基础知识要点 将许多电阻、二极管和三极管等元器件以电路的形式制作半导体硅片上，然后接出引脚并封装起来，就构成了集成电路。集成电路简称为 集成块，下图 (a)所示的LM380就是一种常见的音频放大集成电路， 其内部电路如图（b）所示。 图 (a) 图（b） 对于大多数人来说，不用了解内部电路具体结构，只需知道集成电路 的用途和各引脚的功能。 单独集成电路是无法工作的，需要给它加接相应的外围元件并提供电 源才能工作。下图中的集成电路LM380提供了电源并加接了外围元件，它就可以对6脚输入的音频信号进行放大，然后从8脚输出放大的音 频信号，再送入扬声器使之发声。 有些时候，我们会把集成电路和芯片混为一谈，比如在大家平常讨论 话题中，集成电路设计和芯片设计说的是一个意思，芯片行业、集成 电路行业、IC行业往往也是一个意思。实际上，这两个词有联系，也 有区别。集成电路实体往往要以芯片的形式存在，因为狭义的集成电路，是强调电路本身，比如简单到只有五个元件连接在一起形成的相 移振荡器，当它还在图纸上呈现的时候，我们也可以叫它集成电路， 当我们要拿这个小集成电路来应用的时候，那它必须以独立的一块实物，或者嵌入到更大的集成电路中，依托芯片来发挥他的作用；集成 电路更着重电路的设计和布局布线，芯片更强调电路的集成、生产和 封装。而广义的集成电路，当涉及到行业（区别于其他行业）时，也 可以包含芯片相关的各种含义。 芯片也有它独特的地方，广义上，只要是使用微细加工手段制造出来 的半导体片子，都可以叫做芯片，里面并不一定有电路。比如半导体 光源芯片；比如机械芯片，如MEMS陀螺仪；或者生物芯片如DNA芯片。
霍尔芯片的发展 第一阶段是从霍尔效应的发现到20世纪40年代前期。1910年有人用金属铋制成霍尔元件,但是由于金属材料中的电子浓度很大,而霍尔效应十分微弱,所以几乎没有多大用处。 第二阶段是从20世纪40年代中期,随着半导体材料、制造工艺和技术的应用,出现了各种半导体分立霍尔元件,特别是锗的采用推动了霍尔元件的发展,相继出现了采用霍尔元件制造的各种磁场传感器,应用十分广泛。但是由于温漂的存在，所以精确度受到了一定的限制，并且还需要外加信号调理电路，所以使用较复杂且成本比较高。 第三阶段是自20世纪60年代开始,随着集成电路技术的发展,出现了将霍尔半导体元件和相关的信号调节电路集成在一起的霍尔传感器。由于将霍尔元件和信号调理电路和温度补偿电路集成在一起，因此具有很好的线性度，精确度很高。 第四阶段是20世纪80年代,随着大规模超大规模集成电路和微机械加工技术的进展,霍尔元件从平面向三维方向发展,出现了三端口或四端口固态霍尔传感器,实现了产品的系列化、加工的批量化、体积的微型化。 未来的发展趋势是量子霍尔传感器和等离子霍尔传感器。 一、分立霍尔元件 1、1双极平行元件 采用标准双极(bipolar)工艺制成的霍尔元件,由于电流在外延层内平行于芯片表面流动,因此又称为平行霍尔元件。 1、2垂直元件 采用双极工艺还可以制成垂直霍尔(VH)元件，该霍尔元件的灵敏度较低。为了提高灵敏度而减少电流路径,又研制了扩散型(DVH)和沟道型(TVH)两种垂直霍尔元件 1、2、1 MOS垂直元件 薄MOS沟道作为霍尔元件的激励区，可获得1 000V/AT的灵敏度。 1、2、2 CMOS垂直元件 采用CMOS工艺制成的体型(bulk)垂直霍尔元件，电流从芯片表面流入芯片内部,灵敏度可达450V/AT。 1、2、3 JFET垂直元件 在上述TVH元件的基础上,增加离子反应刻蚀(RIE)工艺,制成了结型场效应管垂直霍尔元件。这种霍尔元件灵敏度可达1 243V/AT。 二、集成霍尔传感器 2、1三维VH磁场传感器 VH传感器是最常见的磁场传感器,它的特点是将电极形成在芯片表面,对平行于芯片表面的磁场敏感,从不同的方向测量该磁场就形成了不同坐标的传感器。 2、2单片硅指南针 采用TLC(tran linear circuit)工艺制成的模拟集成霍尔指南针,它由2个VH元件和信号转换处理电路组成。 2、3全集成三维角度-位置传感器 霍尔传感器芯片平行放在椭圆型永磁铁下面,旋转轴固定在磁铁的中心。当转轴旋转时霍尔传感器将产生正比于转轴角位移的正弦和余弦两个信号,经简单的信号处理即可直接获得得位置信号。
1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：
>>技术支持 - 集成电路基本概念入门 我们通常所说的“芯片”是指集成电路,它是微电子技术的主要产品.所谓微电子是相对"强电"、"弱电"等概念而言,指它处理的电子信号极其微小.它是现代信息技术的基础,我们通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的。 我国的信息通讯、电子终端设备产品这些年来有长足发展,但以加工装配、组装工艺、应用工程见长,产品的核心技术自主开发的较少,这里所说的"核心技术"主要就是微电子技术.就好像我们盖房子的水平已经 不错了,但是,盖房子所用的砖瓦还不能生产.要命的是,"砖瓦"还很贵.一般来说,"芯片"成本最能影响整机的成本。 微电子技术涉及的行业很多,包括化工、光电技术、半导体材料、精密设备制造、软件等,其中又以集成电路技术为核心,包括集成电路的设计、制造。 集成电路(IC)基本概念 1、晶圆:多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC就多,可降低成本;但要求材料技术和生产技术更高。 2、前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流片),被称为前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序。 3、光刻:IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电路。 4、线宽:4微米/1微米/0.6微未/0.35微米/035微米等,是指IC生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标.线宽越小,集成度就高,在同一面积上就集成更多电路单元。 5、封装:指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。 6、逻辑电路:以二进制为原理的数字电路。 7、存储器:专门用于保存数据信息的IC。
一、填空 1.ls (填写参数)命令用于显示隐藏文件。（-a） 2.进入当前目录的父目录的命令为 (%cd ..) 3.查看当前工作目录的命令为：（%pwd） 4.目录/home//uuu已建立，当前工作目录为/home/，采用绝对路径进入/home//uuu 的命令为：（%cd /home//uuu） 5.假设对letter文件有操作权限，命令%chmod a+rw letter会产生什么结果：（对 所有的用户增加读写权限。） 6.显示当前时间的命令为：（%date） 7.打开系统管理窗口的命令为：（%admintool） 8.与IP地址为166.111.4.80的主机建立FTP连接的命令为：（%ftp 166.111.4.80 or %ftp %open 166.111.4.80） 9.建立FTP连接后，接收单个文件的命令为：（%get） 10.建立FTP连接后，发送多个文件的命令为：（%mput） 11.有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为______，互连层共有 _____层，其电路类型为_______。0.13um 7 CMOS 12.请根据实际的制造过程排列如下各选项的顺序： a.生成多晶硅 b.确定井的位置和大小 c.定义扩散区，生成源漏区 d.确定有源区的位置和大小 e.确定过孔位置 正确的顺序为：___ _________________。bdace 13.集成电路中的电阻主要有__________, ____________, _____________三种。井电 阻，扩散电阻，多晶电阻 14.为方便版图绘制，通常将Contact独立做成一个单元，并以实例的方式调用。若该 Contact单元称为P型Contact，由4个层次构成，则该四个层次分别为：_________，_________, _________, ___________. active, P+ diffusion, contact, metal. 15.CMOS工艺中，之所以要将衬底或井接到电源或地上，是因为 ___________________________________。报证PN结反偏，使MOS器件能够正常工 作。 16.版图验证主要包括三方面：________，__________，__________; 完成该功能的 Cadence工具主要有（列举出两个）：_________，_________。DRC, LVS, ERC, Diva, Dracula 17.造成版图不匹配的因数主要来自两个方面：一是制造工艺引起的，另一个是 __________;后者又可以进一步细分为两个方面：_______________， _____________。片上环境波动，温度波动，电压波动。 18.DRC包括几种常见的类型，如最大面积（Maximum Dimension），最小延伸（Minimum Extension），此外还有_________，_________，_________。最小间距，最小宽度，最小包围（Minimum Enclosure）。 19.减少天线效应的三种方法有：____________，____________，__________。插入二 极管，插入缓冲器，Jumper (或者，通过不同的金属层绕线)。 20.由于EDA工具的不统一，出现了各种不同的文件格式，如LEF, DEF等，业界公认 的Tape out的文件格式为 _______，它不可以通过文本编辑器查看，因为它是
当GS V 恒定时，g m 与DS V 之间的关系 当DS V 恒定时，g m 、DS I 与GS V 之间的关系 通过对比可以发现，DS V 恒定时的弱反型区、强反型区、速度饱和区分别对应于当GS V 恒定时的亚阈值区、饱和区、线性区（三极管区）。 跨导g m 在线性区（三极管区）与DS V 成正比，饱和区与GS TH V V -成正比 DS g GS TH V V - 饱和区的跨导
NMOS 1、截止区条件：GS TH V V < 2、三极管区（线性区）条件：TH GD V V < 电压电流特性：()21 2DS n GS TH DS DS W I Cox V V V V L μ?????=-?- 3、饱和区条件：TH GD V V > 电压电流特性：()2 1 (1)2DS n GS TH DS W I Cox V V V L μλ= -+ 4、跨导: 就是小信号分析中的电流增益，D GS dI gm dV = () n GS TH W gm Cox V V L μ=- gm =2DS GS TH I gm V V = - 5、输出电阻就是小信号分析中的r0：10DS r I λ≈ PMOS 1、截止区GS THp V V > 2、三极管区（线性区）条件：THP DG V V < 电压电流特性：()21 2DS p GS TH DS DS W I Cox V V V V L μ?????=-? - 3、饱和区条件：THP DG V V > 电压电流特性：()2 1 (1)2DS p GS TH DS W I Cox V V V L μλ= -- 4、跨导和输出电阻与NMOS 管一样
集成电路设计基础复习提纲 一EDA常用命令 ls 显示当前目录下的文件和路径。Pwd显示当前文件的绝对路径.。Cd进入指定目录。More显示文件内容。Cp拷贝。Mkdir创建目录。tar 打包。zip压缩。unzip解压。ftp传送文件。 二基本概念 1版图设计 CIW命令解释窗口, Library 库，Reference Library相关库, Library Path库路径，Cell单元，View视图，Techfiler.tf工艺文件, cds.lib库管理文件, techfile.cds ASCII 文件，LSW图层选择窗口，display.drf图层显示文件。LayerPurpose Pair层次用途配对，Cellview Attributes and Properties单元视图属性，Instance单元，Snap Mode 光标按钮画线条或图形的模型。Stream。数据流（一个标准数据格式用在cad系统间传递物理设计数据） parameterized cells，参数化单元。Flatten，打平 设计方法 1 CIC设计流程 ①设计规划。②建库。③原理图输入。④电路仿真。⑤单元模块版图。⑥TOP 版图。⑦验证。⑧输出GDSII。⑨制掩膜。⑩流片封装测试。 2CIC建库的步骤，工艺文件和显示文件的使用。 建库进入设计项目所在的文件夹，打开名利窗口输入icfb，在ciw菜单栏中选择file-creat-creat new library，选择要连接的Techfiler.tf或者选择相应库作为链接库，后根据指示完成余下的操作 工艺文件p1-40说明图层连接，等效连接，不可被重叠，自动布线，设计规则等情况 ciw-technology-file-dump ,design,layout definations,ascll 命名.Tf，ok;/techpurposes /techlayers;/techdisplays;/techlayerpurposepriorities(图层目的优先)；：q！（保存退出）：wq！（写后保存退出）；/ptap File-load 显示文件的使用：在显示资源编辑窗口里编辑并保存（display。drf）长期有效 添加新包，先编辑显示文件再在显示资源编辑窗口里编辑其填充等；file—save；tools-display resources-mergefile;分配图层目的配对。 3单元版图绘图方法及编辑基本方法， 新建，根据设计要求选择图层用不同的绘图命令绘制和按参数编辑、连接，测试4绘图及编辑常用命令的使用： Create— Rectangle 。create-rectangle left点拉升点 Instance、create-instance(名字不可改)填写库cell view 坐标等 Path、create-path 1点2点+回车/双击 Pcell、edit-hierarchy（分层）-make cell 填写，画长方形区域，ok Polygon、create- Polygon（F3），选择图层，点，点等，回车 Conics create-arc，点，点，点回车
文件编号：GD/FS-8265 （安全管理范本系列） 使用集成电路的基本知识 详细版 In Order To Simplify The Management Process And Improve The Management Efficiency, It Is Necessary To Make Effective Use Of Production Resources And Carry Out Production Activities. 编辑：_________________ 单位：_________________ 日期：_________________
使用集成电路的基本知识详细版 提示语：本安全管理文件适合使用于平时合理组织的生产过程中，有效利用生产资源，经济合理地进行生产活动，以达到实现简化管理过程，提高管理效率，实现预期的生产目标。，文档所展示内容即为所得，可在下载完成后直接进行编辑。 1．集成电路型号的识别 要全面了解一块集成电路的用途、功能、电特性，那必须知道该块集成电路的型号及其产地。电视、音响、录像用集成电路与其它集成电路一样，其正面印有型号或标记，从而根据型号的前缀或标志就能初步知道它是那个生产厂或公司的集成电路，根据其数字就能知道属哪一类的电路功能。例如 AN5620，前缀AN说明是松下公司双极型集成电路，数字“5620”前二位区分电路主要功能，“56”说明是电视机用集成电路，而70～76属音响方面的用途，30～39属录像机用电路。详细情况请
参阅部分生产厂集成电路型号的命名，但要说明，在实际应用中常会出现A4100，到底属于日立公司的HA、三洋公司的LA、日本东洋电具公司的BA、东芝公司的TA、南朝鲜三星公司的KA、索尼公司的CXA、欧洲联盟、飞利浦、莫托若拉等国的TAA、TCA、TDA的哪一产品？一般来说，把前缀代表生产厂的英文字母省略掉的集成路，通常会把自己生产厂或公司的名称或商标打印上去，如打上SONY，说明该集成电路型号是CXA1034，如果打上SANYO，说明是日本三洋公司的LA4100，C1350C 一般印有NEC，说明该集成电路是日本电气公司生产的uPC1350C集成电路。 有的集成电路型号前缀连一个字母都没有，例如东芝公司生产的KT－4056型存储记忆选台自动倒放
第八章霍尔传感器 课题：霍尔传感器的原理及应用课时安排：2 课次编号：12 教材分析 难点：开关型霍尔集成电路的特性 重点：霍尔传感器的应用 教学目的和要求1、了解霍尔传感器的工作原理； 2、了解霍尔集成电路的分类； 3、掌握线性型和开关型霍尔集成电路的特性； 4、掌握霍尔传感器的应用。 采用教学方法和实施步骤：讲授、课堂互动、分析教具：各种霍尔元 件、霍尔传感器 各教学环节和内容 演示1： 将小型蜂鸣器的负极接到霍尔接近开关的OC门输出 端，正极接V cc端。在没有磁铁靠近时，OC门截止，蜂鸣 器不响。 当磁铁靠近到一定距离（例如3mm）时，OC门导通， 蜂鸣器响。将磁铁逐渐远离霍尔接近开关到一定距离（例 如5mm）时，OC门再次截止，蜂鸣器停响。 演示2： 将一根导线穿过10A霍尔电流传感器的铁芯，通入0.1~1A电流，观察霍尔IC的输出电压的变化，基本与输入电流成正比。 从以上演示，引入第一节霍尔效应、霍尔元件的工作原理。 第一节霍尔元件的工作原理及特性 一、工作原理 金属或半导体薄片置于磁感应强度为B的磁场中，磁场方向垂直于薄片，当有电流I流过薄片时，在垂直于电流和磁场的方向上将产生电动势E H，这种现象称为霍尔效应（Hall Effect），该电动势称为霍尔电动势（Hall EMF），上述半导体薄片称为霍尔元件（Hall Element）。用霍尔元件做成的传感器称为霍尔传感器（Hall Transducer）。
图8-1霍尔元件示意图 a）霍尔效应原理图b）薄膜型霍尔元件结构示意图c）图形符号d）外形霍尔属于四端元件： 其中一对（即a、b端）称为激励电流端，另外一对（即c、d端）称为霍尔电动势输出端，c、d端一般应处于侧面的中点。 由实验可知，流入激励电流端的电流I越大、作用在薄片上的磁场强度B越强，霍尔电动势也就越高。霍尔电动势E H可用下式表示 E H=K H IB（8-1）式中K H——霍尔元件的灵敏度。 若磁感应强度B不垂直于霍尔元件，而是与其法线成某一角度θ时，实际上作用于霍尔元件上的有效磁感应强度是其法线方向（与薄片垂直的方向）的分量，即B cosθ，这时的霍尔电动势为 E H=K H IB cosθ（8-2） 从式（8-2）可知，霍尔电动势与输入电流I、磁感应强度B成正比，且当B的方向改变时，霍尔电动势的方向也随之改变。如果所施加的磁场为交变磁场，则霍尔电动势为同频率的交变电动势。 目前常用的霍尔元件材料是N型硅，霍尔元件的壳体可用塑料、环氧树脂等制造。 二、主要特性参数 （1）输入电阻R i恒流源作为激励源的原因：霍尔元件两激励电流端的直流电阻称为输入电阻。它的数值从几十欧到几百欧，视不同型号的元件而定。温度升高，输入电阻变小，从而使输入电流I ab变大，最终引起霍尔电动势变大。使用恒流源可以稳定霍尔原件的激励电流。 （2）最大激励电流I m激励电流增大，霍尔元件的功耗增大，元件的温度升高，从而引起霍尔电动势的温漂增大，因此每种型号的元件均规定了相应的最大激励电流，它的数值从几毫安至十几毫安。 提问：霍尔原件的最大激励电流I m为宜。 A．0mA B．±0.1 mA C．±10mA D．100mA （4）最大磁感应强度B m磁感应强度超过B m时，霍尔电动势的非线性误差将明显增大，B m的数值一般小于零点几特斯拉。 提问：为保证测量精度，图8-3中的线性霍尔IC的磁感应强度不宜超过为宜。 A．0T B．±0.10T C．±0.15T D．±100Gs
Features ? Micro power design ? 2.4 V to 5.5 V battery operation ? High sensitivity and high stability of the magnetic switching points ? High resistance to mechanical stress ? Digital output signal ? Switching for both poles of a magnet (omnipolar)? Programming pin for the switching direction of the output Functional Description The TLE 4917 is an Integrated Hall-Effect Sensor designed specifically to meet the requirements of low-power devices. e.g. as an On/Off switch in Cellular Flip-Phones, with battery operating voltages of 2.4V – 5.5V. Precise magnetic switching points and high temperature stability are achieved through the unique design of the internal circuit. An onboard clock scheme is used to reduce the average operating current of the IC.During the operate phase the IC compares the actual magnetic field detected with the internally compensated switching points. The output Q is switched at the end of each operating phase. During the Stand-by phase the output stage is latched and the current consumption of the device reduced to some μA. The IC switching behaviour is omnipolar, i.e. it can be switched on with either the North or South pole of a magnet. The PRG pin can be connected to V S which holds the output V Q at a High level for B=0mT;conversely the output V Q can be inverted by connecting the PRG pin to GND, which will hold the output V Q at a Low level for B=0mT. In this later case the presence of an adequate magnetic field will cause the output V Q to switch to a High level ( i.e. off state ).Type Marking Ordering Code Package TLE 4917 17s Q62705K 605 P-TSOP6-6-2 Low Power Hall Switch TLE 4917
班级：通信二班姓名：赵庆超学号：20071201297 7，版图设计中整体布局有哪些注意事项？ 答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。 2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。 3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。 4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。 8，版图设计中元件布局布线方面有哪些注意事项？ 答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。高速电路，电荷的分配效应会引起很多问题。 2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过
较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。
集成电路设计基础复习要点 第一章集成电路设计概述 1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？ 2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一 年为此获得诺贝尔奖？ 3、什么是晶圆？晶圆的材料是什么？ 4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶 圆尺寸是多少？ 5、摩尔是哪个公司的创始人？什么是摩尔定律？ 6、什么是SoC？英文全拼是什么？ 7、说出Foundry、Fabless和Chipless的中文含义。 8、什么是集成电路的一体化(IDM)实现模式？ 9、什么是集成电路的无生产线(Fabless)设计模式？ 10、目前集成电路技术发展的一个重要特征是什么？ 11、一个工艺设计文件(PDK)包含哪些内容？ 12、什么叫“流片”？ 13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？ 14、集成电路设计需要哪些知识范围？ 15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电 路设计工具？
16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是 什么？每个对应产品芯片上大约有多少晶体管数目？ 17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有 哪些？ 18、境外主要代工厂家和主导工艺有哪些？ 第二章集成电路材料、结构与理论 1、电子系统特别是微电子系统应用的材料有哪些？ 2、常用的半导体材料有哪些？ 3、半导体材料得到广泛应用的原因是什么？ 4、为什么市场上90%的IC产品都是基于Si工艺的？ 5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？ 6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多 少？ 7、GaAs集成电路主要有几种有源器件？ 8、为什么说InP适合做发光器件和OEIC？ 9、IC系统中常用的几种绝缘材料是什么？ 10、什么是欧姆接触和肖特基接触？ 11、多晶硅有什么特点？ 12、什么是材料系统？
IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目）
电子元件基础认识第三章：各种集成电路简介 电子元件基础认识(三) ［作者：华益转贴自：本站原创点击数：7832 更新时间：2005-3-27 文章录入：华益］ 第三章：各种集成电路简介 第一节三端稳压IC ? ? 电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义，三端IC是指这种稳压用的集成电路只有三条引脚输出，分别是输入端、接地端和输出端。它的样子象是普通的三极管，TO-220的标准封装，也有9013样子的TO-92封装。 ? ? 用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜。该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压，如7806表示输出电压为正6V，790 9表示输出电压为负9V。 ? ? 78/79系列三端稳压IC有很多电子厂家生产，80年代就有了，通常前缀为生产厂家的代号，如TA7805是东芝的产品，AN7909是松下的产品。（点击这里，查看有关看前缀识别集成电路的知识） ? ? 有时在数字78或79后面还有一个M或L，如78M12或79L24，用来区别输出电流和封装形式等，其中78L调系列的最大输出电流为10 0mA， 78M系列最大输出电流为1A，78系列最大输出电流为1．5A。它的封装也有多种，详见图。塑料封装的稳压电路具有安装容易、价格低廉等优点，因此用得比较多。 79系列除了输出电压为负。引出脚排列不同以外，命名方法、外形等均与78系列的相同。 ? ? 因为三端固定集成稳压电路的使用方便，电子制作中经常采用，可以用来改装分立元件的稳压电源，也经常用作电子设备的工作电源。电路图如图所示。 ? ? 注意三端集成稳压电路的输入、输出和接地端绝不能接错，不然容易烧坏。一般三端集成稳压电路的最小输入、输出电压差约为2V，否则不能输出稳定的电压，一般应使电压差保持在4-5V，即经变压器变压，二极管整流，电容器滤波后的电压应比稳压值高一些。 ? ? 在实际应用中，应在三端集成稳压电路上安装足够大的散热器（当然小功率的条件下不用）。当稳压管温度过高时，稳压性能将变差，
1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。 2. 在集成电路设计中，制造厂商所给的工艺中有R □为它成为（方块电阻）。 3. MOS 管元件参数中的C ox 是栅极单位面积所具有的（电容值）。 4. 对于NMOS 而言，工作在饱和区中，其漏电流I D 等于（21()2D P ox GS TH W I C V V L μ= -），不能使用β或K 来表示。 5. 对于PMOS 而言，工作在饱和区中，其漏电流I D 等于 （21(||)2D P ox SG TH W I C V V L μ=--），不能使用β或K 来表示。 6. 对于工作在饱和区的NMOS 而言，其g m 等于（2D m GS TH I g V V =-），只能有I D 和过 驱动电压表示。 7. 对于工作在饱和区的NMOS 而言，其g m 等于（m g =），只能有I D 、W 、L 以及工艺参数表示。 8. 根据MOS 管特征曲线划分的四个工作区域，可以作为MOS 电阻的区域为（深度三极管区）。 9. 根据MOS 管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。 10. 对于NMOS 而言，导电沟道形成，但没有产生夹断的外部条件为（V DS 小于V GS -V TH ）。 11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。 12. 分析MOS 共栅放大电路，其电流增益约等于（1）。 13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。 14. 共源共栅电流镜如下图所示，当V X 电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。
霍尔元件简介及应用 霍尔元件之作用原理也就是霍尔效应，所谓霍耳效应如图1所示，系指将电流I 通至一物质，并对与电流成正角之方向施加磁场B 时，在电流与磁场两者之直角方向所产生的电位差V 之现象。此电压是在下列情况下所产生的，有磁场B 时，由于弗莱铭(Fleming)左手定则，使洛仁子力(即可使流过物质中之电子或正孔向箭头符号所示之方向弯曲的力量：(Lorentz force)发生作用，而将电子或正孔挤向固定输出端子之一面时所产生。电位差V 之大小通常决定于洛仁子力与藉所发生之电位差而将电子或正孔推回之力(亦即前者之力等于后者之力)，而且与电流I 乘以磁场B 之积成比例。比例常数为决定于物质之霍耳常数除以物质在磁场方向之厚度所得之值。 图1 霍尔组件之原理
在平板半导体介质中，电子移动（有电场）的方向，将因磁力的作用（有磁场），而改变电子行进的方向。若电场与磁场互相垂直时，其传导的载子（电子或电洞），将集中于平板的上下两边，因而形成电位差存在的现象。该电位差即霍尔电压（霍尔电压）在实际的霍尔组件中，一般使用物质中之电流载子为电子的N 型半导体材料。将一定之输入施加至霍尔组件时之输出电压，利用上述之关系予以分析时，可以获致下列的结论： (1) 材料性质与霍尔系数乘以电子移动度之积之平方根成正比。 (2) 材料之形状与厚度之平方根之倒数成正比。 由于上述关系，实际的霍尔组件中，可将霍尔系数及电子移动度大的材料加工成薄的十字形予以制成。 图2系表示3～5 端子之霍尔组件的使用方法，在三端子霍尔元件之输出可以产生输入端子电压之大致一半与输出信号电压之和的电压，而在四端子及五端子霍尔组件中，在原理上虽然可以免除输入端子电压的影响，但实际上即使在无磁场时，也有起因于组件形状之不平衡等因素之不平衡电压存在。