实验二 PCM/ADPCM 编译码器系统
一、实验原理
PCM 编译码器模块电路工作原理与ADPCM 编译码器模块电路完全一样（参见实验系统概述2.5节ADPCM 编译码模块）。PCM 编译码模块中的各跳线功能以及各测试点的定义与ADPCM 编译码模块相同。
该单元的电路框图见图4.1。
收PCM 码字
U502
PCM
编译
码器 发PCM 码字 至用户接口 8KHz 帧同步 256KHz 时钟 图4.1 PCM 模块电路组成框图
跳线器 K501
测试信号 至用户接口 TP504 TP505 TP506 TP502
TP501 TP503 跳
线
器 LOOP ADPCM2 MUX K504
- + K502 T N · · · · · · - +
K503 T N · · · · ·
· N
T
二、实验仪器
1、 Z H5001通信原理综合实验系统
一台 2、 20MHz 双踪示波器
一台 3、 函数信号发生器 一台
三、实验目的
1、 了解语音编码的工作原理，验证PCM 编译码原理；
2、 熟悉PCM 抽样时钟、编码数据和输入/输出时钟之间的关系；
3、 了解PCM 专用大规模集成电路的工作原理和应用；
4、 熟悉语音数字化技术的主要指标及测量方法.
四、回答预习问题
提前预习ADPCM编译码模块、交换接续控制模块的电路工作原理和跳线开关设置。
1、简述PCM编码调制的原理（抽样、量化、编码的过程）。
PCM(Pulse Code Modulation) 脉码调制是实现语音信号数字化的一种方法。是对模拟信号数字化的取样技术，将模拟语音信号变换为数字信号的编码方式，特别是对于音频信号。PCM 对信号每秒钟取样8000 次；每次取样为8 个位，总共64 kbps。取样等级的编码有二种标准。北美洲及日本使用Mu-Law 标准，而其它大多数国家使用A-Law 标准。
一、语音信号的数字化
语音信号是连续变化的模拟信号，实现语音信号的数字化必须经过抽样、量化和编码三个过程。
1 抽样(Samping)
抽样是把模拟信号以其信号带宽2倍以上的频率提取样值，变为在时间轴上离散的抽样信号的过程。例如，话音信号带宽被限制在0.3～3.4kHz内，用8kHz的抽样频率（fs），就可获得能取代原来连续话音信号的抽样信号。对一个正弦信号进行抽样获得的抽样信号是一个脉冲幅度调制（PAM）信号。对抽样信号进行检波和平滑滤波，即可还原出原来的模拟信号。
抽样必须遵循奈奎斯特抽样定理，离散信号才可以完全代替连续信号。低通连续信号抽样定理内容：一个频带限制在赫内的时间连续信号,若以的间隔对它进行等间隔抽样，则将被所得到的抽样值完全确定。语音信号经过抽样变成一种脉冲幅度调制（PAM）信号。
2 量化（quantizing）
把幅度连续变化的模拟量变成用有限位二进制数字表示的数字量的过程称为量化。即：抽样信号虽然是时间轴上离散的信号，但仍然是模拟信号，其样值在一定的取值范围内，可有无限多个值。显然，对无限个样值一一给出数字码组来对应是不可能的。为了实现以数字码表示样值，必须采用“四舍五入”的方法把样值分级“取整”，使一定取值范围内的样值由无限多个值变为有限个值。
量化后的抽样信号与量化前的抽样信号相比较，当然有所失真，且不再是模拟信号。这种量化失真在接收端还原模拟信号时表现为噪声，并称为量化噪声。量化噪声的大小取决于把样值分级“取整”的方式，分的级数越多，即量化级差或间隔越小，量化噪声也越小。
量化误差：量化后的信号和抽样信号的差值。量化误差在接收端表现为噪声，称为量化噪声。量化级数越多误差越小，相应的二进制码位数越多，要求传输速率越高，频带越宽。
为使量化噪声尽可能小而所需码位数又不太多，通常采用非均匀量化的方法进行量化。非均匀量化根据幅度的不同区间来确定量化间隔，幅度小的区间量化间隔取得小，幅度大的区间量化间隔取得大。
非均匀量化的实现方法有两种：一种是北美和日本采用的μ律压扩，一种是欧洲和我国采用的A律压扩。
在PCM-30/32通信设备中，采用A律13折线的分段方法，具体是：Y轴均匀分为8段，每段均匀分为16份，每份表示一个量化级，则Y轴一共有16×8＝128个量化级。；X轴采用非均匀划分来实现非均匀量化的目的，划分规律是每次按二分之一来进行分段。13折线示意图如下：
由于分成128个量化级，故有7位二进制码（27＝128），又因为Y轴有正值和负值之分，需加一位极性码，故共有8位二进制码。
3 编码（Coding）
量化后的抽样信号在一定的取值范围内仅有有限个可取的样值，且信号正、负幅度分布的对称性使正、负样值的个数相等，正、负向的量化级对称分布。若将有限个量化样值的绝对值从小到大依次排列，并对应地依次赋予一个十进制数字代码（例如，赋予样值0的十进制数字代码为0），在码前以“＋”、“－”号为前缀，来区分样值的正、负，则量化后的抽样信号就转化为按抽样时序排列的一串十进制数字码流，即十进制数字信号。简单高效的数据系统是二进制码系统，因此，应将十进制数字代码变换成二进制编码。根据十进制数字代码的总个数，可以确定所需二进制编码的位数，即字长。这种把量化的抽样信号变换成给定字长的二进制码流的过程称为编码。
话音PCM的抽样频率为8kHz，每个量化样值对应一个8位二进制码，故话音数字编码信号的速率为8bits×8kHz＝64kb/s。量化噪声随量化级数的增多和级差的缩小而减小。量化级数增多即样值个数增多，就要求更长的二进制编码。因此，量化噪声随二进制编码的位数增多而减小，即随数字编码信号的速率提高而减小。自然界中的声音非常复杂，波形极其复杂，通常我们采用的是脉冲代码调制编码，即PCM编码。PCM通过抽样、量化、编码三个步骤将连续变化的模拟信号转换为数字编码。
在实际的PCM设备中，量化和编码是一起进行的。通信中采用高速编码方式。
编码器分为逐次反馈型、折叠级联型和混合型三种，在PCM-30/32通信设备中通常采用逐次反馈型的编码器。
2、简述均匀量化和非均匀量化区别。
均匀量化是指把输入信号的取值域等间隔分割的量化称为均匀量化。非均匀量化是根据信号的不同区间来确定量化间隔的。对于信号取值小的区间，其量化间隔v间隔就大。它与均匀量化相比，有两个突出的优点。首先，当输入量化器的信号具有非均匀分布的概率密度（实际中常常是这样）时，非均匀量化器的输出端可以得到较高的平均信号量化噪声功率比；其次，非均匀量化时，量化噪声功率的均方根值基本上与信号抽样值成比例。实际中，非均匀量化的实际方法通常是将抽样值通过压缩
A A压缩律，因此，PCM编码方式采用的也是A压缩律。
非均匀量化后还原波形与输入信号比较发现在大信号时，采用均匀量化与非均匀量化所还原出来的信号与输入信号并无很大的区别，只是稍稍有点延迟。在小信号时非均匀量化后还原波形与输入信号几乎无区别，但是在均匀量化后还原波形与输入波形相差很大。
3、话音信号的频带范围是多少？CCITT规定的PCM编码的抽样速率、信息传输速率
是多少？
300HZ—3400HZ 8KHz.
4、查阅PCM/ADPCM电路工作原理图，分析PCM编译码模块的电路组成，说明集
成电路MC145540、TL082、U503的管脚分布和功能，分析电路中所有跳线开关和电位器的功能和作用（K501-K504、K001、W501、W502）。
PCM/ADPCM编译码模块将来自用户接口模块的模拟信号进行PCM/ADPCM编译码，该模块采用MC145540集成电路完成PCM/ADPCM编译码功能。该器件具有多种工作模式和功能，工作前通过显示控制模块将其配置成直接PCM或ADPCM模式（直接将PCM码进行打包传输），使其具有以下功能：
1、对来自接口模块发支路的模拟信号进行PCM编码输出。
2、将输入的PCM码字进行译码（即通话对方的PCM码字），并将译码之后的模拟信号送入用户接
口模块。
在通信原理实验平台中，两个电话用户接口分别有一个PCM/ADPCM编译码模块。本实验仅以第一路PCM/ADPCM编译码原理进行说明，另一个模块原理与第一路模块相同，不再重述。
PCM编译码器模块电路与ADPCM编译码器模块电路完全一样，由语音编译码集成电路U502（MC145540）、运放U501（TL082）、晶振U503（20.48MHz）及相应的跳线开关、电位器组成。
电路工作原理如下：
PCM/ADPCM编译码模块中，由收、发两个支路组成，在发送支路上发送信号经U501A运放后放大后，送入U502的2脚进行PCM/ADPCM编码。编码输出时钟为BCLK（256KHz），编码数据从U502的20脚输出（DT_ADPCM1），FSX为编码抽样时钟（8KHz）。编码之后的数据结果送入后续数据复接模块进行处理，或直接送到对方PCM/ADPCM译码单元。在接收支路中，收数据是来自解数据复接模块的信号（DT_ADPCM_MUX），或是直接来自对方PCM/ADPCM编码单元信号（DT_ADPCM2），在接收帧同步时钟FSX（8KHz）与接收输入时钟BCLK（256KHz）的共同作用下，将接收数据送入U502中进行PCM/ADPCM 译码。译码之后的模拟信号经运放U501B放大缓冲输出，送到用户接口模块中。
PCM/ADPCM编译码模块中的各跳线功能如下：
1、跳线开关K501是用于选择输入信号，当K501置于N（正常）位置
时，选择来自用户接口单元的话音信号；当K501置于T（测试）位置时选择测试信号。测试信号主要用于测试PCM/ADPCM的编译码特性。测试信号可以选择外部测试信号或内部测试信号，当设置在交换模块内的跳线开关KO01设置在1_2位置（左端）时，选择内部1KHz测试信号；当设置在2_3位置（右端）时
选择外部测试信号，测试信号从J005模拟测试端口输入。
2、跳线器K502用于设置发送通道的增益选择，当K502置于N（正常）
位置时，选择系统平台缺省的增益设置；当K502置于T（调试）位置时可将通过调整电位器W501设置发通道的增益。
3、跳线器K504用于设置PCM/ADPCM译码器数据信号选择，当K504
置于MUX（左）时处于正常状态，解码数据来自解数据复接模块的信号；当K504置于ADPCM2（中）时处于正常状态，解码数据直接来自对方PCM/ADPCM编码单元信号；当K504置于LOOP（右）时
PCM/ADPCM单元将处于自环状态。
4、跳线器K503用于设置接收通道增益选择，当K503置于N（正常）
时，选择系统平台缺省的增益设置；当K503置于T（调试）时将通过调整电位器W502设置收通道的增益。
5、实验中PCM编码输出的位时钟是多少？
6、标出测量点TP501-506的含义。
1、TP501：发送模拟信号测试点
2、TP502：PCM/ADPCM发送码字
3、TP503：PCM/ADPCM编码器输入/输出时钟
4、TP504：PCM/ADPCM编码抽样时钟
5、TP505：PCM/ADPCM接收码字
6、TP506：接收模拟信号测试点
7、根据实验内容，设计具体的实验步骤。
1）.准备工作：由于PCM实验用的时钟信号由复接解复接模块的UB03提供，
因此首先用10针排线连接排针插槽JK501和JKB01，以获取时钟信号；加电后，将复接解复接模块中的跳线开关KB03置于左端PCM编码位置，此时MC145540工作在PCM编码状态。将跳线开关K501设置在测试位置。
2）.PCM/ADPCM编码信号输出时钟和抽样时钟信号观测
内容：
输出时钟和抽样时钟即帧同步时隙信号观测：用示波器同时观测抽样时钟信号（TP504）黄色和输出时钟信号（TP503）蓝色，观测时以TP504做同步。测量、分析和掌握PCM编码抽样时钟信号与编译码时
钟输出时钟的频率、占空比以及它们之间的对应关系等。
现象：
图1 抽样时钟信号和输出时钟信号之间的关系
分析：
由图1可以看出，在抽样时钟信号的高电平部分，输出时钟有8个脉冲，即进行了PCM编码，且为8bit/s。如下图为在芯片MC14550x的pdf上截取的时序图，与实际测量的出的关系一致。
内容：
抽样时钟信号与PCM编码数据测量：用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。
现象：
图2 PCM编码输出数据信号与抽样时钟信号的关系
分析：
图2中所示是经过PCM编码后的的信号波形，可以看到每个抽样区间都各不相同，看似随机，实际上却遵循一定的编码规律。PCM量化编码过后是“0”、“1”的数字信号，可以根据一定的规律，如A—Law、u—Law，将其恢复成原来的电平，再经过抽样、滤波恢复原始的波形。
内容：
将复接解复接模块中的跳线开关KB03置于右端ADPCM编码位置，此时MC145540工作在ADPCM 编码状态。重复上述步骤，比较PCM编码和ADPCM编码时序,码元传送速率上的区别。
现象：
图3 ADPCM输出时钟信号
图4 ADPCM的编码时序信号
分析：
容易从图3中观察得出，在抽样时钟信号的高电平部分，输出时钟有4个脉冲，因此ADPCM编码的速率是PCM编码速率的一半，4bit。
图4是编码过后的信号，类似随机信号，但是实际上遵循一定的规律，和PCM编码一样，需要通过逆变换转换成原始的信号。
3）.PCM编码
将跳线开关KB03置于左端PCM编码位置，用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p 的正弦波测试信号送入信号测试端口TP001和GND（地）。
用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。由于是对1kHz信号进行8KHz采样，因此必须记录下连续的8个编码数据。由测量数据，按照A律13折线或u律15折线编码规则通过matlab计算恢复正弦波形。要求编写matlab程序将所测量的PCM编码数据按照G.711标准中的A律和u律编码规则恢复为电平值，按A律和u律需分别绘出至少3张图：PCM编码数据恢复后的波形图及其频谱图。将采样点插值后得到平滑正弦波形图。
现象：
图5 PCM编码
从上图中展开后读取的编码值为：
00011111、00001101、00001110、00100100、10011111、10001101、
10001110、10100100
分析：
分别按照A律13折线或u律15折线编码规则通过matlab计算恢复正弦波形，分别得到如下的波形：A律：u律：
上图中分别绘制了A律和u律下的FFT图、差值抽样波形和滤波后恢复的波形。很明显地可以看出，经过逆A律变化，信号中仍然具有好几个频率分量。然而，经过逆u律变化，信号很好地恢复成了1000Hz的正弦波信号。可见此时内部电路采用的是遵循u律的PCM编码。
4）.ADPCM编码
将跳线开关KB03置于右端ADPCM编码位置，用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。观察连续9个采样点的编码数据，是否能
观察到如PCM编码数据一样的规律，为什么？
数据记录：
0100、0110、0001、0001、1101、1110、0010、0100、0111、0010
图6 ADPCM编码
分析：
ADPCM编码与PCM编码不一样，编码位数只有四位，并不能直接观察到
和PCM编码数据一样的规律，特别是观察首位的“0”“1”，并不能看出明显的正负，第一个和第五个也没有十分明显的对应关系，说明二者的编码方式并不一样。
5).PCM译码器
内容：
准备：跳线开关K501设置在测试位置、K504设置在右端自环工作位置，此时将PCM输出编码数据直接送入本地译码器，构成自环。用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口TP001和TP002（地）。
PCM译码器输出模拟信号观测：用示波器同时观测解码器输出信号端口（TP506）和编码器输入信号端口（TP501），观测信号时以TP501做同步。定性的观测解码信号与输入信号的关系：质量、电平、延时。现象：
图7 模拟输入信号和输出信号
分析：
6).PCM/ADPCM频率响应测量：
将测试信号电平固定在2Vp-p，调整测试信号频率，定性的观测PCM/ADPCM解码恢复出的模拟信号电平。观测输出信号信电平相对变化随输入信号频率变化的相对关系。比较PCM和ADPCM编码频响特性。
内容及数据：
输入频率（Hz）200 500 800 1000 2000 3000 3400 3600
1.96
2.08 2.12 2.12 2.16 2.16 1.92 1.04
PCM译码输出
Vpp（V）
ADPCM
1.96
2.08 2.08 2.12 2.16 2.16 1.92 1.00
输出Vpp（V）
分析：
从表中的数据可以看出，当测试信号电平固定在2Vp-p，调整测试信号频率变化时，当频率从200Hz 变化到2000Hz时，输出的电平几乎维持不变，只有略微的上升，在3000Hz左右电平值达到最大2.16Vp-p，然而当频率超过3400Hz后，电平值急剧下降。对于PCM和ADPCM都存在这样的现象。
从实验过程中我观察到，当频率过大或者电平值太大时，输出地模拟信号会产生严重的失真。这是由于在输入端接了放大器，由于元器件本身的一些参数，如果信号的幅度或者频率超过范围，就无法正常工作。而且编码芯片MC145540对电平值也有严格的要求，工作范围是2.7V-5.25V。因此，我们在实验过称中都只采用1000Hz、2Vp-p大小的模拟信号，这样可以工作在电路对信号的允许范围内，不至于产生失真。
五、实验内容
深刻理解电路组成和实验原理，正确设置跳线开关，完成以下实验内容，记录实验数据、实验现象和实验信号波形（标明频率、幅度、脉冲宽度）。
加电后，菜单选择“PCM”编码方式。
(一) PCM/ADPCM编码实验
1、菜单选择“PCM”编码方式。利用外部信号发生器产生的频率为1000Hz、幅度0－2V的正弦波测试信号，以帧同步信号为触发信号，观察和分析PCM编码的帧同步信号、编码位时钟信号和编码输出数字信号的时序对应关系，标明信号的频率、幅度、脉冲宽度、同步沿的时间间隔( 信号的上升沿的时间间隔)。利用数字示波器的功能，画出三个完整的码字，并根据位同步信号读出码字的比特序列。理解下拉电阻的作用。
2、菜单选择“AD PCM”编码方式。利用外部信号发生器产生的频率为1000Hz、幅度0－2V 的正弦波测试信号，以帧同步信号为触发信号，观察和分析PCM编码的帧同步信号、编码位时钟信号和编码输出数字信号的时序对应关系，标明信号的频率、幅度、脉冲宽度、同步沿的时间间隔( 信号的上升沿的时间间隔)。利用数字示波器的功能，画出三个完整的码字，并根据位同步信号读出码字的比特序列。
3、利用实验箱产生的内部测试信号，调整相应的电位器，改变发送通道的信号电平，观察和描述编码PCM译码恢复信号随输入信号电平变化的情况。
(二) PCM译码实验
设置跳线开关，使PCM编译码系统自环。发送通道和接收通道增益设置为缺省状态。
使用外部信号发生器产生测试信号。
1、PCM编译码系统的频率响应特性测试
使PCM编码输入模拟信号幅度在0－2V之间，固定输入信号幅度，改变输入信号的频率，分别为200Hz、300Hz、500Hz、800Hz、1000Hz、2000Hz、3000Hz、3400Hz、3600Hz，观测译码输出的模拟信号幅度随输入信号频率变化的情况，画出输入信号频率与系统的幅频特性曲线。（根据正弦信号输入到线性系统的输出表示，通过测量输入输出电压幅度得到系统的频率响应的幅度。）
2、PCM译码器的自环增益测试
使PCM编码输入模拟信号频率在300－3400Hz之间，固定输入信号频率，改变输入信号幅度，以0.4V为间隔在0.1V－2.4V之间变化，测试译码输出的模拟信号幅度随输入信号幅度变化的情况，画出输入与输出信号幅度的对应曲线。
思考：根据译码实验1、2 的曲线来说明其物理意义。
六、实验报告
1、整理实验数据，画出相应的曲线和波形，分析得出有关结论。
2、基于本实验的测量数据，计算PCM编码数字信号每一位二进制码所占用的时间是多少？
传送每一个抽样点所占用的时间是多少？每一帧占用的时间是多少？每一路话音所占用的时间是多少？最多可同时传送多少路的话音？
3、基于本实验的测量数据，计算ADPCM编码数字信号每一位二进制码所占用的时间是多
少？传送每一个抽样点所占用的时间是多少？每一帧占用的时间是多少？每一路话音所占用的时间是多少？最多可同时传送多少路的话音？
4、总结实验后的收获和经验（原理、电路、仪器使用等）。
5、总结实验的不足和待改进之处。
实验五译码器及其应用 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验设备与器件 1、＋5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、拨码开关组 5、译码显示器 6、 74LS138×2 CC4511 三、实验内容 1、74LS138译码器逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个Y???依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－输出端0 7Y 1逐项测试74LS138的逻辑功能。 图6－1(a)、(b)分别为其逻辑图及引脚排列。 其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。 当S1＝1，2S＋3S＝0时，器件正常工作，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。 图6－1 3－8线译码器 74LS138逻辑图及引脚排列 表6－1
2、二进制译码器还能方便地实现逻辑函数，如图6－3所示，实现的逻辑函数是 Z ＝ C B A C B A C B A ++＋ABC 图6－2 作数据分配器 图6－3 实现逻辑函数
3、码显示译码器及译码显示电路 数据拨码开关的使用。 将实验装置上的四组拨码开关的输出A i、B i、C i、D i分别接至4组显示译码／驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表6－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。 a、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图6－5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。 符号及引脚功能 b、BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。 图6－6为CC4511引脚排列 其中图6－6 CC4511引脚排列 A、B、C、D—BCD码输入端 a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 LT—测试输入端，LT＝“0”时，译码输出全为“1”
JAVA语言实验报告 学院计算机工程学院班级计算1013 姓名佐伊伦学号 201081xxxx 成绩指导老师 xxxx 2012年09月03日
目录 目录 (1) 1 课程设计的目的和意义 (2) 2 需求分析 (3) 3 系统（项目）设计 (5) ①设计思路及方案 (5) ②模块的设计及介绍 (5) ③主要模块程序流程图 (8) 4 系统实现 (11) ①主调函数 (12) ②建立HuffmanTree (12) ③生成Huffman编码并写入文件 (15) ④电文译码 (16) 5 系统调试 (17) 参考文献 (21) 附录源程序 (22)
1 课程设计的目的和意义 在当今信息爆炸时代，如何采用有效的数据压缩技术来节省数据文件的存储空间和计算机网络的传送时间已越来越引起人们的重视。哈夫曼编码正是一种应用广泛且非常有效的数据压缩技术。 哈夫曼编码的应用很广泛，利用哈夫曼树求得的用于通信的二进制编码称为哈夫曼编码。树中从根到每个叶子都有一条路径，对路径上的各分支约定：指向左子树的分支表示“0”码，指向右子树的分支表示“1”码，取每条路径上的“0”或“1”的序列作为和各个对应的字符的编码，这就是哈夫曼编码。 通常我们把数据压缩的过程称为编码，解压缩的过程称为解码。电报通信是传递文字的二进制码形式的字符串。但在信息传递时，总希望总长度尽可能最短，即采用最短码。 作为信息管理专业的学生，我们应该很好的掌握这门技术。在课堂上，我们能过学到许多的理论知识，但我们很少有过自己动手实践的机会！课程设计就是为解决这个问题提供了一个平台。 在课程设计过程中，我们每个人选择一个课题，认真研究，根据课堂讲授内容，借助书本，自己动手实践。这样不但有助于我们消化课堂所讲解的内容，还可以增强我们的独立思考能力和动手能力；通过编写实验代码和调试运行，我们可以逐步积累调试C程序的经验并逐渐培养我们的编程能力、用计算机解决实际问题的能力。 在课程设计过程中，我们不但有自己的独立思考，还借助各种参考文献来帮助我们完成系统。更为重要的是，我们同学之间加强了交流，在对问题的认识方面可以交换不同的意见。同时，师生之间的互动也随之改善，我们可以通过具体的实例来从老师那学到更多的实用的知识。 数据结构课程具有比较强的理论性，同时也具有较强的可应用性和实践性。课程设计是一个重要的教学环节。我们在一般情况下都能够重视实验环节，但是容易忽略实验的总结，忽略实验报告的撰写。通过这次实验让我们明白：作为一名大学生必须严格训练分析总结能力、书面表达能力。需要逐步培养书写科学实验报告以及科技论文的能力。只有这样，我们的综合素质才会有好的提高。
译码器实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成 组合电路的方法。4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板1块 2、74hc138 3-8线译码器2片 3、74hc20 双4输入与非 门1片 三、实验原理 1、中规模集成译码器74hc138 74hc138是集成3线－8线译码器，
在数字系统中应用比较广泛。图3－1是其引脚排列。其中a2 、a1 、a0 为地址输入端，0y～7y为译码输出端，s1、2s 、3s 为使能端。74hc138真值表如下：74hc138引脚图为：74hc138工作原理为：当s1=1，s2+s3=0时，电路完成译码功能，输出低电平有效。其 中： 2、译码器应用 因为74hc138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74hc138 逻辑功能测试（1）控制端功能测试测试电路如图：按上表所示条件输入开关状态。观察并记录译码器输出状态。led指示灯亮为0，灯不 亮为1。
（2）逻辑功能测试 将译码器使能端s1、2s 、3s 及地址端a2、a1、a0 分别接至逻辑电平开关输出口，八个输出端y7 ?????y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按 下表逐项测试74hc138的逻辑功能。 2、用74hc138实现逻辑函数y=ab+bc+ca 如果设a2=a，a1=b，a0=c，则函数y 的逻辑图如上所示。用74hc138和74hc20各一块 在实验箱上连接下图线路。并将测试结果下面的记录表中。 3、用两个3线-8线译码器构成4线-16线译码器。利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如下图所示。 五、实验结果记录：2、74hc138实现逻辑函数y=ab+bc+ca，实验结果记录： 六、实验注意事项
计算机科学与工程学院 数字电路实验报告 专业__软件工程_班级20111431 姓名_王金华学号50 / 实验二译码器及其应用\ 一、实验目的 1. 掌握3 -8 线译码器、4 -10线译码器的逻辑功能和使用方法。 2. 掌握用两片3 -8 线译码器连成4 -16 线译码器的方法。 3. 掌握使用74LS138实现逻辑函数和做数据分配器的方法。 二、实验仪器和器材 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、数字万用表、双踪示波器。 4、芯片74LS138 （两片）、74LS42、74LS20 各一片。 三、实验原理 译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等不同的功能可选用不同种类的译码器。下图表示二进制译码器的一般原理图： X0 X1 译码器X n-1Y0 Y1 丫2人 n-1
1 ---------------------------------
S4-3 FLS42的弓:脚排死图 BCD 輪入 输出 A ： Ai A L 魚 Y J Yj Yi Y, Yi ￥? Yi V Q L L L L L H H H n 11 H H H 11 L I L L 11 H J [ }1 H In 11 I H IT H H L L L H L El II L n H 11 H H 11 11 ll r L H 11 H 1 H }] L [TT 11 r H H H L LI L L tl 1J ]J n L IJ H 11 11 11 L II L 11 H II H H TI L H 11 II II L ri H H H H H H 11 L H H II L n II 】］ H II 11 I[ TI ]] H L II El H L L L H H H H H 11 H H L H ]J L L 】【 【【 11 11 L[ II ]J 11 ]J ]I L 它具有n 个输入端，2n 个输出端和一个使能输入端。在使能输入端为有效电平时， 对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。 每一个输出所代表的函数对应于 n 个输入变量的最小项。二进制译码器实际上也是负 脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个 数据分配器（又称为多路数据分配器）。 1、3-8线译码器74LS138 它有三个地址输入端A 、 B 、C ,它们共有8种状态的组合，即可译出8个输出信号 Y0~Y7。另外它还有三个使能输入端 E1、E2、E3。它的引脚排列见图4-2，功能表见 表 4-1 o 2、4-10线译码器 74LS42 它的引脚排列见图4-3,功能表见表4-2 输入 输出 Ej Ei E 2 C 0 A 竹 Y, Y 3 Y 4 Y? Y T X H X X X X H I H H I H H H H I H X H ~y~ X X H H H H H H H H L X X X X X U H II :H U 】1 H ] 11 H L L L L L L H H H u H H H H 1 L L L L EL 1 H 1 L |{ H H H H H H L L L H L H H L H H H H H H L L L ll H 1 H II L U 11 n ]J H L L H L L H H H H L H H H H L L H L H H H H H H L H H H 1 L H H L H H H H H H L H H L L 11 H H H H 11 H U 11 n L ABC 12 3 E E E 01234567 图4-2 74LS138的引脚排列图 ^4-1 74LSB8?o -1 -2 -3 -4 -5 -6 -7 -8 -9
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
EDA技术实验报告 —3-8译码器的设计 一．实验目的 1.通过一个简单的3-8译码器的设计，掌握组合逻辑电路的设 计方法。 2.掌握组合逻辑电路的静态测试方法。 3.初步了解QUARTUSⅡ软件的基本操作和应用。 4.初步了解可编程逻辑器件的设计全过程。 二．实验原理 3-8译码器的三输入，八输出。输入信号N用二进制表示，对应的输出信号N输出高电平时表示有信号产生，而其它则为 低电平表示无信号产生。其真值表如下图所示：
当使能端指示输入信号无效或不用对当前的信号进行译码时，输出端全为高电平，表示任何信号无效。 三．实验内容 用三个拨动开关来表示三八译码器的三个输入(A,B,C),用八个LED来表示三八译码器的八个输出（D0-D7）。通过与实验箱的FPGA接口相连，来验证真值表中的内容。 表1-2拨动开关与FPGA管脚连接表 表1-3LED 灯与FPGA管脚连接表 (当FPGA与其对应的接口为高电平时，LED会发亮)
LED1 LED3 G14 从FPGA的G14至 LED1 LED4 H12 从FPGA的H12至 LED1 LED5 H11 从FPGA的H11至 LED1 LED6 J10 从FPGA的J10至LED1 LED7 L9 从FPGA的L9至LED1 LED8 H1O 从FPGA的H10至 LED1 四．实验歩骤 1.建立工程文件
2．建立图形设计软件 （1）将要选择的器件符号放置在图形编辑器的工作区域，用正
交节点工具将原件安装起来，然后定义端口的名称。结果如下图： 3.编 译 前 设 置 （1）选 择 目标芯片 （2）选择目标芯片的引脚状态 4.对设计文件进行编译
XXX学院本科 数据结构课程设计总结报告 设计题目：实验一、哈夫曼编/译码器 学生姓名：XXX 系别：XXX 专业：XXX 班级：XXX 学号：XXX 指导教师：XXX XXX 2012年6 月21日 xxx学院 课程设计任务书 题目一、赫夫曼编译码器 专业、班级xxx 学号xxx 姓名xxx 主要内容、基本要求、主要参考资料等： 1. 主要内容 利用哈夫曼编码进行信息通信可大大提高信道利用率，缩短信息传输时间，降低传输成本。要求在发送端通过一个编码系统对待传数据预先编码；在接收端将传来的数据进行译码（复原）。对于双工信道（既可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼的编/译码系统。 2. 基本要求 系统应具有以下功能： （1）C：编码（Coding）。对文件tobetrans中的正文进行编码，然后将结果存入文件codefile中，将以此建好的哈夫曼树存入文件HuffmanTree中
（2）D：解码（Decoding）。利用已建好的哈夫曼树将文件codefile中的代码进行译码，结果存入textfile中。 （3）P：打印代码文件（Print）。将文件codefile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码文件写入文件codeprint中。 （4）T：打印哈夫曼树（Tree Printing）。将已在内存中的哈夫曼树以直观的方式（树或凹入表形式）显示在终端上，同时将此字符形式的哈夫曼树写入文件treeprint中。 3. 参考资料：数据结构（C语言版）严蔚敏、吴伟民编着； 数据结构标准教程胡超、闫宝玉编着 完成期限：2012年6月21 日 指导教师签名： 课程负责人签名： 2012年 6月 21 日 一、设计题目（任选其一） 实验一、哈夫曼编/译码器 二、实验目的 1巩固和加深对数据结构的理解，提高综合运用本课程所学知识的能力； 2 深化对算法课程中基本概念、理论和方法的理解； 3 巩固构造赫夫曼树的算法； 4 设计试验用程序实验赫夫曼树的构造。 三、运行环境（软、硬件环境） Windows xp sp3，Visual C++ 英文版 四、算法设计的思想 （1）初始化赫夫曼树，输入文件中各字符及其权值，并保存于文件中 （2）编码（Coding）。对文件tobetrans中的正文进行编码，然后将结果存入文件codefile 中 （3）D：解码（Decoding）。利用已建好的哈夫曼树将文件codefile中的代码进行译码，结果存入textfile中。 （4）P：打印代码文件（Print）。将文件codefile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码文件写入文件codeprint中。
实验2 译码器及其应用 一实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法。 2、熟悉数码管使用。 二实验原理 译码器是一个多输入、多输出的组合逻辑电路。他的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。 1、3线—8线译码器74LS138 图5-6-1 表5-6-1 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图5-6-2所示。
图 利用使能端方便地将两个3---8译码器组合成一个4---16译码器，如图5-6-4所示。 图5-6-4
2数码显示译码器 A、七段发光二极管（LED）数码管 图5-6-5 B、BCD码七段译码驱动器 本实验采用CC4511 BCD码锁存/七段译码/驱动器。驱动共阴级LED数码管。 如图5-6-6所示。Array A0、A1、A2、A3----BCD 码输入端； Ya\Yb\Yc\Yd\Ye\Yf\Yg--- -译码输出端，输出“1” 有效； LT·---测试输入端； BI·---消隐输入端； LE---锁定端。 表5-6-2为CC4511功能表。译码器还有拒伪码功能，当输入码超过1001时，输 出全为“0”，数码管熄灭。
下图是CC4511和LED数码管连接图： 三实验设备 1、+5V直流电源 2、连续脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、拨码开关组 6、译码显示器 7、74LS138*2 CC4511 四实验内容 1、数码拨码开关的使用。 2、74LS138译码器逻辑功能测试。 3、用74LS138构成时序脉冲分配器 4、用两片74LS138组合成一个4线—16线译码器，并进行实验。
目录 目录 (2) 1课程设计的目的和意义 (3) 2需求分析 (4) 3概要设计 (4) 4详细设计 (8) ￥ 5调试分析和测试结果 (11) 6总结 (12) 7致谢 (13) 8附录 (13) 参考文献 (20) .
| ; 1 课程设计目的与意义 在当今信息爆炸时代，如何采用有效的数据压缩技术来节省数据文件的存储空间和计算机网络的传送时间已越来越引起人们的重视。哈夫曼编码正是一种应用广泛且非常有效的数据压缩技术。 哈夫曼编码的应用很广泛，利用哈夫曼树求得的用于通信的二进制编码称为哈夫曼编码。树中从根到每个叶子都有一条路径，对路径上的各分支约定：指向左子树的分支表示“0”码，指向右子树的分支表示“1”码，取每条路径上的“0”或“1”的序列作为和各个对应的字符的编码，这就是哈夫曼编码。 通常我们把数据压缩的过程称为编码，解压缩的过程称为解码。电报通信是传递文字的二进制码形式的字符串。但在信息传递时，总希望总长度尽可能最短，即采用最短码。 作为计算机专业的学生，我们应该很好的掌握这门技术。在课堂上，我们能过学到许多的理论知识，但我们很少有过自己动手实践的机会！课程设计就是为解决这个问题提供了一个平台。 （ 在课程设计过程中，我们每个人选择一个课题，认真研究，根据课堂讲授内容，借助书本，自己动手实践。这样不但有助于我们消化课堂所讲解的内容，还可以增强我们的独立思考能力和动手能力；通过编写实验代码和调试运行，我们
可以逐步积累调试C程序的经验并逐渐培养我们的编程能力、用计算机解决实际问题的能力。 在课程设计过程中，我们不但有自己的独立思考，还借助各种参考文献来帮助我们完成系统。更为重要的是，我们同学之间加强了交流，在对问题的认识方面可以交换不同的意见。同时，师生之间的互动也随之改善，我们可以通过具体的实例来从老师那学到更多的实用的知识。 数据结构课程具有比较强的理论性，同时也具有较强的可应用性和实践性。课程设计是一个重要的教学环节。我们在一般情况下都能够重视实验环节，但是容易忽略实验的总结，忽略实验报告的撰写。通过这次实验让我们明白：作为一名大学生必须严格训练分析总结能力、书面表达能力。需要逐步培养书写科学实验报告以及科技论文的能力。只有这样，我们的综合素质才会有好的提高。 2 需求分析 课题：哈夫曼编码译码器 ) 问题描述：打开一篇英文文章，统计该文章中每个字符出现的次数，然后以它们作为权值，对每一个字符进行编码，编码完成后再对其编码进行译码。问题补充：1. 从硬盘的一个文件里读出一段英语文章； 2. 统计这篇文章中的每个字符出现的次数； 3. 以字符出现字数作为权值，构建哈夫曼树，并将哈夫曼树的存储 结构的初态和终态进行输出； 4. 对每个字符进行编码并将所编码写入文件然后对所编码进行破 译。 具体介绍：在本课题中，我们在硬盘中预先建立一个文档，在里面编辑一篇文章。然后运行程序，调用函数读出该文章，显示在界面；再调用函数对该文章的字符种类进行统计，并对每个字符的出现次数进行统计，并且在界面上显示；然后以每个字符出现次数作为权值，调用函数构建哈夫曼树；并调用函数将哈夫曼的存储结构的初态和终态进行输出。然后调用函数对哈夫曼树进行编码，调用函数将编码写入文件；再调用对编码进行译码，再输出至界面。至此，整个工作就完成了 3 概要设计。
实验二译码器及其应用 一、实验目的 1、掌握3 -8线译码器、4 -10线译码器的逻辑功能和使用方法。 2、掌握用两片3 -8线译码器连成4 -16线译码器的方法。 3、掌握使用74LS138实现逻辑函数和做数据分配器的方法。 二、实验原理 译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 下图表示二进制译码器的一般原理图： 它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。 1、3-8线译码器74LS138 它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0~Y7。它还有三个使能输入端E1、E2、E3。功能表见表1，引脚排列见图2。 表1 74LS138的功能表
三、实验设备与器材 1、数字逻辑电路实验箱 2、数字万用表 3、双踪示波器 3、芯片74LS138两片，74LS42、74LS20各一片 四、实验内容及实验步骤 1、74LS138译码器逻辑功能测试 在数字逻辑电路实验箱IC插座模块中找一个DIP16的插座插上芯片74LS138，并在DIP16插座的第8脚接上实验箱的地（GND），第16脚接上电源+5V（VCC）。将74LS138的输出端Y0~Y7分别接到8个发光二极管上（逻辑电平显示单元），输入端接拨位开关输出（逻辑电平输出单元），逐次拨动开关，根据发光二极管显示的变化，测试74LS138的逻辑功能。 2、两片74LS138组合成4线-16线译码器 按下图连线： 将16个输出端接逻辑电平显示（发光二极管），4个输入端接逻辑电平输出（拨位开关），逐项测试电路的逻辑功能。 3、用74LS138实现逻辑函数和做数据分配器 （1）实现逻辑函数
目录 1 绪论 (1) 1.1设计背景 (1) 2 电路分析 (2) 2.1 2-4功能分析 (2) 2.2 2-4译码器逻辑图 (3) 3 系统建模与仿真 (4) 3.1 建模 (4) 3.2 仿真波形 (5) 4 仿真结果分析 (7) 5 小结与体会 (8) 参考文献 (9)
1 绪论 1.1设计背景 在数字系统中，经常需要将一中代码转换为另一种代码，以满足特定的需求，完成这 种功能的电路称为码转化电路。译码器就属于其中一种。而译码就是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的有效输出信号，具有译码功能的的逻辑电路称为译码器。而2-4译码器是唯一地址译码器，是将一系列的代码转换成与之一一对应有效的信号。常用于计算机中对存储单元地址的译码，因此，设计2-4译码器具有很强的现实意义。 1.2 matlab简介 MATLAB是由美国mathworks公司发布的主要面对科学计算、可视化以及交互式程序设计的高科技计算环境。它将数值分析、矩阵计算、科学数据可视化以及非线性动态系统的建模和仿真等诸多强大功能集成在一个易于使用的视窗环境中，为科学研究、工程设计以及必须进行有效数值计算的众多科学领域提供了一种全面的解决方案，并在很大程度上摆脱了传统非交互式程序设计语言（如C、Fortran）的编辑模式，代表了当今国际科学 计算软件的先进水平。它主要由 MATLAB和Simulin k两大部分组成。本设计主要采用simulink进行设计与仿真。Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。掌握这个软件的应用具有十分重要的意义。
实验2译码器及其应 用
实验2 译码器及其应用 10数计计科2班 丁琴（41）林晶（39） 2011 .11.2 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个
输入变量的最小项。以3线－8线译码器74LS138为例进行分析，图5－6－1(a)、(b)分别为其 逻辑图及引脚排列，其中 A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。其工作原理为： Yi=S1 S2 S3 mi (1)当S2=S3=0,S1=data时 若m0=1,A2=A1=A0=0时则Y0 =S1= data 改变A2、A1、A0使得data出现在不同的输出端 （2）当S1=1, S2=0,S3=data时 若m0=1,则Y0=data; 改变A2A1A0使得data出现在不同的输出端 对照表5－6－1就可判断其功能是否正常。 图5－6－1 3－8线译码器74LS138逻辑图及引脚排列 表5－6－1
目录 目录 0 1 课程设计的目的和意义 (1) 2 需求分析 (2) 3 系统（项目）设计 (4) ①设计思路及方案 (5) ②模块的设计及介绍 (5) ③主要模块程序流程图 (8) 4 系统实现 (10) ①主调函数 (12) ②建立HuffmanTree (12) ③生成Huffman编码并写入文件 (15) ④电文译码 (16) 5 系统调试 (16) 参考文献 (19) 附录源程序 (20)
1 课程设计的目的和意义 在当今信息爆炸时代，如何采用有效的数据压缩技术来节省数据文件的存储空间和计算机网络的传送时间已越来越引起人们的重视。哈夫曼编码正是一种应用广泛且非常有效的数据压缩技术。 哈夫曼编码的应用很广泛，利用哈夫曼树求得的用于通信的二进制编码称为哈夫曼编码。树中从根到每个叶子都有一条路径，对路径上的各分支约定：指向左子树的分支表示“0”码，指向右子树的分支表示“1”码，取每条路径上的“0”或“1”的序列作为和各个对应的字符的编码，这就是哈夫曼编码。 通常我们把数据压缩的过程称为编码，解压缩的过程称为解码。电报通信是传递文字的二进制码形式的字符串。但在信息传递时，总希望总长度尽可能最短，即采用最短码。 作为信息管理专业的学生，我们应该很好的掌握这门技术。在课堂上，我们能过学到许多的理论知识，但我们很少有过自己动手实践的机会！课程设计就是为解决这个问题提供了一个平台。 在课程设计过程中，我们每个人选择一个课题，认真研究，根据课堂讲授内容，借助书本，自己动手实践。这样不但有助于我们消化课堂所讲解的内容，还可以增强我们的独立思考能力和动手能力；通过编写实验代码和调试运行，我们可以逐步积累调试C程序的经验并逐渐培养我们的编程能力、用计算机解决实际问题的能力。 在课程设计过程中，我们不但有自己的独立思考，还借助各种参考文献来帮助我们完成系统。更为重要的是，我们同学之间加强了交流，在对问题的认识方面可以交换不同的意见。同时，师生之间的互动也随之改善，我们可以通过具体的实例来从老师那学到更多的实用的知识。 数据结构课程具有比较强的理论性，同时也具有较强的可应用性和实践性。课程设计是一个重要的教学环节。我们在一般情况下都能够重视实验环节，但是容易忽略实验的总结，忽略实验报告的撰写。通过这次实验让我们明白：作为一名大学生必须严格训练分析总结能力、书面表达能力。需要逐步培养书写科学实验报告以及科技论文的能力。只有这样，我们的综合素质才会有好的提高。
课程设计 课程名称集成电路课程设计 题目名称 74HC138芯片3-8线译码器学生学院材料与能源学院 专业班级 学号 学生姓名 指导教师 2015年7 月 11 日
目录 【摘要】........................................................................................................................................................... 1. 设计目的与任务....................................................................................................................................- 1 - 2. 设计要求及内容....................................................................................................................................- 1 - 3. 设计方法及分析....................................................................................................................................- 2 - 3.1 74HC138芯片简介 ......................................................................................................................- 2 - 3.2 工艺和规则及模型文件的选择 .................................................................................................- 3 - 3.3 电路设计......................................................................................................................................- 4 - 3.3.1 输出级电路设计.............................................................................................................- 4 - 3.3.2．内部基本反相器中的各MOS 尺寸的计算................................................................- 6 - 3.3.3．四输入与非门MOS尺寸的计算.................................................................................- 7 - 3.3.4．三输入与非门MOS尺寸的计算.................................................................................- 8 - 3.3.5．输入级设计...................................................................................................................- 9 - 3.3.6．缓冲级设计.................................................................................................................- 10 - 3.3.7．输入保护电路设计................................................................................................... - 11 - 3.4. 功耗与延迟估算.......................................................................................................................- 13 - 3.4.1. 模型简化........................................................................................................................- 13 - 3.4.2. 功耗估算........................................................................................................................- 14 - 3.4.3. 延迟估算........................................................................................................................- 14 - 3.5. 电路模拟...................................................................................................................................- 15 - 3.5.1 直流分析.........................................................................................................................- 16 - 3.5.2 瞬态分析.......................................................................................................................- 18 - 3.5.3 功耗分析.......................................................................................................................- 20 - 3.6. 版图设计...................................................................................................................................- 21 - 3.6.1 输入级的设计...............................................................................................................- 21 - 3.6.2 内部反相器的设计.......................................................................................................- 22 - 3.6.3 输入和输出缓冲门的设计 ...........................................................................................- 22 - 3.6.4 三输入与非门的设计...................................................................................................- 23 - 3.6.5 四输入与非门的设计...................................................................................................- 24 - 3.6.6 输出级的设计...............................................................................................................- 24 - 3.6.7 调用含有保护电路的pad元件 ...................................................................................- 25 - 3.6.8 总版图...........................................................................................................................- 25 - 3.7. 版图检查...................................................................................................................................- 25 - 3.7.1 版图设计规则检查（DRC）.......................................................................................- 25 - 3.7.2 电路网表匹配（LVS）检查........................................................................................- 26 - 3.7.3 后模拟...........................................................................................................................- 26 - 4. 经验与体会..........................................................................................................................................- 27 - 5. 参考文献..............................................................................................................................................- 28 - 附录A：74HC138电路总原理图 ...........................................................................................................- 29 - 附录B：74HC138 芯片版图....................................................................................................................- 30 -