LVDS
1.0 LVDS简介
LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
1.1 LVDS信号传输组成
LVDS信号传输一般由三部分组成，如图1所示：差分信号发送器，差分信号互联器，差分信号接收器。
图1 简单的单工LVDS接口连接图
差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成。
差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成。
差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。
1.2 LVDS的工作原理
图2 LVDS接口电路图
如图2所示，LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生生大约350mV的电压。驱动器的输入为两个相反的电平信号，四个nMOS管的尺寸工艺是完全相同的。当输入为“1”时，标号IN+的一对管子导通，另一对管子截止，电流方向如图2，并产生大约350mV的压降；反之，输入为“0”时，电流反向，产生大约350mV的压降。这样根据流经电阻的电流方向, 就把要传输的数字信号（CMOS信号）转换成了电流信号（LVDS信号）。接受端可以通过判断电流的方向就得到有效的逻辑“1”和逻辑“0”状态。从而实现数字信号的传输过程。由于MOS管的开关速度很高，并且LVDS的电压摆幅低（350mV），因此可以实现高速传输。其电平特性如下图所示
1.3 LVDS的国际标准
LVDS是目前高速数字信号传输的国际通用接口标准，国际上有两个工业标准定义了LVDS：ANSI/TIA/EIA(American National Standards Institute/Telecommunications Industry Association/Electronic Industries Association)和IEEE(Institute for Electrical and Electronics Engineering).
ANSI/TIA/EIA -644(1995年11月通过)标准定义了LVDS的电气规范，包括驱动器输出和接收器输入的电气规范，但它并不包括功能性的规范、传输协议或传输介质特性，这些与具体应用有关。
ANSI/TIA/EIA -644标准定义了无失真通道上的理论最大传输率为1.923Gbps，但其建议的最大速率为655Mbps；而IEEE P1596.3标准支持的最大传输率为250 Mbps。在两个标准中都指定了与物理通道无关的特性,这意味着，只要介质在指定的噪声容限内将信号发送到接收器，LVDS接口都可以正常工作。这样保证了LVDS能够成为多用途的接口标准。
IEEE P1596.3(1996年3月)是SCI(Scalable Coherent Inteface)的子集。该标准定义了SCI物理层接口的电气规范，它与ANSI/TIA/EIA -644相似，但ANSI/TIA/EIA -644更为一般，它主要面向多重应用，而IEEE建立SCI-LVDS的标准主要是为了SCI的接点间的通信。
1.4 LVDS技术的特点
LVDS技术和其他的接口相比,有着很大的优势,主要表现在下面几个方面:
1) 高速率：由于LVDS逻辑状态间的电压变化仅为350mV,因而能非常快地改变状态从而实现高速率。
2) 低功耗：随着工作频率的增加,LVDS的电源电流仍保持平坦,而CMOS和GTL技术的电源电流则会随频率增加而呈指数上升,这得益于使用恒流线路驱动器。电流源把输出电流限制到约3.5mA（功耗约为1.2mW）,同时也限制跳变期间产生的任何尖峰电流。这样在得到高达1.5Gbps的高数据率的同时而不明显增加功耗。恒流驱动输出还能容忍传输线的短路或接地,而不会产生热问题。LVDS降低了终端电阻压降,因此还降低了电路的总功耗。 3) 噪声性能好：LVDS产生的电磁干扰低。这是因为低电压摆幅、低边缘速率、奇模式差分信号,以及恒流驱动器的Is尖峰只产生很低的辐射。通过减小电压摆幅和电流能量，LVDS 把场强减到了最小；差分驱动器引入了奇模式传输，即等量方向相反的电流分别在传输线上传输，形成电流环路，使电流回路产生最低的电磁干扰；在差分信号的传输中，由于差分接受器只响应正负输入之差，因此当噪声同时出现在两个输入中时，差分信号的幅度并不受影响。
4）具有故障安全（fail-safe）特性确保可靠性：恒流式驱动不会对系统造成任何损害，所以LVDS驱动器可以带电插拔，另一特点是接收器的故障保护功能。LVDS接收器在内部提供了可靠性线路,保证在接收器输入悬空、接收器输入短路以及接收器输入处于驱动器三态输出或驱动器供电终止等情况下输出可靠(约定为“1”),防止产生输出振荡。
5）节省成本：LVDS技术可以用经济的COMS工艺实现，并且对电缆，连接器和PCB材料没有苛刻的要求。相对来说，LVDS可以低成本实现高性能。
6）集成能力强：由于可在标准CMOS工艺中实现高速LVDS，用LVDS模拟电路集成复杂的数字功能是非常有利的。
2.0 LVDS系统设计
L VDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不困难，下面将简要介绍一下各注意点。
2.1.0 PCB板
1）至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层。高速系统的设计通常将Vcc和地线用专门的层。固定的地线层用于稳定控制的阻抗（对于传输线的互连）。电源线和地线之间的窄带空间也是极好的高频旁路电容。
2）使TTL信号和LVDS信号相互隔离，否则TTL可能会交叉耦合到LVDS线上，最好将TTL 和LVDS信号放在不同的层上，并用电源／地层隔开；
3）保持发送器和接收器尽可能靠近接插件（LVDS端口侧）。这有助于保证噪声不会被带到差分线上，而且避免电路板及电缆线间的交叉EMI干扰。这个建议也有助于使线间的时滞最小化。这种时滞和长度成比例，所以限制长度也就限制了相位偏移；
4）保证LVDS器件电源质量；使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源／地层管脚放置；
5）电源层和地层应使用粗线，不要用50Ω设计规则于电源和地线布线，他们的任务时成为低的阻抗点；
6）保持PCB地线层返回路径宽而短，提供一个回路为镜像电路返回创造最短的环路；；7）电缆上应有两个系统间的地线的连线，这为短的路径上提供共模电流回路；
8）使用多过孔（至少两个）连接到电源层（线）和地层（线），表面贴电容可以直接焊接到过孔焊盘以减少线头。
2.1.1 布线
1）侧耦合的微带传输线（microstrip）和带状线（stripline）都有较好性能，可作为差分线。；2）侧耦合微带传输线能提供更好的差分阻抗Zo，还能实现从连接器焊盘到器件焊盘的无过孔连接，这提供“更干净”的互连。这种线的局限时只能在PCB板的最外两层走线，使布线通道密度受到限制；
3）带线状在信号间提供了更好地屏蔽；
4）LVDS信号的布线应是近耦合的并且是为100Ω差分阻抗而设计。
2.1.2 差分线
1）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于10ｍｍ），这样能减少反射并能确保耦合到的噪声为共模噪声。实际上，我们可以看到距离为1mm的差分信号辐射的噪声远远小于距离为3mm 的差分线对，因为在越近的布线上磁场的抵消就会越好。另外，差分线上的噪声更有可能表现为共模并被接收器抑制掉。因阻抗控制的好坏直接影响到信号完整性及延迟,为了确保信号在传输线当中传播时不受反射信号的影响，通常差分阻抗Zdiff为（100±10）Ω。
LVDS分外层微带线（microstrip）和内层带状线（stripline）两种，如上图所示。当设计一个特殊的差分阻抗Zo(Zdiff)于侧耦合线上时，建议调整布线宽度“W”来改变Zdiff,而不要调整“S”，“S”应符合PCB供应商指定的最小间距。在设计过程中可以应用国半的传输线快速设计Rapiddesigner)滑尺(lit# 633200-001 米制或#633201-001 英制)及应用说明AN-905
（lit# 100905-001)来计算Zo及Zdiff，也可以用下面的阻抗计算公式：
微带线（microstrip）：
带状线（stripline）：
为了产生足够的耦合，线对导体间的距离应保持在一个最小值（注意必须保持匹配的传输阻抗）。带状线电源合地层/走线不应比导线间距离更近，以保证导线间的更紧密耦合。一个好的原则是保持S 各PCB板材质的一般介电常数(Er)如下，请教PCB供应商，让其给出你想用的特殊材质的实际数据。注意。在大多数LVDS应用中，广泛应用的FR-4PCB材质时可接受的。Teflon约为FR-4的4倍价格，但可考虑作为100MHZ以上的设计。也注意Er在同一板内也会有变化。FR-4PCB板在同一板上有10％的变化而造成非对称的事并非罕见，这事保持差分线靠在一起的另一个理由。 （B）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射； （C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离； （D）尽量减少过孔和其它会引起线路不连续性的因素； （E）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替； （F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差2）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射； 3）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；4）尽量减少过孔和其它会引起线路不连续性的因素； 5）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替； 6）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。 2.1.3 终端负载 1）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压； 2）典型地在接收端地末端地线对上跨接一个电阻就足够了； 3）最好使用精度１～2%的表面贴电阻跨接在差分线上，这个终端电阻到接收器的距离应小于7mm(最大12mm),必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以更好滤去共模噪声。 2.1.4 空闲引脚 LVDS输入――让空闲LVDS接收器输入端悬空，除非特殊的元件手册指出不同。其内部防错特性将锁定输出为高。这些接收器输入端的空脚不应连到象电缆或场的PCB走线灯噪声源上－在管脚附近悬空。LVDS接收器是高速、高增益器件，只有少量的噪声，如果拾取差分信号将导致接收器动作。这将在输出端产生错误传输而且会增加功耗 LVDS及TTL输出――让所有空LVDS及TTL输出端悬空以节省功耗，不要将它们连到地线上；TTL输入――连接无用地TTL发送/驱动输入及控制/使能信号到电源或地或某种可能保持开路地情况。有些器件提供内部下拉（或上拉）器件来偏置其管脚，这类信息通常包含在管脚描述表中。 2.1.5 探测LVDS传输线 通常用一个高阻抗（>100KΩ）,低电容（<0.5pf）的带宽（>1GHz）示波器来探测/观察LVDS 信号。不适当的探头将会给出不真实的结果。LVDS不倾向于加载一个50Ω负载接地。这将扭曲差分信号而使发送器产生偏移电压。由于匹配和平衡的关系建议用差分探头而不是两个标准示波器探头。示波器/探头的带宽最少为1或2GHz。Tektronix和Agilent（HP）都有探头能较好适用于测量LVDS信号。 2.1.6 LVDS I/O负载――保持平衡 1) 由于LVDS是低电流（3.5mA）驱动输出，应避免使用大负载器件。如果需要额外的ESD 保护器件，应选用那些不会显著增加LVDS输出负载的零件。内置ESD保护功能的连接器是个不错的选择。 2）尽量不要破坏差分信号的平衡，线对上的两条线保持均衡 2.1.7 地线回路 一个导体所载电流需要通过系统某些部分的反相镜像电流返回。这个返回电流通路会时最小电阻通路 因LVDS是差分，流进线对中一根导线的信号电流将从另一根导线流回，从而形成完整的电流回路，这是理想状况。因为电流返回且由于线对的走线非常靠近，天线环面积最小。然而实际信号上有一些必须返回的共模噪声电流，这些共模电流将被电容耦合到地而且通过最小阻抗路径返回到发送端。因此，在差分系统中，收发器之间必须有一个短的地电流回路。 在PCB上，最好地电流回路是一个在LVDS信号下面地统一地、完整的地线层，这个地线层允许共模电流直接在LVDS信号下面回流，这个最近的耦合通路就是最小阻抗的通路，这意味着电流环面积是最小的。 2.2.0 LVDS和降低EMI 高速数据传输通常意味着很快的边缘曲率和高的EMI，可是LVDS有许多积极的特性有利于降低EMI: 1)低输出电压摆幅（≈350mv） 2)相对低的边缘曲率，dv/dt≈0.35v/0.35ns＝1v/ns 3)差分（奇模式工作），所以磁场趋于抵消 4)“柔和”输出角传输 5)由于低的电流模式工作及内部电路设计产生最小的Icc尖峰 低EMI的差分信号设计中应考虑两个最重要的因素： 1）每个线对的导体间紧密耦合：线对内导体的紧密耦合不仅能减少EMI,而且还有助于确保耦合到导体上的噪声成为正如共模相等的噪声，这将会被接收端抑制掉。由于差分对是一个电流环，最小化的导线距离也就减少了天线环。 2）每个线对内的导体间的不平衡最小化：虽然一个系统内物体间场的相互作用是复杂的而且是难以预测的（尤其是动态的情况），单某些共性的事是可以做的。信号线的阻抗必须是受控的，如果一条布线上的阻抗对应另一条有变化，这条线上信号的电压和场将与其同伴而行，这会产生更多额外的场，导致更多的EMI。可遵循的基本原则是，如果任何的间断必须被带到接近差分线，那就让它平等地影响线对中的两根线。这间断包括：元器件、过孔、电源和地层、PCB走线等等。 2.2.1 差分信号的电磁辐射 当今飞速增长的数据传输速率以及苛刻的电磁兼容（EMC）标准，使得电磁辐射越来越受关注。系统系统设计者通常最关心的远场电磁辐射，通过不受屏蔽的横向电磁波(TEM)的传播能够穿过屏蔽层，从而导致系统不能通过EMC测试。一围绕在导体周围的场通常是和电压或电流成比例的，这对LVDS来说是很小的。这些场和周围环境相互影响，这就是为什么EMI是如此难以预测的原因。这个场会减低LVDS的性能，这就是为什么让差分线" + "和" -"信号相互紧靠绞合在一起的原因。如下所示的CMOS /TTL这种单端线上几乎所有的电场线都从导体自由辐射出去，这些场会被其它目标所截获，但是一些能过通过TEM波传播，离开这个系统从而导致EMC问题。 电磁场在差分信号（b）通过耦合相互抵消和单端信号（a）的比较 然而，平衡的差分线上面有相等反向的（奇模式）信号。这就意味着中间的磁力线趋于抵消，而且电场趋于耦合。这些耦合的电场是“中断的”，不会以TEM波的形式传播出紧邻导体之外，只有这种边缘的场才能传出到较远的地方，因此，相对于单端信号，耦合的差分 信号会有更少的场能量以TEM波的形式而传播，而且“+” and/“–”信号靠得越近耦合效果就越好。 共模信号（a），理想相等反向的奇数模式信号（b）,差分线的非平衡信号（c） 很明显的，两条导体(“+” 和“–”)的电压和电流并非总是相等和反向。对于LVDS，直流电流永不流向同一个方向，如图（a）,但是多方面的因素能够导致电流的不平衡图（c）相对于图（b）理想的情况。当这个不平衡发生的时候，由于两个导体的长度不相等，一个超出场边缘的场产生了。这个超出边缘的场能以TEM波发射出去而导致更多的EMI。 如下图所示，在微带和带状线PCB板布线上可以看到类似的结果。微带线及带状线在理想情况下分别如图（a）和图（b）所示。这里我们可以看到微带线的地层有助于从下面耦合附加的场线,试图增加更多的场线及减少EMI。带状线也完全屏蔽了导体，因此能显著得降低EMI，但是其传播速度更慢（约比微带线慢40％），更多的PCB板层，附加的过孔，这就难于达到100Ω的差分阻抗Zo（Zdiff）。更多的屏蔽能成功用于微带线，如图（d）所示，用屏蔽线－或者任何线－在单侧（c）会产生不平衡，从而增加EMI。地线屏蔽线应以适当的距离（<1/4波长）有很多的过孔连到下面的地层，而且应放在距离差分线至少2s的地方。 微带传输线（a）和带状传输线（b）上的理想差分信号，非平衡屏蔽线的负面效应（c）和 平衡屏蔽线的正面效应（d）。 2.3. 0 LVDS的防错偏置 大多数LVDS接收器有内部放错电路在，在某些错误条件下迫使输出处于已知逻辑状态（高）。这些条件包括开路、短路、以及终端的接收器输入。支持用参考元件的数据手册来决定哪种类型的防错类型。下面是LVDS防错条件的概述： 输入端开路：不用的接收器输入端应开路，不要将其连接到地或其它电压上。内部的防错偏置电阻会将“+”输入高，“-”输入低信号，这样就保证一高的，稳定的输出状态，使得功耗及切换噪声最小。 端接的输入脚：如果电缆被拿走而接收器输出端跨接终端电阻，那么输出将是稳定的（高）。端接的输入脚－噪声环境：当电缆从发送端断开或者发送器处于第三态时，防错必须保证输入短路：当输入短路时接收器的输出端将保持在“高”状态。这只当作一种出错的条件保护。跨在接收器输入端的电压不确定。 2.3.1 在噪声环境中提高防错能力 内部防错电路设计用于产生/吸收一个非常少量的电流，为悬空的接收器输入端，短路的输入端及终端的输入端提供防错保护。这个电路并不是设计用于当发送端的电缆断线或发送器处于高阻态这样噪声环境的。当这种情况发生时，电缆就成为了悬空的天线，会带来噪声。如果这个拾取的差分噪声超出内部防错电路能力的话，接收器就会切换或者振荡。要是在应用中出现这种情况。建议使用平衡/屏蔽的电缆，以减少其差分噪声。也可增加一个外接防错电阻来形成更大的噪声容限，然而多的防错电流将导致均衡的LVDS输出驱动（环路）电流失去平衡，且信号质量会有所下降。 3. 电缆及连接件 3.1 概述 LVDS在选择电缆及连接件时，应注意以下几点： 1）使用受控阻抗煤质，差分阻抗约为100Ω，不会引入较大地阻抗不连续性； 2）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；3) 如果电缆长度小于0.5m，大部分电缆都能有效工作；距离在0.5m～10m之间时,Cat 3(Categiory3)双绞线对电缆效果好、便宜并且容易买到；距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。 3.2 .0 电缆及连接件的选择 尽量用平衡电缆（双绞线，双芯电缆，或者紧密耦合的差分布线电路）。LVDS可以使用广泛的多种介质，在LVDS标准中没有指明精确的介质，它时被完整的接口标准的参考标准所定义。这包括介质、数据率、长度、连接件、功能以及管脚分配，在有些非常短（<0.3m）的应用中，可使用带状电缆或柔性电路。无论选择什么样的电缆，遵循以下的建议有助于设计效果。 3.2.1 柔性电路 对于非常短的走线，柔性电路时最好的选择，但是它难于屏蔽，可用于系统内板间互联。 1）紧密耦合差分线对的成员（S 3）用地线屏蔽线布在有空间的线对之间，以频繁的间隔用过孔连接这些地线到地层。 3.2.2 带状电缆 带状电缆既便宜又易于使用屏蔽，带状电缆不适合于高速差分信号（难于实现好的耦合），但对于短距离还是可用的。 1）如果必须使用带状电缆，则用地线分隔每对信号线，不要让信号线在电缆的边缘； 2）如果可能的话就用屏蔽的电缆，屏蔽的扁平电缆也会用到。 3.2.3 双芯电缆 双芯电缆较柔软，又低的时滞而且每对线都有屏蔽层包围相互隔离。由于它们不绞合，在线对内及线对间就有非常低的时滞。这些电缆可用于长距离传输，通常应用于channel link及FPD-Link中。 1）每对线的牵引线需要在插头处连在一起以减少引线数目； 2）不用的导线接地或接终端电阻。 3.2.4 双绞线 双绞线电缆是好的低成本的解决方案。它能较好的平衡，较灵活，且依应用场合的时滞允许能较长距离使用。它常常是有一个总的屏蔽层或者每对线有一个屏蔽层在加一个总的屏蔽层。由于这种结构，安装连接就比较困难。 1）对于LVDS双绞线是好的选择。三类线（CAT3）可较好地传约10m远，而CAT5可传更远的距离； 2）为了最低的时滞，将相关时滞的线放在一起（在线对之间同样的环可以最小化时滞；3）将不用的导线接地或接终端电阻（不要悬空）。 3.2.5 连接件 连接件不仅依赖于应用场合，也依赖于所用的电缆系统与引脚数，是否要屏蔽以及其它引脚形状。标准的连接件用于低速率的介质，而优化的低时滞连接件被开发用于高速应用介质。 Lead Skew Potential Skew－Connector Depondent 1）如果可能，选择低时滞，阻抗匹配的连接件 2）将每对线的成员聚合在一起。一对线靠在一起不要彼此分开，这样做是为了保持平衡，而且有助于保证拾取的外部噪声是共模特性而不是差模特性； 3）有些连接件对于不同的引脚有不同长度的引线。按相同长度引线，分开每对线； 4）在线对之间放上地线引脚。尤其要用地线将TTL/CMOS信号和LVDS信号分开； 5）将末端引脚接地。如果可能，则不要用末端引线传输高速信号，因为它们会产生不平衡；6）将不用地脚接地或接终端电阻。 1 引言 1.1 课题研究背景 如今，高速处理器、多媒体、虚拟现实以及网络技术所需传送的数据量越来越大，速度越来越快。目前存在的点对点物理层接口如RS-422，RS-485，SCSI以及其它数据传输标准，由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任此任务。因此,采用新的I/O接口技术来解决数据传输这一瓶颈问显得日益突出，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。 LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速数据传输和低功耗的一种通用点对点物理接口技术。它使用一种低摆幅差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电流驱动输出实现了低噪声和低功耗。 本次设计拟将设备接入通用PC以方便控制和数据验证。然而与PC机连接的接口有多种，如串口，并口，USB接口等，鉴于如下原因本设计采用USB接口：USB 具有传输速度快（USB1.1是12Mbps，USB2.0是480Mbps, USB3.0是5 Gbps），使用方便，支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等，几乎所有的外部设备。USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘等。USB自从1996年推出后，已成功替代串口和并口，并成为当今个人电脑和大量智能设备的必配的接口之一。 1.2 课题相关技术的发展与现状 1995年11月，以美国国家半导体公司为主推出了ANSFTIAjEIA一644标准1996年3月，IEEE公布了IEEE1596.3标准。这两个标准注重于对LVDS接口的特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等没有明确。LVDS可采用CMoS、GaAs或其他技术实现，其供电电压可以从+5到+3.3v，甚至更低;其传输介质可以是PCB连线，也可以是特制的电缆。推荐的最高数据传输速率是655MbPs，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923GbPs。 LVDS的接口电路设计 丁宏伟 摘要：LVDS是一种小振幅差分信号技术,使用这种技术传输速率可以达到数百兆,甚至更高; LVDS具有更低的功耗、更好的噪声性能和更可靠的稳定性。简要地介绍了LVDS的原理及优势,分析了LVDS接口设计要注意的问题。 关键词：LVDS；接口；PCB 中图分类号：TP336 文献标志码：A 引言 LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS这种技术的核心是采用极低的电压摆幅(约350 mV)高速差动传输数据，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。 1 LVDS驱动器和接收器工作原理 LVDS定义在2个国际标准中: IEEE P1596.3 (1996 年3 月通过) , 主要面向SC I ( ScalableCoherent Interface) ,定义了LVDS的电特性,还定义了SC I协议中包交换时的编码; ANSI /EIA -644 (1995年11月通过) ,主要定义了LVDS的电特性,并建议了655 Mb / s的最大速率和1. 823Gb / s的无失真媒质上的理论极限速率。在2个标准中都指定了与物理媒质无关的特性,这保证了LVDS能成为多用途的接口标准[ 1]。 如图1所示，LVDS电路由驱动器和接收器以及终端匹配电阻组成。M1、M2、M3和M4是尺寸、工艺相同的NMOS管开关。驱动器的输出接在阻值为100Ω的终端电阻上，构成回路。驱动器工作时，NMOS开关M1和M4以及M2和M3在CMOS信号的作用下轮流导通和截止，在输出端产生±3．5 mA的回路电流。绝大部分驱动电流将流经100Ω的终端电阻，并在接收器输入端产生大约350 mV的压降。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生了一个有效“0”或“1”的逻辑状态。从而把一个CMOS信号转换成了LVDS[ 2]。 V-by-One接口信号驱动原理（3840*2160） 一、时钟与像素点关系 一场：60Hz-16.667ms，2250行（2160行有效） ——刷新像素点：3840*2160个/Vertical 一行：135KHz-7.407us，（=60Hz*2250），4400=550*8点（3840点=480*8点有效）——刷新像素点：3840个/ Horizontal Clock：74.25MHz-13.468ns，（=135KHz*550） ——刷新像素点：8个/Clock 以上，可参考《附录A：屏规格书信号时序特性》。 二、V-by-One信号传输规则 每个Clock（DCLK），V-by-O接口有8对差分对（lane0~lane7）同时传输，每对差分对负责一个Pixel；共8个Pixels一起传输数据。 以上，可参考《附录B：屏规格书每场画面时序》与《附录C：屏规格书单区与双区的驱动方式（每一行）》。 每对差分对同时串行传输4Bytes字节（共32bits，V-by-One传输协议有40bits）；（每bit周期0.3367ns=13.468ns/40，2,97G带宽） 或按照公式计算：4(byte)×8×（10/8）×（594MHz/8lines）=2,97G 以上，可参考《附录D：屏规格书数据传输格式》与《附录E：V-by-O协议文件截图》。 信号最小单位为bit，1bit的数据长度合成眼图（1UI=0.3367ns=336.7ps），可通过眼图测试得具体信号特性； 以上，可参考《附录F：V-by-O接口输入端眼图》。 附录C：屏规格书单区与双区的驱动方式（每一行） 1．LVDS输出接口概述 液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、 像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。采用TTL 接口，数据传输速率不高， 传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。 那么，什么是LVDS输出接口呢LVDS，即Low Voltage Differential Signaling ，是一种低压差分信号技术接口。它是美国NS公司（美国国家半导体公司）为克服以TTL 电平方式传输宽带高码率数据时功耗大、EMI 电磁干扰大等缺点而研制的一种数字视频信号传输方式。 LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差 分进行数据的传输，即低压差分信号传输。采用LVDS输出接口，可以使得信号在差分PCB线或平衡 电缆上以几百Mbit ／s 的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功 耗。目前，LVDS输出接口在17in 及以上液晶显示器中得到了广泛的应用。 2．LVDS接口电路的组成 在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。LVDS发送器将驱动板主控芯片输出的17L 电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性 电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL 电平 的并行信号，送往液晶屏时序控制与行列驱动电路。图1所示为LVDS接口电路的组成示意图。 LVDS屏线及屏接口定义 现在碰到液晶屏大多是LVDS屏线,经常碰到什么单6,双6 单8双8.如何区分呢? 方法数带“+-”的这种信号 线一共有几对，有10对的减2对就是双8，有8对的减2对就是双6。有5对的 减掉1对是单8，有4对的减掉1对是单6，数+/-线一共有多少对。说通俗点就 4对——单6 5对——单8 8对——双6 10对——双8 方法2 拧开螺丝看看主板里面的电路，一般每对数据线之间都有一个100欧姆的电阻 ，看到4个的话就是单6位的屏，看到8个的话就是双六位，5个的话一般是单8位，有10个一般就是双8位，当然有资料的话就不用这么麻烦，也有TMDS 也用这种20PIN的连接头的，比如LG的LP141X1，不过基本上很少lvds的接口的定义20PIN单6定义： 1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空每组信号线之间电阻为（数字表120欧左右） 20PIN双6定义 1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+;19：CLK1- 20：CLK1+每组信号线之间电阻为（数字表120欧左右） X20PIN单8定义： 1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+ 每组信号线之间电阻为（数字表120欧左右） 30PIN单6定义： 1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空每组信号线之间电阻为（数字表120欧左右）' 30PIN单8定义： 1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20： LVDS接口标准 LVDS接口是LCD Panel通用的接口标准，以8-bit Panel为例，包括5组传输线，其中4组是数据线，代表Tx0+/Tx0-... Tx3+/Tx3-。还有一组是时钟信号，代表TxC+/TxC-。相应的在Panel 一端有5组接收线。如果是6-bit Panel则只有3组数据线和一组时钟线。 LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS 即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。 1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。1996年3月，IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB连线，也可以是特制的电缆。标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。 ---- OpenLDI标准在笔记本电脑中得到了广泛的应用，绝大多数笔记本电脑的LCD显示屏与主机板之间的连接接口都采用了OpenLDI标准。OpenLDI接口标准的基础是低压差分信号（Low Voltage Differential Signaling，LVDS）接口，它具有高效率、低功耗、高速、低成本、低杂波干扰、可支持较高分辨率等特点。LVDS接口在电信、通讯、消费类电子、汽车、医疗仪器中广泛使用，并已经得到了AMP、3M、Samsung、Sharp、Silicon Graphics等公司的支持。为了向台式机领域渗透，NS公司又专门针对LCD显示器推出了新的支持OpenLDI标准的芯片组DS90C387和DS90CF388，新的芯片组支持从VGA（640×480）～QXGA（2048×1536）的分辨率。 ---- DVI标准虽然还没有OpenLDI标准那样声名显赫，应用也没有OpenLDI标准那样普遍。但是由于有Intel、IBM、HP等大公司的加入，DVI的应用前景被普遍看好，一些数字型CRT显示器、LCD显示器和数据投影机中已经采用了符合DVI标准的数字显示接口。 ---- 目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的D/A（数字/模拟）转换器转变为R、G、Ｂ三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应的处理电路，驱动控制显像管生成图像。而对于LCD、DLP等数字显示设备，显示设备中需配置相应的Ａ/Ｄ（模拟/数字）转换器，将模拟信号转变为数字信号。在经过Ｄ/Ａ和Ａ/Ｄ2次转换后，不可避免地造成了一些图像细节的损失。 ---- DVI标准由DDWG于1994年4月正式推出，它的基础是Silicon Image公司的PanalLink 接口技术，PanalLink接口技术采用的是最小化传输差分信号（Transition Minimized Differential Signaling，S）作为基本电气连接。如附图所示，计算机中生成的图像信息传送到显示处理单元（显卡）中，经处理并编码成数据信号，数据信号中包含了一些像素信息、同步信息以及一些控制信息，信息通过3个通道输出。同时还有一个通道用来传送使发送和接收端同步的时钟信号。每一个通道中数据以差分信号方式传输，因此每一个通道需要2根传输线。由于 LVDS高速并口通信协议设计 摘要: 提出高速数据传输系统中IEEE802.3千兆网卡与同步静态存储器间非对称点对点高速通信接口和通信协议设计方案，接口速率不低于1 Gb/s。基于高速接口中常用的低电压差分信号技术，电气连接单向使用5路低摆幅差分信号对,其中1路时钟，4路数据，双沿采样源同步传输；基于适用于短传播延时的停止等待自动重复请求协议，通信协议使用命令——应答机制；利用模256校验保证数据的可靠传输。理论分析表明，通信接口带宽可达1.2 Gb/s，协议效率在99%以上，协议工作稳定可靠，在满足千兆网卡全速接收转发数据的情况下，高速并口带宽仍有裕量。关键词: 高速传输系统； LVDS并口；通信协议；停止等待； IEEE802.3 非对称的点对点通信在应用中十分常见，非对称指的是某一方向的数据传输量明显大于相反方向。高速数据传输系统主要传输图像数据，需要完成由PC向存储设备的高速传输，它是非对称的。针对图像数据的高速传输，美国国家半导体公司推出了CameraLink标准[1]，美国自动化成像协会提出了GigE Vision标准[2]。这两个标准均整合了相机，GigE Vision 甚至集成了部分TCP/IP协议，而系统中数据传输是由以太网、高速接口级联而成，故不可以直接使用以上标准。对于点对点通信，有着完备的协议和专用设备，如USB3.0[3]接口。但对于本系统简单的点对点高速传输，其实现比较复杂。高速总线主要有HOTLink和低摆幅差分信号LVDS(Low Voltage Differential Signaling)[4]，其中LVDS可以在差分PCB线对或平衡电缆上以几百兆至几千兆比特每秒的速率传输数字信号，在实际中应用较多，Cameralink 标准的电气连接也是基于LVDS的。为提高带宽，LVDS标准提议使用提高总线位宽的方法[5]，三线同步串行传输已得到实现[6]。同样，使用DDR传输也是提高带宽的一种方法，也已实现[7]。本文结合增加总线位宽和DDR传输两种方法，提出一种基于LVDS并口的通信协议：帧格式、数据分包方法，分析协议效率和基于停止等待ARQ的差错、流量控制方法，在IEEE802.3千兆以太网的应用中证明该协议完全可行。1 高速数据传输系统高速数据传输系统通过存储设备连接显示设备，通过IEEE802.3千兆网卡连接控制计算机,其结构。 千兆网卡和存储设备分别由两片FPGA控制，数据经FPGA通过高速接口传输至存储设备，为使千兆网卡能全速工作，接口速率至少为1 Gb/s。 2 停止等待ARQ通信协议设计2.1 协议电气接口由于千兆网卡和SDRAM间为超短距离传输，故本协议使用LVDS接口。为提高接口速率，采用并行接口[5]；为减少传输数据冗余，采用源同步，即1路时钟，4路数据，双沿采样(DDR)的源同步方式。此时当时钟频率为150 MHz 时，总理论带宽就可达1.2 Gb/s。2.2 帧格式通信协议的设计中首要问题是帧格式的设计[8]。超近距离非对称点对点通信有源端、宿端明确、误码率低的特点，故帧格式设计依照减少冗余、降低校验复杂度的原则。其由命令帧和应答帧组成，帧格式。传输数据的长度以字节为单位，上升沿发送高4位数据，下降沿发送低4位数据，每一个时钟周期正好传送1 B 数据。 2.2.1 开始停止界定符一帧的开始由前导码标志，但无停止码，数据的长度由长度字段指示。为保证每次通信开始时数据总线均发生翻转，前导码使用FF00；总线空闲时，保持最后发送的数据不变。2.2.2 其他字段命令帧由长度、类型、数据、校验字段构成：长度字段长度为2 B，高字节先发，其表示“类型”、“数据”、“校验”字段总长度；类型字段长度为1 B，最多可表示256种命令(例：0x10:写寄存器，0x11:读寄存器，0x12:写RAM数据)；数据字段长度可变，数据类型为写寄存器时其由 1 B 的写寄存器地址和1 B的写寄存器内容组成,为读寄存器时由1 B的读寄存器地址组成,写RAM LVDS接口介绍 LVDS 是英文Low-Voltage Differential Signaling 的缩写，即低压差分信号。LVDS 因其具有低噪声，低EMI，低功耗，高比特率，连接简单等特点，是当前液晶体电视中图像信号从信号处理板到显示屏的主要连接方式。一、LVDS LVDS 电路原理电路原理电路原理及电气特性及电气特性及电气特性 LVDS 的规范由TIA/EIA-644 标准定义，其驱动和接受电路如下： LVDS 的规范由TIA/EIA-644 标准定义，其驱动和接受电路如下： LVDS 的电气特性如下表所示： 因为LVDS 接口采用低摆幅的差分信号来传输数据，对应的功耗极低，噪声很小，因而可以有很高的传输速率和比较远的传输距离。标准中推荐的最大传输比特率655Mbps，而理论上的最大传输比特率可以达到1.923Gbsp，传输距离可以达到10M。 LVDS 数据发送方式 在液晶体电视中，需要输出到显示屏的信号是并行的图像信号和控制信号，而LVDS信号是串行传输的，所以在发 送端需要将并行数据转换为串行数据。以8bit RGB 显示屏接口为例，每个显示周期需要传输8bit 的R信号，8bit 的G 信号，8bit 的B信号，及VS，HS，DE信号，总共为27 BIT。而每对LVDS 信号线在一个TX 周期里只能传输7 BIT 数据，所以需要4 对数据线，外加一对时钟线。LVDS 并串转换如下图所示： 上图中的每一组对线称为一个Pair，4 组数据线加一对时钟线称为一个 Channel ，LVDS 发送器总是将一个像素数据映射到（remapping）一个Channel 的一个发送周期（TX CLK）中。如果是6BIT 显示屏，则并行数据有21 位（18位RGB 加3位控制信号），因此LVDS 接口每个Channel只需要3对数据线和一对时钟线。如果是10BIT 显示屏，则并行数据有33位（30位RGB 加3位控制信号），因此LVDS 接口每个Channel需要5对数据线和一对时钟线。 通常，LVDS 接口的时钟为20MHz 到85MHz，因此对于输出像素时钟低于85MHz的信号，只需一个Channel 就可以；而对于输出像素时钟高于85MHZ的信号，比如1080P/60HZ的输出，像素显示时钟为148.5MHz，就不能直接用一个Channel传输，而是将输出的像素按顺序分为奇像素和偶像素，将所有的奇像素用一组LVDS 传输，所有的偶像素用另外一组LVDS 传输。也就是说，需要两个Channel来传输1080P/60HZ 的信号。对于像素显示时钟更高的信号，比如1080P/120HZ显示，则需要4个Channel来传输。两Channel、4 Channel的像素分配分别如图4、图5所示： lvds接口定义及原理知识 LVDS接口定义 作者:bechade 更新时间:2007-9-22 7:31:10 文章录入:chfygl -------------------------------------------------------------------------------- 20PIN单6定义： 1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16空17空18空19 空20空 每组信号线之间电阻为（数字表120欧左右） 20PIN双6定义： 1：电源2：电源3：地4：地5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+ 19：CLK1- 20：CLK1+ 每组信号线之间电阻为（数字表120欧左右） 20PIN单8定义： 1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16：R3- 17：R3+ 每组信号线之间电阻为（数字表120欧左右） 30PIN单6定义： 1：空2：电源3：电源4：空5：空6：空7：空8：R0- 9：R0+ 10：地11：R1- 12：R1+ 13：地14：R2- 15：R2+ 16：地17：CLK- 18：CLK+ 19：地20：空- 21：空22：空23：空24：空25：空26：空27：空28空29空30空 每组信号线之间电阻为（数字表120欧左右） 30PIN单8定义： 1：空2：电源3：电源4：空5：空6：空7：空8：R0- 9：R0+ 10：地11：R1- 12：R1+ 13：地14：R2- 15：R2+ 16：地17：CLK- 18：CLK+ 19：地20：R3- 21：R3+ 22：地23：空24：空25：空26：空27：空28空29空30空 每组信号线之间电阻为（数字表120欧左右） 30PIN双6定义： 1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16： LVDS接口电路及设计 摘要：本文介绍了LVDS接口的基本原理和电特性，通过与其他接口技术进行对比，反映出LVDS接口在高速数据传输应用方面的优势，并结合实例指出了LVDS接口电路的设计原则。关键词：低电压差分信号；电压摆幅；接口；驱动器；接收器 概述 LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA （电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。 1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。1996年3月，IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB 连线，也可以是特制的电缆。标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。 LVDS接口的原理及电特性 一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100Ω的导体连接而成，如图1所示。驱动器的电流源（通常为3.5mA）来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻，从而在接收器输入端产生的信号幅度大约350mV 。通过驱动器的开关，改变直接流过电阻的电流的有无，从而产生“1” 和“0”的逻辑状态。在有些最新生产的LVDS接收器中，100Ω左右的电阻直接集成在片内输入端上了，如MAXIM公司的MAX9121/9122等。 在LVDS系统中，采用差分方式传送数据，有着比单端传输方式更强的共模噪声抑制能力。道理很简单，因为一对差分线对上的电流方向是相反的，当共模方式的噪声耦合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的影响很小。这样，就可以采用很低的电压摆幅（见表1）来传送信号，从而可以大大提高数据传输速率和降低功耗。 LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。 如上图，就是一块单六位LVDS 30针接口的液晶屏，其中1脚GND就是地，2脚、3脚VCC就是电压，4、6、7脚为存储IC（一般为24C之类的芯片）的读写信号脚，就是我们常换DELL机器的屏所说的码片，这里面存储了屏的一些信息，如型号、生产日期等，DELL 之类的少类的机器就往屏上这个IC里写入了自家的识别信号。8脚R0-、9脚R0+为第一组LVDS信号，依次类推，每往下一组信号中间都空一脚，共三组R-及R+信号，一直到接口的17脚CLKIN-、18脚CLKIN+，这两脚很重要，断开一根线，屏就无法显示，R-+的信号，少了一根两根还可以点亮屏，当然会显示不正常！这四对信号用数字表量阻值表现为100欧--120欧（不同屏）。 像我以前装液晶显示器的时候，这个单六位LVDS，只要对应单六位，再对应屏的分辨率（分辨率很重要）写个程序，屏线只用十根线，几乎就可以点亮这类的屏！这类屏我们常称为单六，当然液晶显示器的屏还有单八，单八的就多了对R3-和R3+，别小看这多出的一对信号，液晶屏的色彩就会多很多~单八位的己经过时了，以前15寸的液晶显示器的屏很多都是单八位的。当然，还有双八的~现在的市面上的液晶显示器都是双八位的接口啦~ 这里，我可以大胆的说：笔记本上用的都是单六，和双六的~现在液晶显示器上用的都是双八位了，早期的还有TTL、TMDS、TCON接口的，这类接口的我们修本的完全不必了解。扯远了。。。当然，你别和我说：我狗年马日拆的一台液晶显示器里怎么就是单六的……这个就是中国的山寨文化了，你们都懂的……. 真正用于笔记本上的屏全部都是单六的，高档机有双六的，双六接口的就是我们所说的高分屏了。 以前如果超过了1280X800的分辨率的屏就一定是双六或双八的，当然现在出的LED的屏也是这样的，只不过单六的分辨率到了1366X768，略高一点点而己！LED的屏，屏信号也是LVDS的，说的LED只不过是背光源是LED发光的而己~ 双六接口的高分辨率的屏，多了四对信号： RS0-、RS0+，RS1-、RS1+，RS2-、RS2+，CLK2-、CLK2+。（有的屏的PDF档里为RB0-、RB0+之类的，其实都一样）: 如果我们接双六屏线的时候，这四对信号不能接到R0-至CLK1+上面去，否则……你们懂的~ 早期的20针的笔记本屏的定义如下，懒得找图了，直接在百度找个定义说明，略加修改，你们自己研究下吧： 20PIN单6定义： 1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空17空18空19 空20空； 每组信号线之间电阻为（数字表100~120欧左右） 20PIN双6定义： 1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+ 19：CLK1- 20：CLK1+6； LVDS接口与MIPI接口 MIPI?(Mobile Industry Processor Interface) 是2003年由ARM, Nokia, ST ,TI等公司成立的一个联盟，目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。 MIPI联盟下面有不同的WorkGroup，分别定义了一系列的手机内部接口标准，比如摄像头接口CSI、显示接口DSI、射频接口DigRF、麦克风 /喇叭接口SLIMbus等。统一接口标准的好处是手机厂商根据需要可以从市面上灵活选择不同的芯片和模组，更改设计和功能时更加快捷方便。下图是按照 MIPI的规划下一代智能手机的内部架构。 MIPI是一个比较新的标准，其规范也在不断修改和改进，目前比较成熟的接口应用有DSI(显示接口)和CSI（摄像头接口）。CSI/DSI分别是指其承载的是针对Camera或Display应用，都有复杂的协议结构。以DSI为例，其协议层结构如下： CSI/DSI的物理层（Phy Layer）由专门的WorkGroup负责制定，其目前的标准是D-PHY。D-PHY 采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。 D- PHY的物理层支持HS(High Speed)和LP(Low Power)两种工作模式。HS模式下采用低压差分信号，功耗较大，但是可以传输很高的数据速率（数据速率为80M～1Gbps）； LP模式下采用单端信号，数据速率很低（<10Mbps），但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能够减少功耗。下图是用示波器捕获的MIPI信号，可以清楚地看到HS和LP信号。 常见LVDS 接口液晶屏定义 20PIN 单 6 定义： 1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11 ：R2- 12：R2+ 13：地14 ：CLK- 15 ：CLK+ 16空 17 空 18 空 19 空 20 空 每组信号线之间电阻为（数字表 120 欧左右） 20PIN 双 6 定义： 1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：R1- 8 ：R1+ 9：R2- 10 ：R2+ 11 ： CLK- 12：CLK+ 13： RO1- 14 ：RO1+ 15： RO2- 16 ：RO2+ 17： RO3- 18 ： RO3+ 19： CLK1- 20 ： CLK1+ 每组信号线之间电阻为（数字表 120 欧左右） 20PIN 单 8 定义： 1：电源 2：电源 3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11 ：R2- 12：R2+ 13：地14 ：CLK- 15 ：CLK+ 16 ： R3- 17 ：R3+ 每组信号线之间电阻为（数字表 120 欧左右） 30PIN 单 6 定义： 1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11 ：R1- 12： R1+ 13：地14 ：R2- 15 ：R2+ 16：地17 ：CLK- 18 ：CLK+ 19：地20：空- 21 ：空22：空23：空24：空25 ：空 26 ：空 27 ：空 28 空 29 空 30 空 每组信号线之间电阻为（数字表 120 欧左右） 30PIN 单 8 定义： 1：空 2：电源 3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11 ：R1- 12： R1+ 13：地14 ：R2- 15 ：R2+ 16：地 17 ： CLK- 18 ：CLK+ 19：地 20 ：R3- 21 ：R3+ 22：地 23：空 24：空 Design FPGA LVDS LVDS(Low-Voltage Differential Signaling) IEEE Std1596.3 SCI-LVDS ANSI/TIA/EIA-644 250MHz624 MHz TI NS LCD LVDS FPGA LVDS (High Bandwidth ) (Low Power) (Low noise) (Low pins) EMI(Lower EMI Emission) LVDS LCD LAN hub Telecom switches UXGA(1600x1200) 133MHz 3.29Gbps( 24bits)LVDS 4 bits channel6 432MHz channel ECL 200MHz LVDS LVDS ?ECL CMOS ANSI/TIA/EIA-644 Design : : LVDS 350mV 3.5mA (Common mode) = 350mV x 3.5mA=1.225mW = 2CF2V=2x8pFx(0.35V)2x311MHz=0.610mW = 1.225+0.610=1.835mW ( ) EMI ( ) FPGA LVDS IC Design : LVDS LVCMOS : Common mode LVDS 1V olt 2.4 V olts 1.2 V olts 0.2 2.2V olts 1.0 1.4V olts( ) FPGA LVDS IC Design LVDS (Skew) Altera APEX20KE FPGA ANSI/TIA/EIA-644 +-25%48PLL : : 液晶电视中LVDS 接口介绍 LVDS 是英文Low-Voltage Differential Signaling 的缩写，即低压差分信号。LVDS 因其具有低噪声，低EMI ，低功耗，高比特率，连接简单等特点，是当前液晶体电视中图像信号从信号处理板到显示屏的主要连接方式。 一、LVDS LVDS 电路原理电路原理电路原理及电气特性及电气特性及电气特性 LVDS 的规范由 TIA/EIA-644 标准定义，其驱动和接受电路如下： 图1 LVDS 电路原理 LVDS 电路采用对线来传输信号。在发送端，产生一个3.5mA 的恒流源；在接收端，有一个100欧的负载电阻。电流流过对线，就在负载电阻上产生350mV 的电压。通过控制发送端来改变电流的方向，就会在接收端形成幅度相同而极性相反的电压，以这种方式来产生逻辑 1 和0，如下图所示： 图2 LVDS 逻辑 LVDS 的电气特性如下表所示： Parameter Min. Typ. Max. Units Differential Output 250 350 450 mV Common Mode Voltage 1.125 1.25 1.375 V 表 1 LVDS 电气特性 因为LVDS 接口采用低摆幅的差分信号来传输数据， 对应的功耗极低，噪声很小，因而可以有很高的传输速率和比较远的传输距离。标准中推荐的最大传输比特率655Mbps， 而理论上的最大传输比特率可以达到1.923Gbsp，传输距离可以达到10M。 数据发送方式 二、LVDS LVDS 数据发送方式 数据发送方式 在液晶体电视中，需要输出到显示屏的信号是并行的图像信号和控制信号，而LVDS信号是串行传输的，所以在发送端需要将并行数据转换为串行数据。以8bit RGB 显示屏接口为例， 每个显示周期需要传输8bit 的R信号，8bit的G 信号， 8bit 的B信号， 及VS，HS，DE信号，总共为27 BIT。而每对LVDS 信号线在一个TX 周期里只能传输 7 BIT 数据，所以需要4 对数据线，外加一对时钟线。 LVDS 并串转换如下图所示： 图3 LVDS 并串转换 上图中的每一组对线称为一个Pair，4 组数据线加一对时钟线称为一个 Channel ， LVDS 发送器总是将一个像素数据映射到（remapping）一个Channel 的 一个发送周期（TX CLK） 中。如果是6BIT 显示屏，则并行数据有21 位（18位RGB 加3位控制信号），因此LVDS 接口每个Channel只需要 3对数据线和一对时钟线。如果是10BIT 显示屏，则并行数据有33位（30位RGB 加3位控制信号），因此LVDS 接口每个Channel需要 5对数据线和一对时钟线。 教你区分 LVDS 屏线及屏接口定义 现在碰到液晶屏大多是 LVDS 屏线 , 经常碰到什么单 6, 双 6 单 8双 8. 如何区分呢 ? 我以前也不知道 , 后在网上收集学习后才弄明白 方法 1 数带“ +-”的这种信号线一共有几对,有 10对的减 2对就是双 8, 有 8对的减 2对就是双 6。有 5对的减掉 1对是单 8, 有 4对的减掉 1对是单 6,数 +/-线一共有多少对。说通俗点就是 4对————单 6 5对————单 8 8对————双 6 10对————双 8 方法 2 拧开螺丝看看主板里面的电路,一般每对数据线之间都有一个 100欧姆的电阻,看到 4个的话就是单 6位的屏,看到 8个的话就是双六位, 5个的话一般是单 8位, 有10个一般就是双 8位,当然有资料的话就不用这么麻烦, 也有 TMDS 也用这种 20PIN 的连接头的,比如 LG 的 LP141X1,不过基本上很少 lvds 的接口的定义 20PIN 单 6定义: 1:电源 2:电源 3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空 每组信号线之间电阻为(数字表 120欧左右 ,20PIN 双 6定义 1:电源 2:电源 3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15: RO2- 16:RO2+ 17:RO3- 18:RO3+; 19:CLK1- 20:CLK1+ 每组信号线之间电阻为(数字表 120欧左右 20PIN 单 8定义: 1:电源 2:电源 3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地14:CLK- 15:CLK+ 16:R3- 17:R3+ 每组信号线之间电阻为(数字表 120欧左右 30PIN 单 6定义: 1:空 2:电源 3:电源 4:空 5:空 6:空 7:空 8:R0- 9: R0+ 10:地 11:R1- 12:R1+ 13:地14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空 - 21:空 22:空 23:空 24:空 25:空26:空 27:空 28空 29空 30空 每组信号线之间电阻为(数字表 120欧左右 30PIN 单 8定义: 1:空 2:电源 3:电源 4:空 5:空 6:空 7:空 8:R0- 9: R0+ 10:地 11:R1- 12:R1+ 13:地14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:R3- 21:R3+ 22:地 23:空 24:空 25:空26:空 27:空 28空 29空 30空 每组信号线之间电阻为(数字表 120欧左右 2 常见屏的接口 LVDS接口： 比较常见的接口，有14针插接口，20P针插、30针插和片插等多为LVDS接口LVDS常用的驱动板： 2023（支持17寸以下含17寸的所有LVDS屏VGA烧录模式） 2025（支持19寸以下含19寸以下的所有LVDS屏VGA烧录模式） NTA91B（支持22寸或1680*1050以下的所有LVDS屏VGA烧录模式） 2621免程序驱动板（直接跳线就可支持14-19等LVDS屏免烧录） TTL接口：（与LVDS的屏线区别TTL的屏线相对较多） TTL屏要求驱动板输入单或双6位/8位的三基色的TTL电平，所以连接线用得比较多，一般有31扣41扣30软排线+40软排线60扣70扣80扣等，特点线比较多 驱动板： RTMC7B（新款TTL驱动板支持所有TTL接口协议还可支持TMDS TCON接口屏代替2013 2533 2033等驱动板） 鼎科2033V免程序驱动板 RSDS接口： 单50软排线、双40软排线（50+30）软排线一般为RSDS接口。 驱动板： MA4B:支持双40 30+50 单50软排线RSDS专用驱动板 TCON接口：Timing Controller（不常用） 现在很多的型号的液晶屏接受的是LVDS信号，而Driver IC收到的是RSDS信号，这中间就是由TCON实现的转换，不少屏是RSDS接口的，是PANEL厂家为了减少PANEL成本，省掉了TCON芯片，因为目前的很多驱动板IC都可以直接处理RSDS 信号了。 TMDS接口（不常用） 是一种类似于LVDS的接口。该接口在液晶发展中属于昙花一现。典型的有三星公司出的 LT181E2-131、LT170E2-131、日立的TX38D21V、LG的LP141X1等。 最新到货！！超小体积四灯小口高压板特价销售，联想方正系列超小体积电源高压一体板疯狂特价销 ? 上面我们知道了屏的型号和接口了，但是我们还不知道这个是多少位的屏和多少 的供电，为了让大家轻松搞会这一步，我们拿一个单6位LVDS的屏来解析一下，基于USB的LVDS数据传输 毕业设计
LVDS接口设计
液晶显示屏V-by-One与LVDS接口信号驱动原理
lvds液晶屏幕接口详解(1)
LVDS屏线及屏接口定义
lvds接口标准
LVDS高速并口通信协议设计
LVDS编码
lvds接口定义及原理知识
LVDS接口电路及设计
LVDS接口定义
LVDS接口与MIPI接口
常见LVDS接口液晶屏定义
使用FPGA做Lvds设计
液晶电视中LVDS接口介绍
教你区分LVDS屏线及屏接口定义(精)
常见LVDS屏接口定义
相关主题
文本预览