解析半导体工艺节点的演进寻找摩尔定律的曙光
01 摩尔定律下的工艺节点的形成1958年，美国德州仪器公司的工程师杰克·基尔比制成了世界上第一片集成电路，1962年，德州仪器公司建成世界上第一条商业化集成电路生产线。此后，在市场需求的驱动下，集成电路发展成为一个庞大的产业，从小规模集成电路(SSI)到中规模集成电路(MSI)、再到大规模集成电路(LSI)，一直到现在的超大规模集成电路(VLSI)。集成度被看作是描述集成电路工艺先进程度的一个重要指标，通常用晶体管数目来表示集成度高低，一个芯片里含有的晶体管数目越多，芯片的功能也就越强。因此，集成电路的规模反映了集成电路的先进程度。集成度的提高，不仅意味着单个晶体管的尺寸缩小了，同时也意味着采用了更加先进的制造工艺，因为晶体管尺寸与制造工艺之间有着密切的联系。可以说，集成电路技术的发展过程，就是把晶体管尺寸做得越来越小的过程。九十年代的大规模集成电路普遍采用的是微米级工艺，笔者在上世纪90年代初做设计时就是采用5微米和3微米标准单元库，这也是那个年代的主流工艺(晶圆尺寸是3英寸和4英寸)。二十多年过去了，现在已经发展到纳米级工艺了，中芯国际去年实现量产的28纳米工艺，比起3微米工艺，尺寸缩小了100多倍。这些工艺演进的背后，是更多金钱的投入。因为更小的
尺寸意味着对设计和制造设备以及芯片材料等都有更为苛
刻的要求，为了克服技术门槛，芯片企业每年需要投入数亿、数十亿美元的研发经费，不知有多少世界一流的科学家和工程师都参与了这一耗资巨大的芯片微缩化工程。那么5微米、3微米、以及90纳米、28纳米等等这些“节点”是怎样形成的呢?可以说这是描述摩尔定律进程的一个指标。摩尔定律说，半导体芯片每一年半(后来改为两年)，其集成度翻一番，并
伴随着性能的增长和成本的下降。怎样描述这个集成度呢?
这就有了工艺“节点”的说法。即工艺节点数值越小，表征芯
片的集成度就越高。这些数值也被《国际半导体技术蓝图(ITRS)》用来划分半导体工艺的阶段(也称工艺代)，或描述
芯片的先进性。这里有必要解释这些数值表示的是什么尺寸。例如28nm工艺，这里的28nm是指晶体管栅极的最小线宽(栅宽)。实际设计中除了栅极，其他的设计尺寸一般都大于
工艺节点的尺寸，例如晶体管之间的金属连线宽度、有源区宽度等。图一与非门、或门的版图图一是个例子。在这个
与非门和或非门的版图里，白的是衬底层，红的是多晶硅层，蓝的是金属层。这其中只有红的多晶硅栅极的最小线宽是可以达到28nm的，其他一切尺寸都是要大于28nm。具体各层线宽的最小值需要看该工艺的设计规则(Design Rull)。为什么用栅极线宽而不是其他的线宽来表征工艺节点，这是因为栅极宽度一般是整个设计中最重要的参数。在CMOS电
路中，MOS晶体管最主要的功能就是通过栅极控制源漏之间的电流。这个电流受很多因素影响，例如晶体管迁移率、绝缘层电容，还有各种效应等，这些都与半导体工艺有关，工艺定了设计很难改变。一般情况下唯一可以设计的参数就是沟道宽长比，沟道宽长比就是晶体管栅极的长宽比(长沟器件可以直接近似，短沟器件要加修正项)。也就是说在电压一样的情况下，栅极越宽，沟道就越长，源漏电流就越小。所以在设计中，沟道越短，意味着晶体管的尺寸越小，单位面积可以存放的晶体管数量就越多，芯片集成度就越高;换一种说法是设计出来的芯片面积就越小，芯片的价格就越便宜。当然这是在只考虑生产成本，不考虑NRE费用的前提下。图二NVIDIA GTX580(40nm工艺) 与GTX680(28nm工艺)的对比从图二，我们看到Geforce GTX 680虽然晶体管数目比GTX 580多，但是芯片面积却只有后者的一半多一点，这就是从40nm制程工艺进化到28nm的好处。有一个例外是DRAM 电路，在DRAM存储单元中，该特征尺寸不是指栅宽，而是指金属连线所允许的最小间距的一半。概括来说，它描述了该工艺代下加工尺寸的精确度。它并非一定指半导体器件中某一具体结构的特征尺寸，而是一类可以反映出加工精度的尺寸的平均值。它最直观地反映出：集成电路通过微电子制造工艺加工生产能达到更大的集成密度。02 工艺节点进步可带来功耗进一步减少工艺节点的进步也带来了
理论上功耗的降低。因为晶体管缩小可以降低单个晶体管的功耗，因为按照等比例缩小的规则，栅压(Vds)会减小，栅压减小会降低整体芯片的供电电压，进而降低功耗。但是从物理原理上说，随着工艺节点的进步芯片的单位面积功耗并不跟着降低。因此这成为了晶体管缩小的一个严重障碍，因为理论上的计算是理想情况，实际上，芯片的功耗会随着集成度的提高而提高。在2000年左右的时候，人们已经预测，根据摩尔定律的发展(晶体管)继续缩小下去，假如没有什么技术进步的话，10多年后，其功耗密度可以达到火箭发动机的水平，这样的芯片是不可能正常工作的。即使达不到这个水平，温度太高也会影响晶体管的性能。事实上，业界现在也没有找到真正彻底解决晶体管功耗问题的方案，现在的做法是一方面降低电压(功耗与电压的平方成正比)，一方面不再追求时钟频率。因此在2005年以后，CPU频率不再增长，性能的提升主要依靠多核架构。这个被称作“功耗墙”。“功耗墙”的存在使得晶体管的缩小不能再任意下去。03 半导体制造对工艺节点的影响在微米时代，工艺节点可以看作是与晶体管的栅宽(沟道长度)划等号。工艺节点的数字越小，沟道长度也越小，晶体管的尺寸也越小。但是在22nm节点之后，情况有了变化。晶体管的实际尺寸，或者说沟道的实际长度，不一定与这个节点相等。比方说，英特尔的14nm工艺的晶体管，沟道长度其实是20nm。这是为什么呢?这要从硅原子
谈起。硅原子直径是纳米级的，硅原子半径为110皮米，也就是0.11纳米，直径0.22nm。如果把晶体管的沟道缩小到10nm，就意味着大约是45个硅原子排在一起的长度(不考虑原子间距的情况下)，这时在经典物理理论下的晶体管的电流模型已不再适用。用经典的电流理论计算电子的传输，电子在分布确定之后，仍然被当作一个粒子来对待，而不考虑它的量子效应。因为尺寸大不需要。但是越小就不行了，就需要考虑它的各种复杂的物理效应。其次，一种叫做“短沟道效应”的现象也会对晶体管的性能带来影响，“短沟道效应”带来的直接损害是栅极电压不能有效关闭晶体管，导致漏电流产生，浪费大量功耗。这部分漏电不能小看，“短沟道效应”引起的这部分漏电流导致的能耗，可以占到总能耗的一半。另一个制造工艺的极限是由制造设备带来的，具体来说就是光刻机的分辨率制约。光刻机的分辨率与光源有关系，光源的聚焦性能越好，分辨率越高，能够刻出的线条就越细。在250nm工艺以前的光刻工艺使用的是汞灯光源，为了提高分辨率，从180nm开始采用波长为248nm的KrF激光作为曝光光源，130nm和90nm工艺采用波长为193nm的ArF激光光源，从65nm工艺开始采用波长更短的激光光源。
常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）
（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二
（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点
上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
芯片制造-半导体工艺教程 Microchip Fabrication ----A Practical Guide to Semicondutor Processing 目录: 第一章:半导体工业[1][2][3] 第二章:半导体材料和工艺化学品[1][2][3][4][5]第三章:晶圆制备[1][2][3] 第四章:芯片制造概述[1][2][3] 第五章:污染控制[1][2][3][4][5][6] 第六章:工艺良品率[1][2] 第七章:氧化 第八章:基本光刻工艺流程-从表面准备到曝光 第九章:基本光刻工艺流程-从曝光到最终检验 第十章:高级光刻工艺 第十一章:掺杂 第十二章:淀积 第十三章:金属淀积 第十四章:工艺和器件评估 第十五章:晶圆加工中的商务因素 第十六章:半导体器件和集成电路的形成 第十七章:集成电路的类型 第十八章:封装 附录:术语表
#1 第一章半导体工业--1 芯片制造-半导体工艺教程点击查看章节目录 by r53858 概述 本章通过历史简介，在世界经济中的重要性以及纵览重大技术的发展和其成为世界领导工业的发展趋势来介绍半导体工业。并将按照产品类型介绍主要生产阶段和解释晶体管结构与集成度水平。 目的 完成本章后您将能够： 1. 描述分立器件和集成电路的区别。 2. 说明术语“固态，” “平面工艺”，““N””型和“P”型半导体材料。 3. 列举出四个主要半导体工艺步骤。 4. 解释集成度和不同集成水平电路的工艺的含义。 5. 列举出半导体制造的主要工艺和器件发展趋势。 一个工业的诞生 电信号处理工业始于由Lee Deforest 在1906年发现的真空三极管。1真空三极管使得收音机, 电视和其它消费电子产品成为可能。它也是世界上第一台电子计算机的大脑，这台被称为电子数字集成器和计算器（ENIAC）的计算机于1947年在宾西法尼亚的摩尔工程学院进行首次演示。 这台电子计算机和现代的计算机大相径庭。它占据约1500平方英尺，重30吨，工作时产生大量的热，并需要一个小型发电站来供电，花费了1940年时的400, 000美元。ENIAC的制造用了19000个真空管和数千个电阻及电容器。 真空管有三个元件，由一个栅极和两个被其栅极分开的电极在玻璃密封的空间中构成(图1.2)。密封空间内部为真空，以防止元件烧毁并易于电子的====移动。 真空管有两个重要的电子功能，开关和放大。开关是指电子器件可接通和切断电流；放大则较为复杂，它是指电子器件可把接收到的信号放大，并保持信号原有特征的功能。 真空管有一系列的缺点。体积大，连接处易于变松导致真空泄漏、易碎、要求相对较多的电能来运行，并且元件老化很快。ENIAC 和其它基于真空管的计算机的主要缺点是由于真空管的烧毁而导致运行时间有限。 这些问题成为许多实验室寻找真空管替代品的动力，这个努力在1947年12月23曰得以实现。贝尔实验室的三位科学家演示了由半导体材料锗制成的电子放大器。
半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺
1、清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水；且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即采用无机酸将其氧化去除，最后用超纯水进行清洗，如图1 —6所示。 图1—6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作 为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为：
Si + O2f SiO2 3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 f 2P + 3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 光刻胶 基片------------ ?涂胶后基片 1 1 1 1 ~ 显影后基片V------------- 曝光后基片 6、湿法腐蚀和等离子刻蚀
半导体的生产工艺流程 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型 鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统 中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆 放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人 员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使 用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔
神秘的处理器制程工艺 摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。 你能准确说出45nm是什么宽度吗？ 得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。而要理解这个问题，就要从超大规模集成电路中最基本的单元 —MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。 我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。 上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。 在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。 CMOS的电路结构
宽禁带半导体材料与工艺 1.1 宽禁带半导体的概念和发展 宽禁带半导体（WBS）是自第一代元素半导体材料（Si）和第二代化合物半导体材料（GaAs、GaP、InP等）之后发展起来的第三代半导体材料。这类材料主要包括SiC（碳化硅）、C-BN（立方氮化硼）、GaN（氮化镓、）AlN（氮化铝）、ZnSe（硒化锌）以及金刚石等。 第二代半导体GaAs与Si相比除了禁带宽度增大外，其电子迁移率与电子饱和速度分别是Si的6倍和2倍，因此其器件更适合高频工作。GaAs场效应管器件还具有噪声低、效率高和线性度好的特点但相比第三代半导体GaN和SiC，它的热导率和击穿电场都不高，因此它的功率特性方面的表现不足。为了满足无线通信、雷达等应用对高频率、宽禁带、高效率、大功率器件的需要从二十世纪九十年代初开始，化合物半导体电子器件的研究重心开始转向宽禁带半导体。 我们一般把禁带宽度大于2eV的半导体称为宽禁带半导体。宽禁带半导体材料具有宽带隙、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点，在高温、高频、大功率、光电子及抗辐射等方面具有巨大的应用潜力。 1.2 主要的宽禁带半导体材料 近年来，发展较好的宽禁带半导体材料主要是SiC和GaN，其中SiC的发展更早一些，碳化硅、氮化镓、硅以及砷化镓的一些参数如下图所示：
图1-1 半导体材料的重要参数 如上图所示，SiC和GaN的禁带宽度远大于Si和GaAs，相应的本征载流子浓度小于硅和砷化镓，宽禁带半导体的最高工作温度要高于第一、第二代半导体材料。击穿场强和饱和热导率也远大于硅和砷化镓。 2.1 SiC材料 纯碳化硅是无色透明的晶体。工业碳化硅因所含杂质的种类和含量不同，而呈浅黄、绿、蓝乃至黑色，透明度随其纯度不同而异。碳化硅晶体结构分为六方或菱面体的α-SiC和立方体的β-SiC（称立方碳化硅)。α-SiC由于其晶体结构中碳和硅原子的堆垛序列不同而构成许多不同变体，已发现70余种。β-SiC于2100℃以上时转变为α-SiC。 SiC是IV-IV族二元化合物半导体，也是周期表IV族元素中唯一的一种固态化合物。构成元素是Si和C，每种原子被四个异种原子所包围,形成四面体单元(图25a)。原子间通过定向的强四面体SP3键(图25b)结合在一起，并有一定程度的极化。SiC具有很强的离子共价键，离子性对键合的贡献约占12%,决定了
第一章微电子工艺引论 1．硅片、芯片的概念硅片：制造电子器件的基本半导体材料硅的圆形单晶薄片芯片：由硅片生产的半导体产品 2．* 什么是微电子工业技术？微电子工业技术主要包括哪些技术？微电子工艺技术：在半导体材料芯片上采用微米级加工工艺制造微小型化电子元器件和微型化电路技术。包括超精细加工技术、薄膜生长和控制技术、高密度组装技术、过程检测和过程控制技术等 3．集成电路制造涉及的5 个大的制造阶段的内容集成电路制造阶段：硅片制备、芯片制造、芯片测试/ 拣选、装配与封装、终测 4. IC工艺前工序，IC工艺后工序，以及IC工艺辅助工序 IC工艺前工序：薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积（如溅射、蒸发）等 掺杂技术：主要包括扩散和离子注入等技术图形 转换技术：主要包括光刻、刻蚀等技术 IC工艺后工序：划片、封装、测试、老化、筛选 IC工艺辅助工序：超净厂房技术；超纯水、高纯气体制备技术；光刻掩膜版制备技术；材料准备技术 5．微芯片技术发展的主要趋势提高芯片性能（速度、功耗）提高芯片可靠性（低失效）降低芯片成本（减小特征尺寸，增加硅片面积，制造规模） 6．什么是关键尺寸（CD）？芯片上的物理尺寸特征称为特征尺寸特别是硅片上的最小特征尺寸，也称为关键尺寸或CD 第二章半导体材料 1 ．本征半导体和非本征半导体的区别是什么？ 本征半导体：不含任何杂质的纯净半导体，其纯度在99.999999%（8~10个9） 2 ．为何硅被选为最主要的半导体材料？ 硅材料： 硅的丰裕度——制造成本低 熔点高（1412 0C）――更宽的工艺限度和工作温度范围 SiO2的天然生成 3. GaAs相对硅的优点和缺点各是什么？优点： a）比硅更高的电子迁移率，高频微波信号响应好一一无线和高速数字通信 b）抗辐射能力强――军事和空间应用 c）电阻率大――器件隔离容易实现 d）发光二极管和激光器 主要缺点 a）没有稳定的起钝化保护作用的自然氧化层 b）晶体缺陷比硅高几个数量级 c）成本高 第三章圆片的制备 1．两种基本的单晶硅生产方法 直拉法(CZ法)、区熔法 2．晶体缺陷根据维数可分为哪四种？ a) 点缺陷—空位、自填隙等 b) 线缺陷—位错 c) 面缺陷—层错
半导体设备和材料国产化机遇(上) 一、设备和材料是半导体产业的上游核心环节 集成电路占半导体总市场的八成,是半导体的主要构成部分。美国半导体产业协会(SIA) 最新发布的数据显示,2015年全球半导体市场规模为3,352亿美元,比2014年略减0.2%。半导体可以分为四类产品,分别是集成电路、光电子器件、分立器件和传感器。其中规模最大的是集成电路,达到2,753亿美元,占半导体市场的81%。由于半导体产品中大部分是集成电路,因此二者常常被混为一谈,在此特别说明二者的异同,以免混淆。 1、设备和材料在半导体产业链中位于上游,是半导体制造所需的工具和原料 经过50多年的发展,如今的半导体产业已经高度专业化。我们以集成电路(IC)产业为例来说明产业的分工。集成电路产业经过了几十年不断的发展与演变,在1970年代以前,由系统厂商(System)和IDM厂商主导,之后演变为IC设计、晶圆代工和封装测试为主导的垂直分工模式。随着IC产业规模的壮大,产业竞争加剧,分工模式进一步细化,从封装测试环节中分出测试,从IC设计环节分出了专门提供IP的厂商(如ARM)。 半导体设备和材料处于IC产业的上游,为IC产品的生产提供必要的工具和原料。当前IC 产业的商业模式可以简单描述为,IC设计公司根据下游客户(系统厂商)的需求设计芯片,然后交给晶圆代工厂进行制造,之后再由封装测试厂进行封装测试,最后将性能良好的IC产品出售给系统厂商。IC设计、晶圆制造、封装测试是IC产业的核心环节,除此之外,IC设计公司需要从IP/EDA公司购买相应的IP和EDA工具,而IC制造和封装测试公司需要从设备和材料供应商购买相应的半导体设备和材料化学品。因此, 在核心环节之外,集成电路产业链中还需IP/EDA、半导体设备、材料化学品等上游供应商。 2、半导体生产工艺复杂,对半导体设备和材料的要求极高 集成电路产业按照摩尔定律持续发展,制程节点不断缩小,今年将量产10纳米。摩尔定律是由英特尔(Intel)创始人之一戈登?摩尔(Gordon Moore)于1965年提出来的。其内容为:当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。几十年来,集成电路产业沿着摩尔定律发展,1971年集成电路的制程节点是10微米(百分之一毫米),今年台积电将开始量产10纳米(十万分之一毫米),技术节点缩小 到千分之一,意味着晶体管面积缩小百万分之一。 82平方毫米的集成电路产品中有超过十亿颗晶体管,制造工艺极其复杂。英特尔在2015年CES展会上发布的第五代酷睿处理器系列,采用14nm 3D三栅极晶体管技术打造,U系列核心面积相比采用 22nm 3D三栅极集体管技术的第四代酷睿U系列处理器缩小了37%,但所集成的晶体管数量提升了35%,达到13亿个!这使得第五代酷睿处理器与同级别第四
半导体的生产工艺流程 -------------------------------------------------------------------------------- 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(air shower) 的程序，将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS) 晶体管结构之带电载子信道(carrier channel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity) 来定义好坏，一般要求至17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆(silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采「柴可拉斯基」(Czycrasky) 拉晶法(CZ 法)。拉晶时，将特定晶向(orientation) 的晶种(seed)，浸入过饱和的纯硅熔汤(Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒(ingot)。晶棒的阻值如果太低，代表其中导电杂质(impurity dopant) 太多，还需经过FZ悬浮区熔法法(floating-zone) 的再结晶(re-crystallization)，将杂质逐出，提高纯度与阻值。
半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。
默克：3D芯片是摩尔定律物理极限的最佳解答 随着半导体先进制程持续往5奈米、3奈米逼近的同时，摩尔定律也正逐渐走向物理极限。制程的微缩不只越来越困难，耗用的时间也越来越长，成本也越走越高。这使得半导体也必须从材料端与封装端来打破制程技术的限制，并达到技术上的突破。也由于台湾的半导体实力在全世界有目共睹，这使得默克决定在台湾高雄成立其亚洲地区集成电路材料应用研究与开发中心。 默克研发中心的重点领域，包括用于薄膜制程的CVD/ALD材料，和用 于后段封装连接和黏晶的导电胶。默克对此研发中心的投资超过280万欧元(约1亿新台币)，此研发中心同时与默克全球的研发部门全面整合，以协助台 湾本地和亚洲的客户开发集成电路先进制程。 目前默克在其亚洲区集成电路材料应用研发中心设有两个独立的实验室，一个致力于前段原子层沉积(ALD)和化学气相沉积(CVD)的材料与制程开发， 另一个则侧重于IC封装应用。ALD/CVD实验室旨在顺应新兴的半导体趋势，为本地及亚洲区半导体企业开发薄膜前驱物材料，并与客户协作共同解决下一代先进制程的相关挑战。 IC封装实验室将针对其烧结型导电(conductivesinteringpaste)材料与地区内的客户建立合作关系，协助客户实现封装制程中电子基板、组件和系统级封装(SiP)的电极连接和热管理效能。本产品具有无铅性能、界面电阻低、导热性高等特性，适用于先进IC应用制程技术材料，为半导体胶连接市场确立最佳 方案。这些独特的性能将进一步缩小IC封装的尺寸，提高效率并保护环境。 半导体封装实验室将为台湾地区和邻近的亚洲国家客户提供服务，包括东南亚、韩国、日本和中国大陆。 成立ALD/CVD材料研发实验室将促进默克与台湾半导体客户之间更紧
硅片生产工艺流程及注意要点 简介 硅片的准备过程从硅单晶棒开始，到清洁的抛光片结束，以能够在绝好的环境中使用。期间，从一单晶硅棒到加工成数片能满足特殊要求的硅片要经过很多流程和清洗步骤。除了有许多工艺步骤之外，整个过程几乎都要在无尘的环境中进行。硅片的加工从一相对较脏的环境开始，最终在10级净空房内完成。 工艺过程综述 硅片加工过程包括许多步骤。所有的步骤概括为三个主要种类：能修正物理性能如尺寸、形状、平整度、或一些体材料的性能；能减少不期望的表面损伤的数量；或能消除表面沾污和颗粒。硅片加工的主要的步骤如表1.1的典型流程所示。工艺步骤的顺序是很重要的，因为这些步骤的决定能使硅片受到尽可能少的损伤并且可以减少硅片的沾污。在以下的章节中，每一步骤都会得到详细介绍。 表1.1 硅片加工过程步骤 1.切片 2.激光标识 3.倒角 4.磨片 5.腐蚀 6.背损伤 7.边缘镜面抛光 8.预热清洗 9.抵抗稳定——退火 10.背封 11.粘片 12.抛光 13.检查前清洗 14.外观检查
15.金属清洗 16.擦片 17.激光检查 18.包装/货运 切片（class 500k） 硅片加工的介绍中，从单晶硅棒开始的第一个步骤就是切片。这一步骤的关键是如何在将单晶硅棒加工成硅片时尽可能地降低损耗，也就是要求将单晶棒尽可能多地加工成有用的硅片。为了尽量得到最好的硅片，硅片要求有最小量的翘曲和最少量的刀缝损耗。切片过程定义了平整度可以基本上适合器件的制备。 切片过程中有两种主要方式——内圆切割和线切割。这两种形式的切割方式被应用的原因是它们能将材料损失减少到最小，对硅片的损伤也最小，并且允许硅片的翘曲也是最小。 切片是一个相对较脏的过程，可以描述为一个研磨的过程，这一过程会产生大量的颗粒和大量的很浅表面损伤。 硅片切割完成后，所粘的碳板和用来粘碳板的粘结剂必须从硅片上清除。在这清除和清洗过程中，很重要的一点就是保持硅片的顺序，因为这时它们还没有被标识区分。 激光标识(Class 500k) 在晶棒被切割成一片片硅片之后，硅片会被用激光刻上标识。一台高功率的激光打印机用来在硅片表面刻上标识。硅片按从晶棒切割下的相同顺序进行编码，因而能知道硅片的正确位置。这一编码应是统一的，用来识别硅片并知道它的来源。编码能表明该硅片从哪一单晶棒的什么位置切割下来的。保持这样的追溯是很重要的，因为单晶的整体特性会随着晶棒的一头到另一头而变化。编号需刻的足够深，从而到最终硅片抛光完毕后仍能保持。在硅片上刻下编码后，即使硅片有遗漏，也能追溯到原来位置，而且如果趋向明了，那么就可以采取正确的措施。激光标识可以在硅片的正面也可在背面，尽管正面通常会被用到。
5种主流射频半导体制造工艺 嘉兆科技 1、GaAs 半导体材料可以分为元素半导体和化合物半导体两大类，元素半导体指硅、锗单一元素形成的半导体，化合物指砷化镓、磷化铟等化合物形成的半导体。砷化镓的电子迁移速率比硅高5.7 倍，非常适合用于高频电路。砷化镓组件在高频、高功率、高效率、低噪声指数的电气特性均远超过硅组件，空乏型砷化镓场效晶体管(MESFET)或高电子迁移率晶体管(HEMT/PHEMT)，在3 V 电压操作下可以有80 %的功率增加效率(PAE: power addedefficiency)，非常的适用于高层(high tier)的无线通讯中长距离、长通信时间的需求。 砷化镓元件因电子迁移率比硅高很多，因此采用特殊的工艺，早期为MESFET 金属半导体场效应晶体管，后演变为HEMT ( 高速电子迁移率晶体管)，pHEMT( 介面应变式高电子迁移电晶体)目前则为HBT ( 异质接面双载子晶体管)。异质双极晶体管(HBT)是无需负电源的砷化镓组件，其功率密度(power density)、电流推动能力(current drive capability)与线性度(linearity)均超过FET，适合设计高功率、高效率、高线性度的微波放大器，HBT 为最佳组件的选择。而HBT 组件在相位噪声，高gm、高功率密度、崩溃电压与线性度上占优势，另外它可以单电源操作，因而简化电路设计及次系统实现的难度，十分适合于射频及中频收发模块的研制，特别是微波信号源与高线性放大器等电路。 砷化镓生产方式和传统的硅晶圆生产方式大不相同，砷化镓需要采用磊晶技术制造，这种磊晶圆的直径通常为4-6 英寸，比硅晶圆的12 英寸要小得多。磊晶圆需要特殊的机台，
半导体工艺要点 1、什么是集成电路 通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能 2、集成电路设计与制造的主要流程框架 设计-掩模板-芯片制造-芯片功能检测-封装-测试 3、集成电路发展的特点 特征尺寸越来越小 硅圆片尺寸越来越大 芯片集成度越来越大 时钟速度越来越高 电源电压/单位功耗越来越低 布线层数/I/0引脚越来越多 4、摩尔定律 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸(多晶硅栅长)倍，这就是摩尔定 5、集成电路分类 6、半导体公司 中芯国际集成电路制造有限公司（SMIC） 上海华虹(集团)有限公司 上海先进半导体制造有限公司
台积电(上海)有限公司 上海宏力半导体制造有限公司 TI 美国德州仪器 7、直拉法生长单晶硅 直拉法法是在盛有熔硅或锗的坩埚内，引入籽晶作为非均匀晶核，然后控制温度场，将籽晶旋转并缓慢向上提拉，晶体便在籽晶下按籽晶的方向长大。 1.籽晶熔接: 加大加热功率，使多晶硅完全熔化，并挥发一定时间后，将籽晶下降与液面接近，使籽晶预热几分钟，俗称“烤晶”，以除去表面挥发性杂质同时可减少热冲击 2.引晶和缩颈：当温度稳定时，可将籽晶与熔体接触。此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这一步骤叫“引晶”，又称“下种”。“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长于20mm 3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。这称为“放肩”。在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。单晶体外形上的特征—棱的出现可帮助我们判别，<111>方向应有对称三条棱，<100>方向有对称的四条棱。 4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。收肩后保持晶体直径不变，就是等径生长。此时要严格控制温度和拉速不变。 5.收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。
《芯片制造－半导体工艺制程实用教程》 学习笔记 整理：Anndi 来源：电子胶水学习指南（https://www.doczj.com/doc/714112541.html,） 本人主要从事IC封装化学材料（电子胶水）工作，为更好的理解IC封装产业的动态和技术，自学了《芯片制造－半导体工艺制程实用教程》，貌似一本不错的教材，在此总结出一些个人的学习笔记和大家分享。此笔记原发在本人的“电子胶水学习指南”博客中，有兴趣的朋友可以前去查看一起探讨之！ 前言及序言（点击链接查看之）-----------------------------------1第1章半导体工业-----------------------------------------2—3第2章半导体材料和工艺化学品---------------------------4—5第3章晶圆制备-----------------------------------------------6第4章芯片制造概述---------------------------------------7—8第5章污染控制-------------------------------------------9—10第6章工艺良品率----------------------------------------11—12第7章氧化-----------------------------------------------13—14第8章基本光刻工艺流程—从表面准备到曝光------------15—17第9章基本光刻工艺流程—从曝光到最终检验------------18—20第10章高级光刻工艺-------------------------------------21—23第11章掺杂----------------------------------------------24—26第12章淀积----------------------------------------------27—29第13章金属淀积-----------------------------------------30—31第14章工艺和器件评估----------------------------------32—33第15章晶圆加工中的商务因素---------------------------34—35第16章半导体器件和集成电路的形成-------------------------36第17章集成电路的类型----------------------------------37—38第18章封装----------------------------------------------39—41 个人感慨----------------------------------------------------------41