This article was initially published in Planet Analog, a magazine supplement to EE Times, (c) CMP Media LLC. LVDS, CML, ECL-differential interfaces with odd voltages
By John Goldie, Applications Manager
There are many differential signaling technologies available today. Some are defined by industry standard committees, such as the TIA, IEEE, or JEDEC groups. Others are more "vendor specific" flavors and may have unique electrical characteristics all their own. Both types were developed for different reasons, some focus on ultra speed such as ECL and CML, while others focused on two or more attributes. LVDS for example, focused on both high-speed and low-power operation. Here is what you should know about some of today's popular high-speed differential interface technologies.
The three popular high-speed differential interface technologies discussed are:LVDS - Low Voltage Differential Signaling, ECL - Emitter Coupled Logic, and PECL / LVPECL options CML - Current Mode Logic.
There are some additional variants of each of these, however they tend to be application specific or less common and are therefore beyond the scope of this article. There are also many other interface technologies that are not differential, thus they tend not to support high-speed (>1Gbps) operation and are typically limited by their small noise margins. Examples of these are standard logic swings (LVCMOS), HSTL, BTL, and GTL. An overview of these can be found in National's Applications Note #1123 titled "Sorting out the Backplane Driver Alphabet Soup".
Three for Speed: ECL - LVDS - CML
ECL - Emitter Coupled Logic - is the oldest of the three and dates back to the early 1960s. Motorola pioneered ECL with its MECL (Motorola ECL) family. Since then ECL has evolved into many enhanced families. These include the 10k, 100k, ECLinPS, and even some more recent flavours such as RSECL for Reduced Swing ECL, which features an LVDS-like
400mV, output swing. Fairchild, also an ECL pioneer brought out the first sub-nano second ECL parts in the early 1970s. The 100k family brought the critical feature of supply voltage and temperature compensation, providing a very stable output. ECL can be used
single-endedly or differentially depending upon the application and noise margins needed. The drivers are low impedance open emitter outputs that generate a typical 700 to 800 mV output voltage. The output stage is operated in the active region, saturation is prevented, thus ECL's famous fast and balanced edge rates are obtained. The output is typically terminated with 50 Ohms to a termination rail that is two volts less than the more positive rail. ECL parts are commonly powered between ground and -5.2V. Due to the negative rail requirement and compatibility with other popular devices (logic, ASICs, Ps...), the
positive rail operation of ECL was promoted. PECL - Positive Emitter Coupled Logic, also sometime referred to as Pseudo ECL is really just operating the ECL devices between and positive voltage and ground, vs ground and a negative voltage. LVPECL - Low Voltage PECL - is the term used to describe PECL that is powered from a 3.3V power supply. There are even other versions available today that support operation from rails less than 3.3V.
ECL has been more of a defacto standard with major vendors providing different families. Within a few standards, ECL has been standardized as the physical layer. This includes the TIA's ANSI/TIA/EIA-612 "Electrical Characteristics for an Interface at Data Signaling Rates to 52 Mbit/s". This standard defines the driver output and receiver input characteristics of 100k ECL. The '612 standard maybe used with the ANSI/TIA/EIA-613 standard "High Speed Serial Interface (HSSI) for Data terminal Equipment and Data Circuit Terminating Equipment" which specifies the mechanical and functional requirements the HSSI interface. HSSI was developed by Cisco Systems and T3plus Networks and later standardized by the TIA.
ECL has also been standardized by ANSI in the HIPPI (High-Performance Parallel Interface) standards. The HIPPI standards are also complete standards defining all electrical, mechanical and functional parameters for various HIPPI applications. The TIA/EIA-612 standard is unique in that it partitions the electrical portion in its own standard allowing it to be referenced by other applications or standards.
Key points on ECL, are its fast and balanced output edges, a low output impedance, high drive capability, and differential or single-ended operation. Limiting factors of ECL have been the negative rails, compatibility with other devices, the need for the terminating rail (VTT), and typically higher power dissipation.
Several bus configurations are shown in figure 1 for ECL.
Figure 1: A: ECL terminated in 50 Ohms to VTT; B: PECL terminated by Thevenin network, R1/R2 = 50 Ohms; C: Differential ECL terminated by 100 Ohm parallel termination; D: Differential ECL Multipoint bus terminated by 50 Ohms to VTT at each end of the bus.
Figure 1A shows a common point-to-point application with a 50 Ohm termination to the VTT rail. Figure 1B is the same application but is PECL and uses a Thevenin termination to generate the VTT, with the penalty of increased power dissipation (8X). If only a few lines are required in the application this is typically the preferred implementation. If many lines are required, it is typically better to employ a dedicated VTT rail for termination purposes. If mixing PECL and CMOS devices, two separate power planes are recommended. Figure 1C shows the common differential point-to-point interconnection for ECL. Since a 100-Ohm parallel termination is used, pull downs at the driver are required. Figure 1D shows a multipoint ECL backplane application.
LVDS - Low Voltage Differential Signaling - dates back to the early 1990s and was pioneered by National Semiconductor. National directly helped standardize LVDS at that time being the editor of both the IEEE and TIA projects. LVDS is standardized as an electrical layer standard by the TIA and is published as ANSI/TIA/EIA-644-A. An IEEE project at that time was working on a standard known as SCI, which originally specified an ECL interface. An addendum was added that specified a lower swing, lower power alternative to ECL, which was the IEEE version of LVDS (a.k.a. IEEE 1596.3). Due to its vertical application, the generic TIA version of LVDS is more common today. In fact it has been specified as the physical layer in many applications ranging from flat panel notebook
displays to frame grabbers to optical transceivers and many others.
National developed and offered many industry firsts in LVDS which included FPD Link, Channel-Link, Military grade LVDS and even the first stand-alone line driver / receiver standard products.
LVDS is a high-speed and low-power differential interface for generic applications. It supports both point-to-point and also multidrop bus configurations as shown in figure 2. This flexibility makes it very versatile. The driver provides a typical 350mV differential output voltage centered at about +1.25V. The receiver is specified with a 100mV threshold over the receiver's input range of ground to +2.4V. This allows for the nominal active signal to shift up or down 1V in common-mode due to ground potential differences or coupled noise. The driver is intended to be used with 100-Ohm interconnects terminated in
100-Ohms. Data rate is device and application specific but it tends to be in the DC to 2.5Gbps range. Power is minimized in three ways. The load current is limited to 3.5mA, the current mode driver tends to limit dynamic power dissipation, and static current is minimized by the use of sub-micron CMOS processes. LVDS is unique in that it delivers high-speed operation while consuming little power.
Figure 2: A: LVDS terminated by 100 Ohm parallel termination; B: Multidrop LVDS terminated by 100 Ohm parallel termination at the far end only, stubs off the main line (1)
should be minimized in length.
A newer related LVDS standard is the ANSI/TIA/EIA-899 standard known as M-LVDS. This version supports a multipoint bus with double terminations. Due to the bus configuration and stub lengths, M-LVDS is limited to 500 Mbps or less. A multipoint M-LVDS bus is shown in figure 3. There are several other vendor specific flavors of LVDS, such as National's BLVDS. Details on these flavours can be found in the National Edge titled "The Many Flavours of LVDS".
Figure 3: Multipoint LVDS bus terminated by two parallel terminations which are equal to 100 Ohms or the effective loaded impedance of the bus - typically in the 54 to 100 Ohm
range.
LVDS and M-LVDS provide true odd mode transmission and equal and opposite currents flow within the pair. This and the small output current (3.5mA) tends to make LVDS low in EMI. LVDS is a very versatile technology, and supports a variety of bus configurations.
CML - Current Mode Logic - The origins of CML are more difficult to track. CML tends to be mainly a vendor implementation with less official standardization. This makes its roots more difficult to track. Some state that it predates ECL with origins at General Electric, others note that it grew out of I2L, (Injection Current Logic), or CCSL (Compatible Current-sinking logic) in the 1980s. Still others state some work in the early 1990s as its source. Many others see it as simply upside-down ECL. Today CML has become very popular due to its simplicity and speed especially for multi-gigabit SerDes applications.
CML is a high-speed point-to-point interface as shown in figure 4. A unique feature of CML is that it typically does not require any external resistors as termination is provided internally by both the driver and the receiver devices. CML supports data rates above 10 Gbps depending upon the process for the drivers and receivers. CML maybe DC coupled or AC coupled if encoding is used. CML uses a passive pull up to the supply rail, which is typically 50 Ohms. CML tends to be vendor specific, so a careful review of datasheets is recommended to determine inter-operation especially in DC coupled applications.
Figure 4: A: Point-to-Point CML with internal source and load terminations - 50 Ohm pull ups to the positive rail; B: AC coupled Point-to-Point CML with internal source and load terminations - driver and receiver may be powered from different rails.
While not explicitly standardized, CML implantations can meet the requirements of Clause 47 of the IEEE 802.3 standard that defines the physical layer of the XAUI interface. Most implementations of XAUI SerDes parts feature a CML interface on the high-speed side.
Limitations of CML are mainly in the point-to-point bus configuration. However for ultra high-speed (>1Gbps) applications, a restriction to point-to-point is already required.
Comparing and contrasting -
Now that we have reviewed the origins and basics of ECL, LVDS, and CML, we can review a few specifications and compare them. Key electrical specs are shown in the table 1 and graphically in figure 5.
Table 1: Key specifications table.
LVDS provides the smallest swing of 350mV and a robust common-mode range of +/-1V around its VOS. It is mainly for point-to-point or multidrop applications with certain flavors supporting multipoint. Due to the output current and edge rates, LVDS is targeted more for the DC to 2Gbps range. It also tends to be the lowest power of the three.
ECL (PECL/LVPECL) provides a 700 to 800mV output swing. Depending upon the receiver used, it may have similar thresholds and common-mode range as LVDS, but tends to be more restrictive. It is also versatile and can support point-to-point, multidrop, or multipoint applications. ECL operates from DC to >10Gbps depending upon the family.
CML provides an 800mV swing in certain implementations. Being highly vendor specific, many parts offer control of the output swing and the 800mV may be adjustable down to a few hundred millivolts to minimize crosstalk. CML is for point-to-point links only and provides matched source and load terminations. This greatly simplifies the interconnect and stub lengths (termination to RX input) are minimized, thus signal quality is optimized. Due to the fact that one side is pulled to the rail, both the driver and receiver should be powered from the same supply potential for DC coupled applications. This is one reason that AC coupling is popular with CML interfaces. It provides common-mode tolerance, fault protection and also supply independency.
Figure 5: Signal swing comparisons showing differential output voltage and driver offsets
of LVDS, ECL and CML.
Table 2 summarizes the more unique attributes of the three. Common application space is noted. Special parts or special flavors may address certain features or limitations.
Table 2 - Unique attributes.
* = Multipoint is supported with M-LVDS
Eye Opening extensions -
Signal conditioning may further enhance all three technologies. This includes signal modification at the source end with either pre-emphasis or de-emphasis. Or post equalization at the load end with special amplifier stages and or equalizer (analog or digital) circuits in the front-end of the receiver device. The information sent may also be "optimized" for data transmission. Encoding of the data can be done to lesson the ISI effects and improve signal quality. One example of this is the popular 8b/10b encoding that guarantees a minimum number of transitions per frame, and DC balance of the data; these two attributes also lesson ISI effects. This of course also makes the transmission compatible with AC coupling but requires 20% overhead.
Inter-Operation of different technologies
In some applications an interface between different technologies may be desired. Before making the connection, a review of the two interfaces needs to be made. First check that the mechanical (connector) and the functional (protocol) are compatible. Once this is done, the electrical compatibility should be checked. The following items should be checked: driver output level and offset, termination, and receiver input threshold and input range. Depending upon the interface, there may be wide variability between specific vendors implementations - therefore a careful review of each device's datasheet is recommended. For example some PECL inputs support an input range that is less that the supply rail, while others allow input voltages outside of the device's rails.
Driver
Note the following for the driver: minimum and maximum output differential voltage, the offset of the output swing and also the intended termination impedance. For LVDS this would be the following: VOD of 250 to 450 mV, and an offset of 1.25V. The LVDS driver is intended to be loaded with a 100-Ohm load connected across the pair.
Receiver
Note the following for the receiver: threshold sensitivity, input voltage range, and also check if there is a limitation on the maximum input voltage. For LVDS this would be the following: 100mV thresholds, a Ground to 2.4V input range, and a 2.4V maximum input voltage. These receiver numbers are based on ANSI/TIA/EIA-644-A requirements, however some receivers may offer extended performance. For example, National's
DS90CP22 2X2 Crosspoint switch supports input voltages up to 3.3V allowing for direct LVPECL inter-operation..
With the above information noted, a simple comparison of compatibility needs to be done. Does the minimum driver output differential voltage exceed the receiver threshold level with enough noise margin? Does that maximum output swing of the driver fall within the input voltage range of the receiver taking into account the offset and maximum differential output voltage? Does the driver see its intended termination load? If the answer to these questions is yes, then a direct connection is typically possible.
If the answer to one for more of these questions was no, then a connection may still be possible but with the use of passive components. Level shifting can be accomplished by the use of resistors, and isolation can be accomplished with capacitors. Two examples are provided next. A more detailed generic discussion on inter-operation can be found in National's Applications Note #972 titled "Inter-Operation of Interface Standards".
CML - LVDS Interoperation
A CML driver will typically be AC coupled. The line will want to be terminated at the far end
in its termination impedance. A failsafe network can be used to protect for when the driver is off and to also provide a bias point due to the AC coupling. In this example a +30mV failsafe bias is provided.
Figure 6: CML to LVDS - RT presents a line termination, Cc isolates the driver from the termination, R1-RT-R2 network provides an operating bias and also a ±30mV failsafe bias
for the LVDS receiver.
PECL - LVDS Interoperation
A 5V PECL driver will provide a signal with too high of an offset voltage for most LVDS receivers. In this case a passive divider can be used to provide a termination and also offset divider. The three-resistor ladder should be located close to the receiver inputs to minimize the stub length between them and the input. The first drop provides the bias point for the PECL driver at 3V, the second drop bias the inputs to the nominal LVDS offset voltage (1.25V). Standard value resistor have been used and selected such that the PECL line is terminated into 50 Ohms, and a +50mV failsafe bias is also provided for the LVDS receiver.
Figure 7: PECL to LVDS-R1-R2-R3 divides down the higher offset voltage of the PECL (5V) driver to levels compatible with the LVDS receiver - R1//(R2+R3) = 50 Ohms for line
termination and +50mV failsafe bias provided.
Summing it up -
ECL, LVDS, and CML all offer high-speed capability and will coexists due to unique features they each provide. In some applications both may be employed. For example multiple LVDS lines could be used between large ASIC devices feeding a SerDes device that muxes this up into a higher speed serial CML link. This has the advantage of not burdening the core ASIC with the higher speed I/O or the power dissipation of the output. In lowering power, and minimizing crosstalk the trend to lower swings started by LVDS will continue in
the years to come.
References:
AN-972, Inter-Operation of Interface Standards, National Semiconductor, November 1994
AN-1123, Sorting Out Backplane Driver Alphabet Soup, National Semiconductor, September 2002
The Many Flavours of LVDS, National Semiconductor, September 2002
AN-1406, Designing with PECL (ECL at +5.0V), ON Semiconductor, September 1999
AN-1568D, Interfacing Between LVDS and ECL, ON Semiconductor, April 2001 Standards -
ANSI/TIA/EIA-612, Electrical Characteristics for an Interface at Data Signaling Rates to 52 Mbit/s, Telecommunications Industry Association
ANSI/TIA/EIA-644-A, Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits, Telecommunications Industry Association. February 2001
HIPPI, High-Performance Parallel Interface, ANSI, T11, https://www.doczj.com/doc/7010365794.html,
For more information see the LVDS Featured Community
常用电平及接口电平
目录 一.常用逻辑电平标准 (3) 1.1 COMS电平 (4) 1.2 LVCOMS电平 (5) 2.1 TTL电平 (5) 2.2 LVTTL电平 (5) 3.1 LVDS电平 (6) 4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平 (7) 5.1 CML电平 (7) 6.1 VML电平 (7) 7.1 HSTL电平 (8) 7.2 SSTL电平 (8) 二．常用接口电平标准 (9) 1. RS232、RS485、 RS422 (9) 2 DDR1 ,DDR2,DDR3 (10) 3 PCIE2. 0、PCIE3.0 (11) 4 USB2.0, USB3.0 (13) 5 SATA2.0, SATA3.0 (14) 6 GTX高速接口 (14)
一.常用逻辑电平标准 附图1： 附图2：
附图3： 附图4： 1.1 COMS电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 3.5 V 输入低压（VIL) 1.5 V 输出高压（VOH) 4.44 V 输出低压（VOL）0.5 V 共模电压（VT） 2.5 V
传输延迟时间(25-50ns) 最高速率 耦合方式 1.2 LVCOMS电平 LVCOMS电平参数条件最大值典型值最小值单位备注电源电压（VCC） 3.6 3.3 2.7 V 输入高压（VIH）0.7VCC V 输入低压（VIL) 0.2VCC V 输出高压（VOH) VCC-0.1 V 输出低压（VOL）0.1 V 共模电压（VT）0.5VCC V 最高速率 耦合方式 2.1 TTL电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 2 V 输入低压（VIL) 0.8 V 输出高压（VOH) 2.4 V 输出低压（VOL）0.5 V 共模电压（VT） 1.5 V 传输延迟时间(5-10ns)， 最高速率 耦合方式 2.2 LVTTL电平 电平参数条件最大值典型值最小值单位备注
道路施工中的常见问题及措施 【摘要】随着我国市场经济体制的不断完善，道路工程成为国民经济发展的重要基础设施。所以加强道路施工管理是很有必要的，本文从各方面分析了目前我国道路施工管理领域所面临的问题，然后提出了提高道路施工管理质量的方法。 【关键词】道路施工问题措施 随着社会的发展，人们生活水平越来越高，私家车也越来越多，各个城市之间的联系越来越紧密，路越来越多，对路的要求也越来越高，所以要充分了解道路施工中的常见问题和解决措施是很有必要的。 近年来，汽车保有量的增加加剧了城市的拥堵、影响了城市公共交通环境。为了缓解城市交通拥堵、配合城市规划与发展建设，道路的规划与施工成为了现代城市建设的重点。在现代建设与发展中，市政道路是城市经济发展的重要标志。市政道路的建设与发展也对城市的经济发展有着重要的促进作用。现以从事多年道路施工的经验以及对相关文献的收集与分析，对道路施工中的若干问题进行了简要的探讨。以此，为道路施工企业提供更多的借鉴资料、为道路施工企业解决面临的问题指引方向。 一、道路施工面临的问题综述。 在道路施工中，由于其工程特点决定了市政道路要求工期短、质量高。通过新技术的应用缩短道路施工工期，有效减少道路施工对城市交通的影响。同时，还要求道路具有较高的设计标准与施工质量，以此满足现代城市建设中大型车辆通行要求、满足日益增加的车辆通行需求。考虑到道路施工对周边居民居住环境的影响，道路施工中还应避免夜间施工、降低施工噪音。因此，现代市政道路施工面临着诸多的问题。如何有效解决这些问题对城市建设发展、道路施工有着重要的意义。 二、道路施工工期等问题的探讨。 1、道路施工工期问题探讨与解决。在现代道路施工中，工期是施工企业迫切需要解决的问题。在工程招投标中，根据设计要求与工艺规范等进行了工期的确定。在实际的施工中，由于种种原因常会导致工期收到影响。工期的延后将影响周边居民的通行、影响城市交通的通行，同时还将使施工企业由于工期拖延收到经济损失。针对这样的情况，市政道路施工企业在招投标过程中即应进行工期问题的探讨。针对工程所在地的气候条件、人工等问题进行分析，减少外界因素对工期的影响。通过投标文件编制过程中对气候因素的科学分析，预留气候因素对施工工期影响的时间，以此保障施工企业的经济力。 同时，施工企业还应在工程施工前科学的进行工程量计算、进行设备的选型与组织活动，以匹配工程量与工程实际情况的施工设备保障施工工期。在现代公
道桥工程常见错误施工原因分析及预防 发表时间：2017-12-18T11:31:23.937Z 来源：《建筑科技》2017年第13期作者：刘凤军 [导读] 本文通过道桥工程施工过程经常遇到的施工错误，分析错误产生的原因以预防错误，防止错误造成的浪费现象。 天津市静海区交通局公路管理所天津 301600 摘要：随着城市化水平的提高，交通数量也在不断增多，各种各样复杂的桥梁道路的施工建设数量大幅度增长，并且建设的难度系数加大，这就给我国的交通设施建设带来了很大的影响。本文通过道桥工程施工过程经常遇到的施工错误，分析错误产生的原因以预防错误，防止错误造成的浪费现象，达到节约人工、机械、材料的目的。 关键词：错误；控制；检验；校核 道路建设是国家最主要的基础产业之一，它的迅速发展，对于促进国民经济，拉动其他相关产业的发展具有非常重要的意义。我国地域辽阔，多山岭重丘，再加上我国正处于社会主义初级阶段，经济发展不均衡，总体上水平不高，所以我国的道路建设更显其对我国经济发展的特殊重要性。从某种程度上我们可以说，道路桥梁的质量问题往往是由于施工人员的麻痹大意造成的，对于道路桥梁施工过程中的应该注意、应该得到重视的问题，而施工人员没有予以必要的注意。为此，对于道路桥梁的施工问题，有关人员必须予以足够的重视。 1、机具、仪器偏差所导致的错误 1.1由于机具偏差所导致的错误 在某混凝土路面工程中，因振捣梁变形导致混凝土路面平整度达不到施工规范要求，采用磨光机进行处理，浪费了人工、机械，还影响了路面的抗滑性能。混合料拌和站的计量仪器不正确将影响混合料的质量，产生不合格混合料导致原材料浪费。因此施工前必须仔细检查机具的完好性并定期检验计量器具的准确性。在施工中应及时检验成品、半成品质量，以便及时发现机具偏差并及时纠正。 1.2由于仪器偏差所导致的错误 按照规范规定应定期校核仪器，未进行校核的仪器不能进行施工控制。然而在实际工作中未经校核的仪器经常被用于施工中。如果仪器没误差还行，一旦有误差，其损失相当严重。 2、专业技术人员的素质差导致施工错误 2.1施工人员不具备专业技术能力 许多施工方面的人员未经过系统的专业理论学习，只是学了些基本的仪器和施工操作过程，但不明白其中的原理，这必然会导致施工错误。如某工程施工时，施工人员使用已成型通道桥基顶设计高作为水准控制点进行施工，导致整个路基统一偏高，造成无可挽回的失误，这是因为施工人员不明白施工过程必然存在施工规范允许的偏差，这同测量规范规定的允许偏差是截然不同的概念，如果施工人员经过系统的测量学学习，根据测量学要求施工前进行两标段水准控制点附合及按照要求外引水准点，完全可以消除这种错误。所以施工前的测量复核是必不可少的程序，应由专业测量人员负责，完全可以避免产生该类错误。 在道路竖曲线高程计算时，因没有掌握竖曲线计算公式，按照常规直线段内插法计算高程，必然导致设计高程控制错误。在某道路施工中由于竖曲线段设计高程计算错误，导致竖曲线段路槽设计高程普遍低6厘米，不得不重新翻松路槽土重整路槽，不仅浪费机械，还影响工期。 可见系统的理论学习是何等重要，专业技术人员的定期技术培训对于提高技术人员专业技术水平具有不可替代的作用，应引起各单位的高度重视。 2.2施工技术人员施工经验不足 施工人员由于缺少施工经验在平整路槽时，一般根据整桩号砸上控制桩，用水准仪抄好桩顶高程，然后与设计高程相比，算出填、挖数值作为挂线依据，这样做将导致填方处高程低于设计高程，因为填方应乘以松铺系数，经压实后方可达设计高程。然而有的施工人员没忘记乘以松铺系数仍整出的路槽不合设计高程，为什么呢?这是因为控制桩顶与原始地面顶不一平，高于路槽，这样桩顶至设计高部分的高差乘了松铺系数，然而桩顶与原始地面部分的高差并未乘松铺系数，因而也将造成填方处的高程低于设计高，因此控制桩顶应尽量与原始地面顶一平，如果由于路基太硬很难砸到一平，桩顶高于原始地面的高度用钢卷尺量出数值后乘以松铺系数，再加到填方桩的填方松铺数值上。还有的施工人员，在整完槽后，测一遍高程不合设计要求，便要求重新整，结果一段路槽往往整三、四遍还不能达到设计要求。测高程时，后视点一定要多看一遍，以防止后视看错，所有的控制高程都错了，只要后视正确，即使个别点的读数看错了，挂线时也可以发现并纠正过来，只要整完一遍路槽，验槽时对高程不合格的点的偏差一定要和整槽前的偏差比较一下，一般来说整槽时挖方的，验槽时肯定还要挖，填方的验槽时肯定还要填，因为干活从省力省工考虑时绝对不会往工作量大的方向工作。若两次测量相矛盾，就要对矛盾点再测一遍，以防止出错。按照这种方法经过两次整槽成型后就可达到设计要求，不会出现填了挖，挖了填的返工现象。 2.3施工人员粗心疏忽 由于施工人员工作态度不认真，不仔细看图纸，施工放样时马马虎虎，检验人员未经检验造成幼稚的错误。在某桥梁施工时，进行抗震锚栓位置放样，图纸上标明锚栓距预制板头距离为18CM，施工员却从墩台帽边向内量了18CM，从而导致锚栓与板预留洞不一致，无法吊装板，最终将预埋锚栓全部割掉重新放样位置，然后钻孔安置锚栓，不仅造成了浪费而且延误了工期，检验人员若及时跟踪检验应该能发现问题并在浇筑前纠正，所以检验程序是不可缺少的，哪怕在微不足道的地方都不能掉以轻心。只要按标准要求进行工序检验如此错误完全可以避免。检验出错误要认真对待、处理，若不慎重对待也会造成隐患。 3、施工方法不当引起的错误 在施工中经常遇到不按照先地下后地上的施工程序进行施工，常常路面基层施工完成了，再进行地下管线的施工，或者该预埋构件不预埋以后再开槽剔洞植入，不仅浪费人力、物力，也影响工程质量。严格遵守基建程序可以避免该类错误。尤其是横过路管线，在路面结构层施工前一定要彻底检查一遍所有的横过路管线是否都施工完了，避免开槽剔洞现象的发生。 在某大街人行道铺筑，由于以前所修道路的人行道一般为2米宽，而该大街人行道宽为8米，采用18CM的稳定砂基层，平定机进行了平整，当基层上完后，测两边的控制桩高程都合格，铺人行道板时却发现稳定砂上高了，无法铺道板，由于稳定砂强度高，刨除几厘米的稳定砂很费劲，且工期不允许，最后不得不将大部分稳定砂全部破除，其损失相当严重。原来虽然两边控制点高程合适，却未挂横线，稳
近年来，各级党政机关及其文书处理部门认真贯彻国务院发布地《国家行政机关公文处理办法》(以下简称《办法》)和中共中央办公厅发布地《中国共产党机关公文处理条例)(以下简称《条例》)，以及国家质技术监督局发布地《国家行政机关公文格式)(以下简称《格式))等三个公文处理规范性文件，使机关文书处理工作日益规范化，维护了公文地严肃性和权威性，发挥了机关公文地应有效用. 但一些基层党政机关地公文处理工作仍然存在一些不规范地现象，值得引起重视并加以克服改进.笔者就日常公文处理工作中所见以及容易被大家忽略地一些问题进行粗略归纳和分析，期待与同行们一起探讨.资料个人收集整理，勿做商业用途 一、公文处理中常见地问题 (一)文种使用不规范 .滥发通知.(办法》第十五条规定:“政府各部门依据部门职权可以相互行文和向下一级政府相关业务部门行文;除以函地形式商洽工作、询问和答复问题、审批事项外，一般不得向下一级政府正式行文”.如需行文，应报请本级政府批转或由本级政府办公厅(室)转发;因特殊情况确需向下一级政府正式行文地，应当报本级政府批准，并在文中注明经政府同意.但资料个人收集整理，勿做商业用途事实上一些县级政府工作部门(包括一些议事协调机构，如领导小组、指挥部、委员会等)，却常常将其所主管地业务性工作以“通知”形式直接向乡镇一级政府行文交办，而没有正确使用“函”这一文种，明显违反了《办法)第十五条地规定.资料个人收集整理，勿做商业用途 .滥用请示.《办法》和《条例》都规定“请示适用于向上级机关请求指示、批准”“函适用于不相隶属机关之间商洽工作、询问和答复题，请求批准和答复审批事项”.根据上述定义，在请求批准时，有隶属关系，下级向上级请求批准地用“请示”;没有隶属关系，不论单位级别高低，向有关部门请求批准，一律用“函”.但在日常行文中，却常常出现乡镇一级政府向省、市、县级相关业务部门请求审批事项时，错误地用“请示”行文，而没有正确使用“申请色”或“请准函”这一文种.相应地，有关业务主管部门在答复审批事项时，也没有正确使用“问复函”答复，而错用“批复”文种.资料个人收集整理，勿做商业用途 （二)随意升格发文 公文随意升格地现象主要发生在乡镇一级机关，经常或被迫或不经意地发生以下两类情况: .有些成立或调整领导机构地“通知”类文件，本应由乡镇地党政办公室行文即可，但却常常错误地升格为以镇党委或镇政府地文件进行行文..资料个人收集整理，勿做商业用途 有些关于某一方面工作地一般性计划、方案、要点类文书，本应以相应工作部门或站所名义拟制，或者由党政办公室转发(印发)即可，但却常要以党委、政府重视为由，升格为镇党委或镇政府文件进行发文.资料个人收集整理，勿做商业用途 以上两类随意升格公文地现象，让党委、政府地公文沦为一般性事务通知地工具，有失党委、政府公文地严肃性和庄重性.资料个人收集整理，勿做商业用途 (三)文面格式不规范 较为常见地文面格式不规范地情况主要有如下种: .发文字号标注不规范.公文发文字号地正确标注方法是“机关代字〔位数年份〕实位序号”.但有地公文出现以位数标注年份、年份错用圆括号、序号出现虚位、序号前出现“第”字等不规范现象.资料个人收集整理，勿做商业用途 .公文标题不规范.有地公文标题出现逗号、顿号、书名号等不规范现象，违反了“公文标题中除法规、规章名称加书名号外，一般不用标点符号”地规定.资料个人收集整理，勿做商业用途 .主送、抄送机关称谓不规范.主要是因县乡两级机构改革后，其组成部门、内设机构、直属机构地名称职能已做相应变更，但一些上级业务主管部门在向下行文时，没有按改革后地规范名称行文，
道路施工常见问题分析 发表时间：2018-10-23T16:47:01.880Z 来源：《防护工程》2018年第12期作者：王珂 [导读] 在道路施工中，项目质量就是反映项目产品满足明确或隐含需要能力与特点的总和项目的特征与特性，同时施工项目质量是产生项目实体的阶段。本文浅析道路施工存在的问题和改善措施。 王珂 陕西路桥集团有限公司陕西西安 710000 摘要：在道路施工中，项目质量就是反映项目产品满足明确或隐含需要能力与特点的总和项目的特征与特性，同时施工项目质量是产生项目实体的阶段。本文浅析道路施工存在的问题和改善措施。 关键词：道路工程；施工；常见问题；解决措施 引言：随着社会的发展，人们生活水平日益改善，也越来越多私家车，每一个城市之间的联系越来越严密，越来越多路，对路的要求也越来越高，因此要充分认识道路施工中的常见问题与解决对策是非常有必要的。通常而言，影响道路质量的原因很多，假如要满足施工验收标准或质量检验评定规范中的规定要求，项目就一定要满足各类技术规程、标准来清楚确定最后产品质量。现阶段伴随着道路的质量问题有着很多错综复杂的原因。我们一定要认真分析，确定处理方案。 1、道路施工常见问题 1.1道路路基和路面施工中存在的问题 第一，在道路路基的施工上，对比其他的道路路基与路面，道路路基所要求要大一些的强度，这关键是由于地下各类管线的影响，铺设各类管线后，而铺设管线后的回填土达不到规范要求的密实度，因此建成道路后，假如达不到强度，非常可能会由于回填土问题造成路基和路面下沉或者下陷，同时，因为在回填土的时候，也许会由于回填土中含有块状物，互相之间积压的密度不足，达不到整体迷失。 第二，表现在路面混凝土存在开裂、起砂或者路面存在蜂窝麻面等情况，导致这种情况的因素关键有下面几种，(1)水泥质量问题，水泥质量不达标或者在搅拌的时候，水灰的比例太大，这样就使水泥的强度降低了，容易导致道路路面起砂。(2)在施工的时候，收抹压光时间太早或太迟，人为在混凝土表面洒干水泥或水，没有及时养护或路面没有达到充足的强度就施加各类荷载等导致路面开裂或脱皮。(3)道路的路面材料例如砂、石、水泥的比例计量不够准确或者不准的加水量、混凝土搅拌时间不足，灰料拌合不平均等因素。(4)在道路路面施工的时候，施工没有依照操作规程浇筑混凝土或者施工的时候路面下料的高度不当，造成铺设路面的过程中漏振或振捣不密实，没有及时排除混凝土中的气泡，造成道路路面容易起砂或者路面存在蜂窝麻面等情况。(5)在道路路面施工的时候，因为道路施工模板的拼装不严密，或者没有清理干净道路表面，不牢固的模板，脱膜剂涂刷不平均或部分漏刷而造成的。(6)在道路路面施工的时候，以施工缝留置不当，而导致混凝土面层形成裂缝。 1.2施工过程道路排水系统 1.2.1施工后管道发生渗水，闭水试验不合格情况 在施工后发现路面发生凹陷甚至出现漏水情况，严重的会发生喷水情况。这是由于在施工的时候，因为管道基础条件不良造成管道与基础发生不均匀沉陷，加上有这管道应用时间相对长或者自身质量就不好，回填的时候再外力作用下开始发生裂缝，随着外力的不断作用与管道内的压力，造成发生管道漏水或者破裂等情况。此外有这管道本身没有什么问题，然而在施工中对管道实施移动或者重新实施施工的过程中，技术相对差，造成施工完成是自身就存在必然质量问题，在重新实施应用时自然就会发生漏水情况。尤其要注意的是有时候由因为闭水封口不密实，又由于其井内而常被疏忽，还不好找寻到因素。 1.2.1检查井和路面的接缝处发生塌陷情况 我们行驶在路上的过程中，就会发现其实雨水井通常都在行车道上设置，还有部分水暖、通信的检查井也设在行车道上，当其井背宽度相对小时，回填夯实特别困难，压实度检验也很难实施。假如在施工的时候疏忽了这问题，一定会给之后项目埋下质量隐患，常见的情况就是检查井四周发生裂缝与塌陷，给车辆行驶带来危险。 1.3施工缝处理技术中的问题 在道路施工的时候，施工缝的发生是在所难免的，对于由于施工需求人为设置的施工缝，部分道路施工企业不可以及时把其实施妥善处理，最后造成施工缝发生了扩大，甚至关系到路面的整体平整性与安全性。除此以外，受自然环境、车辆碾压等客观原因的作用，道路路面会发生相对多的裂缝，这些裂缝关系着路面的平整度和密实性，使道路行车功能降低了，甚至影响着道路的交通安全，而道路施工单位不可以针对施工材料和裂缝处理技术来改善，一直这样让裂缝面积愈来愈大。 2、市政道路施工常见问题对策 2.1道路路基与路面施工中存在问题的对策 第一，对于道路路基的强度问题，要确保回填土的均匀性，防止相对大土块的存在，对于相对大土块要及时打碎或者拣出来，同时要依照项目规范严格实施回填土的厚度，在路基总宽度内，要使用水平分层方法填筑。第二，对于道路路基和路面存在的问题，首先要确保水泥的质量，严格项目材料关，对材料之间的比例进行严格控制，把道路表面的抹压光时间掌握好；其次，要及时清理施工模板表面，让模板保持干净，涂刷均匀道路表层的脱膜剂，不可以漏刷，混凝土一定要依照操作规程浇筑，避免漏振，并要振到排除气泡为止；最后，道路的施工缝留置要标准，要依照有关施工的要求准确留置，而且对水泥的选择上、施工时间也要做好控制，例如要尽量选用水化热小与收缩性小的水泥，施工的时间尽量选取温度相对低的时间浇筑混凝土，同时对路面产生初期还要使用相关的养护方法，在时间准许的区域内使养护的时间尽量延长，养护方法能够选取覆盖草帘、草袋，同时还要定期实施洒水，确保路面的湿润。 2.2施工过程道路排水系统 2.2.1施工后管道发生渗水，闭水试验不合格情况的防治措施 第一，要依照要求实施施工，这样保证管道基础的强度与稳定性，当地基地质水文条件不良时，要实施换上改良处理，以提升基槽底部的承载力。第二，在施工的时候注意对管道实施相关保护，在实施新的管道铺设时必须要购买有质量部门提供合格证与力学试验报告等
道桥施工中常见的技术问题与措施分析 发表时间：2019-03-06T15:58:18.533Z 来源：《建筑学研究前沿》2018年第33期作者：潘星颖[导读] 同时道桥工程质量的不合格关乎到施工单位甚至社会的经济效益，倘若道桥发生质量问题必将引起重大事故[1]。摘要：随着我国城市化发展的日趋成熟，使得群众生活水平得到相对提高，汽车交易量持续上升，这导致间接或直接给交通带来压力。而道路桥梁作为交通运输的主要行径其质量与交通承载能力与交通安全成正比，因此，道桥工程质量的优良关乎到民众生命财产安全。鉴于此，笔者主要对道桥施工种常见的技术问题进行分析，并提出相关措施分析。 关键词：道桥施工；技术问题；措施分析 引言 近年来在我国经济快速发展脚步带动下，交通运输业得到了全新的发展，其中各类道路桥梁工程项目越发增多，但其作为一项系统化且较为复杂的工程，涉及到多个方面，从而带来的影响因素也在一定程度上对施工质量造成相对不良，其中属施工技术问题最为普遍，这就给道桥施工质量控制作业中加大了难度系数，同时道桥工程质量的不合格关乎到施工单位甚至社会的经济效益，倘若道桥发生质量问题必将引起重大事故[1]。 1、道桥施工中常见的技术问题1.1.1道路施工中接缝作业不合格在道路工程中，大部分雨水井都安装在道路上，因此有许多辅助设施。此外，尽管巷道中有许多排水监督员和检查井，但当回程的宽度较窄时，回填和压缩是非常困难的。检查压缩程度也很困难。施工过程中经常发生的疏忽和监测不可避免地会造成工程质量问题，同时雨水井和路面之间的连接处坍落，从而导致车辆在行驶过程中引起跳跃现象。 1.1.2路基的稳定性以及路床不平整路基是道桥工程的基础，其稳定性是路桥工程质量的基本条件。如果路基不稳定，会直接影响路面的平整度，将对交通状况产生严重影响，因此路面的压缩程度直接影响路基的稳定性和安全性。为此，严格控制施工过程中的道路稳定性，严格控制道路压缩，是保证工程质量的根本要点。未铺装的路基与软基的铺装结构相同，软基结构的缝隙较大。雨水和水的渗入增加了软土的含水量，使其土基的柔软度，稳定性的恶化，导致无法支撑路面结构，进而对路面平整度造成一定程度上的影响。 1.1.3裂缝 道桥施工中对混凝土的运用导致后期出现裂缝问题最为严重，而造成裂缝的原因来自多方面，诸如季节温差的变化，同时包括混凝土本身进行浇注时所产生热度，特别是夏季和冬季的混凝土本身的环境温度。发生的可能性会更大。当夏季炎热，冬季温度突然下降时，桥梁的混凝土开裂会变得脆弱，此类现象普遍发生。 1.1.4道桥排水管道渗漏以及桥面麻面管道质量差，裂缝和局部混凝土松动，渗透性差，容易泄漏。此外，在桥梁的施工中，混凝土桥梁的表面有时看起来不舒服，形成影响整体外观的蜂窝桨。当出现大面积的蜂窝坑时，它表示存在安全隐患，但在建造混凝土桥梁时仅难以避免少量的蜂窝坑[2]。 1.2上述问题成因分析 桥梁建设的原因比较复杂，总体情况总结如下。首先，混凝土的压缩程度不够。由于腹板的预应力管道的高密度，当混凝土浇筑时，在局部位置，特别是在预应力管道下，很容易引起混凝土的振动和压缩不足。过度的振动等会在混凝土表面产生诸如麻点和孔洞等缺陷，进而降低纤维网混凝土的强度；其次为温度压力。在混凝土浇筑前期由于水泥的水化热量大量积聚内部导致其温度直线升高，但将模具中的混凝土取出时，其表面温度经历急剧下降，如此大的温差反应，导致混凝土表面出现膨胀应力，混凝土的初始拉伸强度较低，表面的拉应力容易超过混凝土的最大抗拉强度，在而就是无法实现有效的预压。由于施工线预应力不够准确，管线出现部分弯曲现象，导致预应力钢筋位置偏离实际位置，在此位置发生径向位置。最后一点为一些承包商倾向于有经济顾虑，可以不断降低建设成本，节省项目投资，导致承包商这个项目价格相对较低为了获取利润，在施工现场施工中采用低质低价的建筑材料，工程机械设备频频受到困扰。质量的保证没有任何争议的余地。这导致许多技术问题产生。 2、针对道桥施工施工技术问题提出相关解决措施2.1进一步加强技术管理 对道桥施工技术问题最有效的措施就是对其技术管理进行有效强化。因此，在实际建设中需严格对施工原材料质量检验工作加强力度，其次依据相关设计方案和提交方案进行相关项目的施工，最后要求相关管理人员建立且全面实施相应的质量责任制度。同时，应加强重量监测予以实时检查。在工程进行中，需对其施工方案、维修等主要施工阶段的控制，以此保证工程的整体质量。 2.2施工方案的合理设计 在此阶段最为常见的是综合机械化和机械化施工方法组合使用，主辅机协同配合机械作用。在实际工程施工中还需根据具体项目内容及施工环境进行合理科学的分配，推崇最佳施工方法进行作业，使机械操作能够满足工程要求，同时尽量减少不必要建设成本。 2.3施工各个进度的安排 在整个施工过程中调整其施工组织、技术、现场、建筑管理这四个方面，对作业人员的施工水平加以严格监控和管理。同时施工人员务必严格按照设计和监理人员的准确指示进行相关设计作业以及有效展开工作。此外，通常进行地下土木工程程序如下：首先对地面底部加以处理，以此确定钻孔位置及其填充详细步骤，最后对地面进行压缩工作。 2.4施工工艺的严格把控 尤其是保证了预应力束的张拉效果。同时在后张法中，由于十个应力损失引起的应力为0.75fpk或更小，并且需要采取措施来检测由于伞形摩擦（管道，锚环，锚）以及测量的锚回缩造成的应力损失[3]。束控制的总体应力检测是这样的，即当锚被锁定时，0.75fpk是其标准控制应力，以此有效完善实现预应力。 2.5确保混凝土的质量及防裂设计
一、标题常见问题分析 公文标题是公文内容的摄要，在发挥公文效能上起着举足轻重的作用。但受诸多因素的影响，公文标题时常出现一些毛病，现归纳为以下八个方面，并作粗浅分析。 （一）要素不全 完整的、规范的公文标题，一般应具备“三要素”，即发文机关名称、事由、文种，以标明由谁发文、为什么发文和用什文种发文。2012年7月1日起施行的《党政机关公文处理工作条例》作出明确规定：“公文标题应当准确简要地概括公文的主要内容（事由）并标明公文种类（文种），一般应当标明发文机关”。当然，特殊情况下，也可省略标题中的一至二个要素，但不可随意省略，要相对规范，否则，将毛病百出。 常见的病例有三种： 一是随意省略事由。如《××县人民政府决定》，由于省略事由，受文者看不出标题所反映的主要内容、事项和基本观点，不利于学习、贯彻、领会、落实文件精神。除一些非重要的、极其简短的通知、通告和特殊机关发出的特定公文外（如中华人民共和国国务院、司法部门发出的国务院“公告”、“主席令”、“布告”等），一般情况下不得省略事由。 二是随意省略发文机关。如：一份没有版头的文件标题《关于加强农村党支部建设的报告》，待上级看完文件后，才从落款处知道文件是哪个机关发出的，既不庄重，也不严肃，更不利于公文运转和办理。具有重大决策和事项的下行文不得省略发文机关；没有版头的下行文、上行文均不得省略发文机关，但有版头（发文机关标识）的，也可不标明发文机关。 三是随意省略文种。使受文者不得要领，失去公文的严肃性。如《××乡人民政府关于召开春耕生产会议的有关事宜》。 （二）乱用文种 主要表现在三个方面：
一是混用文种。如《全国人大常委会党组关于县乡换届选举问题的请示报告》，这里把“请示”、“报告”两个不同的文种混淆在一起使用，不论是已经废止的《国家行政机关公文处理办法》，还是自2012年7月1日起施行的《党政机关公文处理工作条例》，都没有“请示报告”这一文种，明显不妥。从该“请示报告”的内容看，应使用批转式“报告”这一文种。 二是错用文种。有的该用“请示”的，却用了“报告”，而该用“报告”的反而用的是“请示”；有的该用“函”的却用“通知”；有的把没列为文种的公文种类作为文种使用，如“条例”、“规定”、“办法”、“总结”、“计划”等，以上这些，都不可作为文种使用，不可直接行文。《党政机关公文处理工作条例》所确定的公文文种共有15种，决议、决定、命令（令）、公报、公告、通告、意见、通知、通报、报告、请示、批复、议案、函、纪要。除此之外，均不可直接行文，但可作为“印发”、“颁发”或“通知”的“附件”行文。 三是生造文种。如《关于调整工资的补充说明》、《关于机构改革中有关问题的解释》等，这里的“补充说明”、“解释”均不应作为文种使用，以上两个标题可修定为《××（发文机关）关于印发调整工资补充说明的通知》、《××（发文机关）关于印发机构改革中有关问题解释的通知》。还有的把“安排”、“要点”、“细则”这些既不是公文文种又不是应用文体种类的东西常常作为公文文种直接行文，是错误的。 （三）隶属不清 不该用“批转”的，用了“批转”；该用“批转”的却用了“印发”、“转发”，分不清三者之间的隶属关系和词性。如《××县政府办公室关于批转××市长在××会议上讲话的通知》，这里的“批转”使用不当，应该使用“印发”或“转发”。因为“批转”具有“批准转发”之意，是上级对下级报告的认同并转发下去贯彻落实的。下级对上级机关的文件和上级领导同志的讲话、批示等不可使用“批转”，否则将混淆了上下级的隶属关系。 （四）提炼不精。主要表现在标题冗长上。如《×××（发文机关）关于招收退休退职职工子女就业，进行合理安
几种常用逻辑电平电路的特点及应用 2007-08-13 来源: 作者: LVDS(Low Voltage Differential Signal)低电压差分信号、ECL(EmitterCoupled Logic)即射极耦合逻辑、CML电平等各种逻辑电平的特点以及接口应用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low V oltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 图1LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差
道路工程常见施工质量问题-现象-原因-危害-治理方法汇总路肩、边坡的作用及质量要求 路肩的作用是保护路基稳定和路面完整，对边坡进行防护和加固，可以保护路肩的稳定，防止水侵蚀路基。 要求路肩要碾压密实，横坡适度，边缘顺直平整。不允许出现积水、沉陷等问题。由于路肩是道路的备用通行空间。因此，不允许有堆积物。 边坡要求坡面平整、坚实、稳定，不允许边坡出现冲沟、缺口、及坍陷等现象。 路肩、边坡的质量通病及防治 （一）路肩、边坡松软 1．现象：路肩松软，一经车轮碾压，即下陷出车辙。边坡呈松散状态，稍触外力，边坡土下溜。 2．原因分析： （1）填方路基碾压不到位，使路肩和边坡未达到要求的密实度。 （2）填方宽度不够，最后以松土贴坡。松土填垫路肩，又不经压实。 （3）路基填方属砂性土或松散粒料，所形成的边坡稳定性差。 3．危害： （1）路肩松软，会危及路面边缘结构的稳定性，路面易造成掰边损毁。 （2）路肩松软，会使走在路肩上的机动车轮下陷。严重时会造成翻车。 （3）边坡松散易造成冲刷、风蚀，使路基变窄。 （4）路肩边坡松散，高填方路段，易发生滑坡。 4．治理方法： （1）填方路堤分层碾压，两侧应分别有20～30cm的超宽，最后路基修整时施以削坡，不得有贴坡现象，如有个 别严重亏坡，应将原边坡挖成台阶，分层填补夯实。路肩的密实度应达到轻型击实的90%以上。 （2）路基填方如属砂性土或松散粒料，其边坡应予护砌或栽 种草皮、灌木丛以保护，或加大边坡坡率，一般应大于1:2 （3）路面完工后，所填补的路肩亏土，必须碾压或夯实，密 实度应达到轻型击实的90%以上。 （4）采用石灰土或砾料石灰土稳定路肩。 （5）在路肩外侧，用块石或混凝土预制块铺砌护肩带。其最小宽度≥200mm。 （6）铺条形草皮或全铺方块草皮进行边坡植被防护。前者用于一般路堤边坡，后者用于坡长8m以上的高填方边坡。 （7）采用片石，卵石或预制块铺砌在边坡表面，用以加固边坡。 （二）边坡过陡 1．现象：主要指填土路堤边坡坡度小于设计坡率，即土质边坡小于1:1.5。 2．原因分析：受拆迁占地等因素影响，下层路基填筑宽度窄于路基下口设计宽度，而路基顶面又要满足路基总宽 度，便形成了边坡小于设计坡率。 3．危害：不能保证边坡的稳定性，易于滑坡。见下面图1-2-2。 4．治理方法： （1）要按照设计边坡坡率施工，使用坡度尺检查控制坡度，不小于设计规定。如无设计规定，一般不得小于 l:1.5。 （2）如受条件限制，边坡小于1:1.5时，要护砌砖石护坡。边坡直立时要砌筑挡土墙。 （三）路肩积水 1．现象：即路肩横向反坡，或路肩与路面接茬处形成沟槽，造成积水。 2．原因分析： （1）路肩碾压不实，与路面接茬处的路肩经右侧车轮反复走压下沉，形成沟槽。
RS232、RS485、RS422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
道路桥梁施工中常见的问题原因分析及预防措施 对于道路桥梁的质量问题是施工人员必须重视的.从施工的角度上看,混凝土桥梁中出现的腹板裂缝是主要问题,为此本文笔者对施工引起的质量构造特点及施工过程,外力等各方面的问题进行了 分析. 1 桥梁裂缝成因分析 温度应力是不可忽视的原因.混凝土浇筑初期,水泥水化热聚集在内部不易散发,内部温度显著升高,而拆模后表面温度降低很快,造成了温度陡降,内外巨大的温差造成内部和外部热胀冷缩的程度不同,就在混凝土表面产生膨胀应力.混凝土在浇筑初期,其抗拉强度很低,若此时温差产生的表面拉应力超过混凝土极限抗拉强度,就会在混凝土表面产生裂缝. 混凝土振捣不密实.由于腹板内预应力管道密集,在浇往腹板混凝土时容易造成局部地方特别是位于预应力管道下方的混凝土振捣不到位,出现漏振、欠振等现象,致使腹板混凝土不够密实,有蜂窝麻面甚至孔洞出现,削弱了腹板混凝土的整体强度. 施工过程有效预应力难以达到.预应力管道在施工放线过程中不够准确,导致预应力管道不够圆润、局
部微段出现弯折的现象,造成预应力筋的实际位置与设计位置存在偏差,从而引起该处径向力的突变.并且,不平顺的连续预座力管道也易造成预应力束的 断丝滑丝现象.预应力的不足降低了腹板的抗剪能力,容易产生腹板裂缝. 1.1 预防措施 在施工过程中,通过控制混凝土入模时的温度,分层浇筑以及设计合理的养护措施,比如混凝土表面覆盖草袋及塑料薄膜,进行保温、保湿养护等措施,确保降低温度应力,避免温度裂缝. 加强施工质量管理.浇注腹板混凝土时振捣一定要充分,特别是腹板内预应力管道较密集的地方更要做到不漏振、不欠振,保证混凝土浇注密实.严格按施工规范对混凝土进行养护,张拉时混凝士强度应符合规范及设汁要求,避免在混凝土强度还没达到规定值时张拉预应力筋. 严格控制施工工艺,特别是保证预应力束的张拉效果.在后张法时由于应力损失使的控制应力oco米≤0．75fpk,要采取检测伞郎磨阻(管道、锚圈、锚具)和实测锚摩回缩造成的应力损失,对其进行超张拉并同步进行整束控制应力检测使得锁锚时达到设计张拉控制应力oco米=0．75fpk,最终达到有效预应力的建
公文常见错误分析及对策 公文写作 公文常见错误分析及对策 公文是公务文书的简称，是处理公务、管理事务的一种书面文字工具。其重要特点就是行文的规范化、制度化和标准化。对于公文格式，国家技术监督局制定了《国家行政机关公文格式》（GB/T9704—1999，以下简称《格式》），国务院办公厅制定了《国家行政机关公文处理办法》（2001年1月1日起施行，以下简称《办法》），中央办公厅制定了《中国共产党各级领导机关文件处理条例（试行）》（以下简称《条例》）。但是不少单位和部门制发文件，并没有严格按照规定、要求去做，而是各行其是，制发文件存在很大的随意性，造成公文格式的不规范，严重影响了公文的严肃性、公正性。更在一定程度上影响了公文的质量和效能，影响了政 府的行政效率，因此必须引起高度重视。 一、存在的问题 （一）文种使用乱。一是生造文种。把没列为文种的公文种类作为文种使用。《办法》所确定的公文文种共有13类14种，即：命名、令，决定，公告，通告，通知，通报，议案，报告，请示，批复，意见，函，会议纪要。除此之外，均不可直接行文，但可作为"印发"、"颁发"式"通知"的"附件"行文。例如，《关于××市区退休人员一次性缴纳医疗费分期缴费的具体操作规定》、《关于使用社会保障卡有关问题的说明》等，这里的"操作规定"、"说明"均不应作为文种使用，可以改成《××关于印发市区退休人员一次性缴纳医疗费分期缴费的具体操作规定的通知》、《××关于印发使用社会保障卡有关问题的说明的通知》，不能作为文种使用的还有"条例"、"规定"、"办法"、"总结"、"计划"等，有的甚至把"安排"、"要点"、"细则"这些既不是公文文种又不是应用文体种类的东西常常作为公文文种直接行文，都是错误的。
要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平