双2线-4线译码器真值表与逻辑表达式
表1 2线—4线译码器真值表
由真值表写出逻辑表达式如下：
Y0=S B A
Y1=S B A
Y2=S B A
Y3=S BA
集成二进制译码器有很多种，如双2—4线译码器：LS139、CC4556、CC4555等；3—8线译码器：LS137、LS138、LS231等；4—16线译码器：C4514、LS154、CC4515等。
E D A设计38译码器-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN
班级：通信13-3班 姓名：王亚飞 学号： 18 指导教师： 成绩： 电子与信息工程学院 信息与通信工程系
摘要 EDA技术是以微电子技术为物理层面，现代电子设计技术为灵魂，计算机软件技术为手段，最终形成集成电子系统或专用集成电路ASIC为目的的一门新兴技术。而VHDL语言是硬件描述语言之一，其广泛应用性和结构的完整性使其成为硬件描述语言的代表。随着社会经济和科技的发展，越来越多的电子产品涌如我们的日常生活当中，在日常生活中译码器起着不可忽视的作用。本设计就是运用VHDL语言设计的3-8译码器。3-8译码器电路的输入变量有三个即D0，D1，D2，输出变量有八个Y0-Y7，对输入变量D0，D1，D2译码，就能确定输出端Y0-Y7的输出端变为有效（低电平），从而达到译码目的。 关键词：EDA；3-8译码器
1实验目的 1、通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、初步掌握VHDL语言的常用语句。 3、掌握VHDL语言的基本语句及文本输入的EDA设计方法。 2实验背景 VHDL的简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL 的英文全写是：VHSIC（Very High eed Integrated Circuit） Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。 VHDL语言的特点 VHDL是一种用普通文本形式设计数字系统的硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，可以在任何文字处理软件环境中编辑。除了含有许多具有硬件特征的语句外，其形式、描述风格及语法十分类似于计算机高级语言。VHDL程序将一项工程设计项目（或称设计实体）分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可视部分，这种将设计项目分成内、外两个部分的概念是硬件描述语言（VHDL）的基本特征。
名 称 逻 辑 表 达 式 逻 辑 符 号 真 值 表 逻辑运算规则 与 门 AB F = A 0 0 1 1 0 1 0 1 有0得0 全1得1 B F 0 0 0 1 或 门 B A F += A 0 0 1 1 0 1 0 1 有1得1 全0得0 B F 0 1 1 1 非 门 A F = A 0 1 有0得1 有1得0 F 1 0 与 非 门 AB F = A 0 0 1 1 0 1 0 1 有0得1 全1得0 B F 1 1 1 0
或 非 门 B A F += A 0 0 1 1 0 1 0 1 有1得0 全0得1 B F 1 0 0 0 与 或 非 门 CD AB F += A 0 0 (1) 0 0 (1) 0 0 … 1 0 1 (1) AB 或CD 有一组或两组全是 1结果得0 其余输出全得1 B C D F 1 1 0 异 或 门 B A F ⊕= B A B A += A 0 0 1 1 0 1 0 1 不同得1 相同得0 B F 0 1 1 0
同或门A F=⊙B AB B A+ =A0 0 1 1 0 1 0 1 不同得0 相同得1 B F 1 0 0 1 色环电阻的表示 颜 色 黑棕红橙黄绿蓝紫灰白金银无 有 效 数 字 0123456789-1-2-3 乘 数 10010110210310410510610710810910-110-2 精确度±1 ﹪ ±2 ﹪ ±﹪± ﹪ ± ﹪ ±5 ﹪ ± 10 ﹪ ± 20 ﹪ 注：四色环电阻：1、2环表示是有效数照写，3环表示是乘数（就是要乘与这个乘数），4环表示是精确度。五色环电阻：1、2、3环表示是有效数照写，4环表示是乘数（就是要乘与这个乘数），5环表示是精确度。
3-8译码器的设计 1 设计目的与要求 随着社会的进一步发展，我们的生活各个地方都需要计算机的参与，有了计算机，我们的生活有了很大的便利，很多事情都不需要我们人为的参与了，只需要通过计算机就可以实现自动控制。由此，计算机对我们的社会对我们每个人都是很重要的。所以我们要了解计算机得组成，内部各种硬件，只有了解了计算机基本器件已经相应的软件，才能促进社会的发展。编码器和译码器的设计是计算机的一些很基础的知识，通过本次对于编码器和译码器的设计，可以让我知道究竟这种设计是如何实现的，这种设计对我们的生活有什么帮助，这种设计可以用到我们生活的哪些方面，对我们的各种生活有什么重大的意义。 1.1 设计的目的 本次设计的目的是通过简单的译码器的设计掌握基本的计算机的一些有关的知识，通过查资料已经自己的动手设计去掌握EDA技术的基本原理已经设计方法，并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过将理论知识，各种原理方法与实际结合起来，切实的亲手设计，才能掌握这些非常有用的知识。通过对编码器和译码器的设计，巩固和综合运用所学知识，提高IC设
计能力，提高分析、解决计算机技术实际问题的独立工作能力。也能通过这种自主设计，增强自己的动手能力，将理论知识切实应用的能力，这对我们将来的发展是很有帮助的。 1.2 设计要求 根据计算机组成原理中组合逻辑电路设计的原理，利用VHDL设计计算机电路中译码器的各个模块，并使用EDA 工具对各模块进行仿真验证和分析。译码器由三-八译码器为实例代表。 关键词:输入、输出、译码 2 VHDL的简单介绍 2.1 VHDL的简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在我过的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外
11.4 逻辑式与真值表1 【预习】第三册课本第17至18页内容. 【预习目标】了解逻辑式的定义及真值表的概念. 【导引】 1.逻辑代数式：由常量1,0以及逻辑变量经逻辑运算构成的式子，简称逻辑式． 2.逻辑式真值表：用表格的形式列出逻辑变量的一切可能值与相应的逻辑式的值的表． 3.逻辑变量只能取0或1，所得逻辑式的值也只有0或1． 4.逻辑运算的次序依次为“非运算”“与运算”“或运算”，如果有添加括号的逻辑式，首先要进行括号内的运算． 【试试看】 1.当00AB =时，逻辑式B A AB F +=的值为 . 2.使逻辑式F AB CD =+的值为1的变量组合取值有 （ ） A ．1100ABCD = B ．0101ABCD = C ．1010ABC D = D ．0010ABCD = 【本课目标】了解逻辑式的定义及其对应的真值表的概念，能够进行逻辑式与真值表的互化. 【重点】逻辑式的运算及逻辑式对应的真值表. 【难点】逻辑式与真值表的互化. 【导学】 任务1 理解逻辑式的定义，学会求逻辑式的运算结果. 【例1】写出下列各式的运算结果． （1）011?+ ；（2）001++ ；（3）0101?+? ；（4）0111++? ．
【试金石】写出下列各式的运算结果． （1）101?+ ； （2）()101?+ ； （3）()0100+?+ ； （4）0100?++ ． 任务2 会根据给定的逻辑式写出其对应的真值表. 【例2】列出逻辑式C A B A +的真值表． 【试金石】列出逻辑式AB B A ++的真值表． 【检测】 1. 写出下列各式的运算结果． （1）101+? ； （2）001000++?+? ． 2. 列出逻辑式A B AB ++的真值表．
《集成电路设计实践》报告题目：3-8译码器设计 院系：自动化学院电子工程系 专业班级：微电 学生学号： 学生姓名： 指导教师姓名：戴力职称：讲师 起止时间：2015.12.25-2016.01.08 成绩：
一、设计任务 1) 依据3-8译码器的真值表，给出3-8译码器的电路图，完成3-8译码器由电路图到晶体管级的转化（需提出至少2种方案）； 2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性），给出电路最大延时时间； 3) 遵循设计规则完成译码器晶体管级电路图的版图，流程如下： 4) 版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）； 5) 版图检查与验证（DRC检查）； 6) 针对自己画的版图，给出实现该电路的工艺流程图。 二、电路设计方案的确定 3-8译码器真值表 由三个输入端A,B,C和八个输出端Y0,Y1,Y2,Y3,Y4,Y5 ,Y6,Y7组成，输入输出用二进制表示。 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 从真值表可看出3-8译码器的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 可通过使用三输入与非门及反相器实现功能，三输入与非门由三个pmos和三个nmos组成。 三、电路特性及其仿真 首先用S-Edit软件画出电路的模拟图，然后检查所画电路是否存在错误，将各个管子的尺寸标注出来，检查无误后点击T-Spice按钮将出现电路的网表图，然后给检测出的电路网表加上电源和输入信
本文档如对你有帮助，请帮忙下载支持！名称逻辑表达式逻辑符号真值表逻辑运算规则 与门A 0 0 1 1 0 1 0 1 有0得0 全1得1 B F 0 0 0 1 或门A 0 0 1 1 0 1 0 1 有1得1 全0得0 B F 0 1 1 1 非门A 0 1 有0得1 有1得0 F 1 0 与非门A 0 0 1 1 0 1 0 1 有0得1 全1得0 B F 1 1 1 0 或非门A 0 0 1 1 0 1 0 1 有1得0 全0得1 B F 1 0 0 0 与或非门A 0 0 (1) 0 0 (1) 0 0 (1) 0 1 (1) AB或CD有一组或 两组全是1结果得0 其余输出全得1 B C D F 1 1 0 异或门A 0 0 1 1 0 1 0 1 不同得1 相同得0 B F 0 1 1 0 同或门 A F ⊙B A 0 0 1 1 0 1 0 1 不同得0 相同得1 B F 1 0 0 1 色环电阻的表示 颜色黑棕红橙黄绿蓝紫灰白金银无有效 数字 0 1 2 3 4 5 6 7 8 9 -1 -2 -3 乘数10010110210310410510610710810910-110-2 精确度±1﹪±2 ﹪ ±0.5 ﹪ ±0.25 ﹪ ±0.1 ﹪ ±5 ﹪ ±10 ﹪ ±20 ﹪ 注：四色环电阻：1、2环表示是有效数照写，3环表示是乘数（就是要乘与这个乘数），4环表示是精确度。五色环电阻：1、2、3环表示是有效数照写，4环表示是乘数（就是要乘与这个乘数），5环表示是精确度。 例：四色环电阻五色环电阻 1 2 103±10﹪ 2 0 3 101±5﹪ 式子：12x103=12x1000=12000Ω=12KΩ±10﹪式子：203X101=203X10=2030Ω=2.03KΩ±5﹪
电子信息工程学系实验报告课程名称：EDA技术与实验 实验项目名称：实验二三八译码器设计实验时间：2011.9.5 班级：姓名：学号： 实验目的: 1．熟悉ALTERA公司EDA设计工具软件max+plusⅡ。 2．掌握max+plusⅡ文本设计及其仿真。 实验环境: max+plusⅡ 实验内容及过程: 1.三八译码器的工作原理 由三个输入端A,B,C和八个输出端Y0,Y1,Y2,Y3,Y4,Y5 ,Y6,Y7组成，输入输出用二进制表示。 三八译码器真值表 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 2.文本设计 打开File点击New选择文本文件，点击OK.进行编程，再保存 成绩： 指导教师（签名）：
3.建立工程。运行File，Project,Set Project to Current File,讲工程设置到当前文件。 4.编译工程。在MAX+PLUS II 菜单内选择Compiler 项，选择Start即可开始编译。 5.选择菜单“File”→“New”，在出现的“New”对话框中选择“Waveform Editor File”，按“OK”后将出现波形编辑器子窗口。选择菜单“Node ”→“Enter Nodes from SNF”，出现选择信号结点对话框。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=>”按钮，将左边列表框的结点全部选中到右边的列表框。按“OK”按钮，选中的信号将出现在波形编辑器中 7将波形图保存为.scf 8.选择主菜单“MAX+plus II”→“Simulator”，按下“Simulator”，出现仿真参数设置与仿真启动窗，这时按下该窗口中的“Start”按钮，即刻进行仿真运算。再点击右边的OPEN SCF,就会出现仿真结果。 实验结果及分析： 实验心得： 通过实验学会了三八译码器的程序设计和原理图设计，对三八译码器有了更深的了解。
逻辑代数的基本公式和常用公式 一．基本定义与运算 代数是以字母代替数,称因变量为自变量的函数,函数有定义域和值域。——这些都是大家耳熟能详的概念。如 或； 当自变量的取值（定义域）只有0和1（非0即1）函数的取值也只有0和1（非0即1）两个数——这种代数就是逻辑代数，这种变量就是逻辑变量，这种函数就是逻辑函数。 逻辑代数，亦称布尔代数，是英国数学家乔治布尔（George Boole）于1849年创立的。在当时，这种代数纯粹是一种数学游戏，自然没有物理意义，也没有现实意义。在其诞生100多年后才发现其应用和价值。其规定： 1．所有可能出现的数只有0和1两个。 2．基本运算只有“与”、“或”、“非”三种。 与运算（逻辑与、逻辑乘）定义为（为与运算符，后用代替） 00＝0 01＝0 10＝0 11＝1 或 00＝0 01＝0 10＝0 11＝1 或运算（逻辑或、逻辑加）定义为（为或运算符，后用＋代替） 00＝0 01＝1 10＝1 11＝1 或 0＋0＝0 0＋1＝1 1＋0＝1 1＋1＝1 非运算（取反）定义为：
至此布尔代数宣告诞生。 二、基本公式 如果用字母来代替数（字母的取值非0即1），根据布尔定义的三种基本运算，我们马上可推出下列基本公式： A A＝A A+A=A A0＝0 A+0=A A1＝A A+1=1 =+= 上述公式的证明可用穷举法。如果对字母变量所有可能的取值，等式两边始终相等，该公 式即告成立。现以=+为例进行证明。对A、B两个逻辑变量，其所有可能的取值为00、01、10、11四种（不可能有第五种情况）列表如下：
由此可知： =+ 成立。 用上述方法读者很容易证明： 三、常用公式 1． 左边＝＝右边 2． 左边＝＝右边 例题：将下列函数化为最简与或表达式。 （公式1：） = (公式2：) （）
试验一组合逻辑3线-8线译码器设计试验 一、试验目的 1、了解并初步掌握ModelSim软件的使用； 2、了解使用ModelSim进行组合数字电路设计的一般步骤； 3、掌握组合逻辑电路的设计方法； 4、掌握组合逻辑电路3线-8线译码器的原理； 5、掌握门级建模的方法； 二、试验原理 译码器(Decoder)的逻辑功能是将每个输入的二进制代码译成对应得输出高、低电平或另外一个代码。因此，译码是编码的反操作。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器等。 二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应得高、低电平信号。例如，典型的3线-8线译码器功能框图图1-1所示。输入的3位二进制代码共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。 图1-1 3线-8线译码器框图 74HC138是用CMOS门电路组成的3线-8线译码器，它的逻辑图图1-2所示。表1-1是74HC138的逻辑功能表。当门电路G S的输出为高电平时，可以由逻辑图写出。
图1-2 74HC138逻辑功能图
表1-1 74HC138逻辑功能表 由上式可以看出，由''07Y Y -同时又是210,,A A A 这三个变量的全部最小项的译码输出，所以也将这种译码器称为最小项译码器。 74HC138有3个附加的控制端'' 123 ,S S S 和。当''123S 1,S S 0=+=时，s G 输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁为高电平。这3个控制端也称为“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能； 三、 预习要求 1、数字电子技术基础组合逻辑电路设计一般设计方法； 2、74HC138的逻辑功能； 3、门级建模的一般方法和基本语句； 4、ModelSim 软件的一般使用方法(ModelSim SE Tutorial)； 四、 实验步骤 (一)、熟悉ModelSim 软件环境 1、建立一个新Project 1-1双击左面快捷方式或者电击[程序]/[ModelSim SE 6.1f]/[ModelSim]启动ModelSim 6.1(如图1-3)； 注意：必须首先关闭IMPORTANT Information 对话框才能开始其它操作；
题号：第一题 题目：电梯模拟 1，需求分析： 计算命题演算公式的真值 所谓命题演算公式是指由逻辑变量(其值为TRUE或FALSE )和逻辑运算符人(AND )、 V( OR)和「( NOT )按一定规则所组成的公式(蕴含之类的运算可以用A、V和「来表示)。公式运算的先后顺序为「、人、V,而括号()可以改变优先次序。已知一个命题演算公式及各变量的值，要求设计一个程序来计算公式的真值。 要求： ( 1)利用二叉树来计算公式的真值。首先利用堆栈将中缀形式的公式变为后缀形式；然后根据后缀形式, 从 叶结点开始构造相应的二叉树；最后按后序遍历该树, 求各子树之值, 即每到达一个结点, 其子树之值已经计算出来, 当到达根结点时, 求得的值就是公式之真值。 ( 2)逻辑变元的标识符不限于单字母,而可以是任意长的字母数字串。 ( 3)根据用户的要求显示表达式的真值表。 2,设计： 2.1 设计思想： <1> ,数据结构设计： (1) 线性堆栈1 的数据结构定义 typedef struct { DataType stack [MaxStackSize]; int top; /* 当前栈的表长*/ } SeqStack; 用线性堆栈主要是用来存储输入的字符, 它的作用就是将中缀表达式变成后缀表达式。 (2) 线性堆栈2 的数据结构定义 typedef struct { BiTreeNode *stack [MaxStackSize]; int top; /* 当前栈的表长*/ } TreeStack; 这个堆栈和上面的堆栈的唯一不同就是它们存储的数据的类型不同, 此堆栈存储的是树节点,它的作用是将后缀表达式构成一棵二叉树。 （3）树节点数据结构定义typedef struct Node { DataType data; struct Node *leftChild; struct Node *rightChild; }BiTreeNode; <2>算法设计详细思路如下：首先实现将中缀表达式变成后缀表达式：在将中缀表达式变成后缀表达式的
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity clk_div is port(clk:in std_logic; clk_div:out std_logic); end clk_div; architecture rt1 of clk_div is signal q_temp:integer range 0 to 5999999; begin process(clk) begin if(clk'event and clk='1') then if(q_temp=5999999) then q_temp<=0; else q_temp<=q_temp+1; end if; end if; end process; process(clk) begin if(clk'event and clk='1') then if(q_temp=5999999) then clk_div<='1'; else clk_div<='0'; end if; end if; end process; end rt1; library ieee; use ieee.std_logic_1164.all; entity seg7 is port(q: in std_logic_vector(3 downto 0); segment: out std_logic_vector(0 to 7)); end seg7; architecture rt1 of seg7 is begin process(q) begin case q is
3-8 译码器的设计 1 设计目的与要求 随着社会的进一步发展，我们的生活各个地方都需要计算机的参与，有了计算机，我们的生活有了很大的便利，很多事情都不需要我们人为的参与了，只需要通过计算机就可以实现自动控制。由此，计算机对我们的社会对我们每个人都是很重要的。所以我们要了解计算机得组成，内部各种硬件，只有了解了计算机基本器件已经相应的软件，才能促进社会的发展。编码器和译码器的设计是计算机的一些很基础的知识，通过本次对于编码器和译码器的设计，可以让我知道究竟这种设计是如何实现的，这种设计对我们的生活有什么帮助，这种设计可以用到我们生活的哪些方面，对我们的各种生活有什么重大的意义。 1.1 设计的目的 本次设计的目的是通过简单的译码器的设计掌握基本的计算机的一些有关的知识，通过查资料已经自己的动手设计去掌握EDA技术 的基本原理已经设计方法，并掌握VHDL硬件描述语言的设计方法和 思想。以计算机组成原理为指导，通过将理论知识，各种原理方法与实际结合起来，切实的亲手设计，才能掌握这些非常有用的知识。通过对编码器和译码器的设计，巩固和综合运用所学知识，提高IC 设计能力，提高分析、解决计算机技术实际问题的独立工作能力。也能通过这种自主设计，增强自己的动手能力，将理论知识切实应用的能力，这对我们将来的发展是很有帮助的。 1.2 设计要求 根据计算机组成原理中组合逻辑电路设计的原理，利用VHDL设计计算机电路中译码器的各个模块，并使用EDA工具对各模块进行 仿真验证和分析。译码器由三- 八译码器为实例代表。
关键词:输入、输出、译码2 VHDL 的简单介绍 2.1 VHDL 的简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期 出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。VHDL 翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在我过的应用多数是用在FP GA/C PLD/E PL的设计中。 当然在一些实力较为雄厚的单位，它也被用来设计ASIG VHDL主要 用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHD啲程序结构特点是将一项工程设计, 或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 2.2 VHDL 的特点 1，功能强大，设计灵活： VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描 述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路 的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设 计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。 2，, 支持广泛，易于修改： 由于VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA
单片机74HC138三八译码器的原理及应用方法 在我们设计单片机电路的时候，单片机的IO 口数量是有限的，有时并满足不了我们的设计需求，比如我们的STC89C52 一共有32个IO 口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如74HC138 这个三八译码器，图3-15是74HC138 在我们原理图上的一个应用。 图3-15 74HC138 应用原理图 从这个名字来分析，三八译码器，就是把3种输入状态翻译成8种输出状态。从图3-15所能看出来的，74HC138 有1～6一共是6个输入引脚，但是其中4、5、6这三个引脚是使能引脚。使能引脚和我们前边讲74HC245 的OE 引脚是一样的，这三个引脚如果不符合规定的输入要求，Y0 到Y7 不管你输入的1、2、3引脚是什么电平状态，总是高电平。所以我们要想让这个74HC138 正常工作，ENLED 那个输入位置必须输入低电平，ADDR3 位置必须输入高电平，这两个位置都是使能控制端口。不知道大家是否记得我们第二课的程序有这么两句ENLED = 0；ADDR3 = 1；就是控制使这个74HC138 使能的。这类逻辑芯片，大多都是有使能引脚的，使能符合要求了，那下面就要研究控制逻辑了。对于数字器件的引脚，如果一个引脚输入的时候，有0和1两种状态；对于两个引脚输入的时候，就会有00、01、10、11这四种状态了，那么对于3个输入的时候，就会出现8种状态了，大家可以看下边的这个真值表——图3-16，其中输入是A2、A1、A0 的顺序，输出是从Y0、Y1.。..。.Y7 的顺序。 图3-16 74HC138 真值表 从图3-16可以看出，任一输入状态下，只有一个输出引脚是低电平，其他的引脚都是高电平。在前面的电路中我们已经看到，8个LED 小灯的总开关三极管Q16 基极的控制端是LEDS6，也就是Y6 输出一个低电平的时候，可以开通三极管Q16，从右侧的希望输出的结果，我们可以推导出我们的A2、A1、A0 的输入状态应该是110，如图3-17。
课题：逻辑式与真值表 课时：两课时 教学目标：1、了解逻辑式的概念； 2、会填写逻辑式的真值表； 3、理解等值逻辑式的涵义； 4、能够判断逻辑式是否等值 教学重点：理解等值逻辑式的概念，并能判断逻辑式是否等值。 教学难点：填写逻辑式的真值表 教学过程： 一、创设情境，导入课题 A 、A ·（B+C ）、[(A B)+C] + D 、1、0 有常量1、0以及逻辑变量经逻辑运算构成的式子叫做逻辑代数式，简称逻辑式。 逻辑运算的优先次序依次为“非运算”、“与运算”、“或运算”，如果有添加括号的逻辑式，首先要进行括号内的运算。 二、动脑思考，探索新知 列出逻辑变量的一切可能取值与相应的逻辑式的值的表，叫做逻辑式的真值表。 问题1：试写出AB B A +?的真值表。 A B AB B A +? 1 1 1 0 0 1 0 分析：可以先写出B A ?和AB ，再计算AB B A +? 问题2：试写出B A +与B A ?的真值表，并观察它们值的关系 A B A+B B A + A B B A ? 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1
如果对于逻辑变量的任何一组取值，两个逻辑式的值都相等，这样的两个逻辑式叫做等值逻辑式，等值逻辑式可用“=”连接，并称为等式。需要注意，这种相等是状态的相同。 问题3：用真值表验证下列等式是否成立 A·（B+C）=A·B+A·C A B C B+C A·（B+C）A·B A·C A·B+A·C 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 可以看出对于逻辑变量的任何一组值，A·（B+C）与A·B+A·C的值都相同，所以A·（B+C）=A·B+A·C。 随堂练习 1.填写下列真值表，并判断有没有等值逻辑式 （1） A B A·B B A?B A+ （2） A B A+B B A? A+B
《数字电路与逻辑设计》 教 案 试讲教师：孙发贵 工作单位：北京化工大学北方学院
教学内容与过程 （一）讲解新课 逻辑运算：当0和1表示逻辑状态时，两个二进制数码按照某种指定的因果关系进行的运算。即逻辑运算表示的是条件与结果之间的因果关系。 逻辑运算与算术运算完全不同，其采用的数学工具是逻辑代数。 逻辑代数——又称布尔代数或开关代数，是按一定逻辑规律进行运算的代数，是分析和设计数字电路的工具和理论基础。 逻辑代数与普通代数的异同： 相同点：变量与函数均用字母表示 不同点：ⅰ) 无论变量与函数均只有0、1两种取值 ⅱ) 0、1只表示两种对立的逻辑状态， 无数量大小的意义。 一、三种基本逻辑关系 1、与逻辑（逻辑乘） (1)定义：只有决定事物结果的全部条件同时具备时，结果才发生。 L何时点亮？只有开关A、B全部闭合时。 (2)逻辑式：L= A·B = AB (3)真值表：表示变量与函数关系的表格。 逻辑赋值：设开关A、B：闭合为“1”，断开为“0” 灯L：亮为“1”，灭为“0”。讨论与逻辑运算的逻辑口诀 逻辑功能口决：有“0”出“0”，全“1”出“1”。 即当逻辑变量A、B同时为1时，逻辑函数L才为1。其它情况下，L均为0。 （4）逻辑符号
（国标）：（国外）： 推广到n个逻辑变量情况，“与运算”的布尔代数表达式为：L=A1A2A3… A n 2、或运算（逻辑加） (1)定义：在决定事物结果的诸条件中只要任何一个满足，结果就 会发生。 (2)逻辑表达式：L=A+B (3)真值表：逻辑赋值：设开关A、B：闭合为“1”，断开为“0” 灯L：亮为“1”，灭为“0”。 讨论或逻辑运算的逻辑口诀 逻辑功能口决：有“1”出“1”全“0”出“0” （4）逻辑符号 （国标）：（国外）： 若有n个逻辑变量呢？ L=A1+A2+A3+…+A n 3、非运算（逻辑反） (1)定义：条件与结果反相 A具备时，事件L不发生；A不具备时，事件L发生。 电阻的作用：防止整个电路短路 (2)逻辑表达式：A L (3)真值表：逻辑赋值：设开关A、B：闭合为“1”，断开为“0” 灯L：亮为“1”，灭为“0”。
在中规模集成电路中译码器有几种型号，使用最广的通常是74ls138译码器，其是一个3到8的三八译码器，下图是该38译码器原理逻辑符号及管脚排布，下表中列出了74ls138译码器器件的逻辑功能，从表中可以看出其输出为低电平有效，使能端G为高电平有效，/G,/G为低电平有效，当其中一个为低电平，输出端全部为1。 例试用三八译码器_74ls138译码器实现函数F(X,Y,Z)=∑m(0,2,4,7) 用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同，但须注意两点： 1.74ls138译码器的输出是低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）；
2.74ls138译码器有使能端，故使能端必须加以处理，否则无法实现需要的逻辑功能。下图给出了其最终的38译码器原理图电路。 芯片74LS138有什么用？ 5 如题，，请帮忙说明一下各个引脚的作用 满意答案 简单就好 15级 2010-04-11 74HC138:74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下：
当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 74LS138的作用: 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 追问： “可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出”是什么意思，能举例吗？ 回答：
三八译码器 预备知识三八译码器是一种常用的译码器 一译码器知识 1 译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。 2 译码器是组合逻辑电路的一个重要的器件 3 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。 二三八译码器知识 1 三八译码器 3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。 2 三八译码器的真值表 其真值表如表3-2的输入，输出关系 输入输出 A B C D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 表3-2
3电路中的实现 本电路图中，有三个输入 A,B,C 及八个输出D0-D7,其输入，输出关系如表3-2 4 现象的体现 在本实验中，用三个拨动开关来表示三八译码器的三个输入（A 、B 、C ）；用八个LED 来表示三八译码器的八个输出（D0-D7）。通过输入不同的值来观察输入的结果与三八译码器的真值表（表3-2）是否一致。实验箱中的拨动开关与FPGA 的接口电路如下图3-3所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。其电路与FPGA 的管脚连接如表1-2所示 图3-3 接口电路
逻辑运算 逻辑运算符 Ｃ语言提供了3种逻辑运算符，如下表。 优先级由高到低 逻辑运算符！（逻辑非）高于&&（逻辑与）高于││（逻辑或）说明： “&&”和“||”是双目运算符，要求要有两个操作数，而“！”是单目运算符，只要求有一个操作数即可。以上逻辑运算符的优先级是：“!”(逻辑非)级别最高，其次是“&&”(逻辑与)，“||”(逻辑或)级别最低，逻辑运算符中的“&&”和“||”低于关系运算符，“!”高于算术运算符。 即：“！”（逻辑非）>算术运算符>关系运算符>“&&”>“||”>赋值运算符>逗号运算符。。 逻辑表达式 “&&”和“||”的运算对象有两个，故它们都是双目运算符，而！的运算对象只有一个，因此它是单目运算符。逻辑运算举例如下： ①a&&b: 当&&两边都为“真”时，表达式a&&b的值才是真。 值得注意的是：在数学中，关系式0 教学内容逻辑电路图、逻辑表达式与真值表之间的互换授课对象中职学生 教师姓名授课时间40分钟授课时数一课时 教学目标●知识目标：1、能够很快的填写真值表； 2、根据表达式会画逻辑电路图； 3、根据真值表会分析逻辑功能； ●能力目标：在以后分析电路和设计电路时，能够熟练运用。 ●情感目标：培养学生对数字电路的兴趣，积极的参与数字电路的学习， 是他们有对理论联系实际有一定的了解。 教学重难点逻辑函数表达式的几种基本形式和标准形式之间的转换方法 教材分析《逻辑电路图、逻辑表达式与真值表之间的互换》是由中等职业教育电类专业规划教材审定委员会审定教材，中国电力出版社出版，彭克 发、朱力主编的《电子技术基础》数字电路第九章第四节的教学内容。 是前面三节的综合运用，也是数字电路设计和分析的非常重要的基础，所以它有着承上启下的作用，是本章重点之一。 学情分析在学习上，中职生在初中教育中在某种程度上来说，学习的主动性较低，普遍存在学习基础较差，理解能力较弱，对理论学习不太感兴趣 和对实践操作比较感兴趣，理论与实践往往脱节的现象。但也有显著的 优点：活泼好动，好奇心强。对于前面学习了模拟电路的知识后，再来 学习简单的数字电路，有了前面的基础，学习数字电路学生会格外的感 兴趣。 教学过程教学内容师生互动备注 一、创设情境引入新课复习： 常用逻辑门电路的逻辑符号、逻辑表 达式、逻辑功能： 1、与门:Y=A?B 2、或门：Y=A+B 3、与非门：B A Y? = 4、或非门：B A Y+ = 引出逻辑电路的表达方法有哪几种？ 老师：同学们回忆一下我们学过的常 用逻辑门电路有哪些？实现怎样的逻 辑功能？ 学生：与门、或门、非、与非门、或 非门等 有0出0，全1出1；有1出1，全0 出0 ；有0出1，全1出0,；有1出 0，全0出1等 我们一般的逻辑电路有哪些表达方法 呢？怎样互换？ 二、合作交流自主探究一、逻辑电路的表达方式 逻辑电路有多种表达方法：逻辑电路图、 真值表、逻辑表达式、波形图、卡诺图等。 其中最常用的是逻辑电路图、真值表、逻辑 表达式这三种。 这三种表达方法之间可以相互转换。 二、逻辑电路图与表达式之间的相互转换 1、由逻辑图转换为逻辑表达式 方法：从逻辑电路图的输入端开始，逐级写 出各门电路的逻辑表达式，一直到输出端。 如：将下图所示的电路图转化为逻辑表达 式。 方法如下。 （1）依次写出 1 Y、 2 Y、 3 Y的逻辑表达式： AB Y= 1 ;AB A AY Y= = 1 2 ; B AB B Y Y= = 1 3 (2)写出Y的表达式： 演示各种表达方法的图示。 我们在前面也学到了一些表达方法， 只是我们没有把它集中学习，大家看 我这上面的几种表达方法都是些什么 表达方法？ 总结起来就这几种，用的最多的 就是逻辑电路图、真值表、卡罗图。 当我们只知道其中一种表达方法就 可以分析出其他的表达方法。那我们 就来学习学习他们之间是怎样互换 的。 那我们先来看看学习逻辑电路图 与表达式之间的互换。 逻辑电路图转化为表达式，大家 看图。 老师问：我们的电路图是由哪几种常 用门电路组成？ 逻辑电路图转化为表达式的方法 是:从逻辑电路图的输入端开始，逐级 写出各门电路的逻辑表达式，一直到 输出端。 那我们就开始依次写出每个门电 路输入与输出的关系。 最后的逻辑表达式还可以是： B A B A Y+ = 说明：同一个逻辑电路的表达式 不唯一。 接下来我们学习表达式转化为电路 三八译码器的设计与实现 一．实验内容 用FPGA设计一个3-8译码器，采用基本门结构化描述 二.实验原理 3-8译码器的真值表如下所示: 根据这个真值表，我们画出卡诺图，化简之后就得到每个输出对应的组合逻辑，即得到如下的电路图 根据这个电路图我们就可以写出3-8译码器的门电路的实现。 三.实验过程 从上面的电路图我们可以看出需要若干个四输入与非门和三输入的非与门。四输入与非门源程序如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity and4not is Port ( in1 : in STD_LOGIC; in2 : in STD_LOGIC; in3 : in STD_LOGIC; in4 : in STD_LOGIC; out1 : out STD_LOGIC); end and4not; architecture Behavioral of and4not is signal temp1: STD_LOGIC; signal temp2: STD_LOGIC; signal temp3: STD_LOGIC; begin temp1 <= in1 and in2; temp2 <= in3 and in4; temp3 <= temp1 and temp2; out1 <= not temp3; end Behavioral; 三输入的非与门源程序如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity and3not is Port ( in1 : in STD_LOGIC; in2 : in STD_LOGIC; in3 : in STD_LOGIC; out1 : out STD_LOGIC); end and3not; architecture Behavioral of and3not is signal temp1: STD_LOGIC; begin temp1 <= in1 and (not in2); out1 <= temp1 and (not in3); end Behavioral; 再在顶层模块里把这些器件按原理图连接起来就行了. 源程序如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity decoder is Port ( A : in STD_LOGIC; B : in STD_LOGIC; C : in STD_LOGIC;逻辑电路图、真值表和逻辑表达式之间的互换 教案
3-8译码器(2)
相关主题
文本预览