CCS6.0显示AD波形
利用CCS6.0 实时显示两路AD转换结果，用波形的显示的设置步骤如下：1、打开CCS6.0, 打开AD工程,如图：
程序如下：
#include "myapp.h"
#include "csedu.h"
#include "scancode.h"
void InitADC();
void wait( unsigned int cycles );
void EnableAPLL( );
unsigned int nADC0[256],nADC1[256];
main()
{
int i;
unsigned int uWork;
EnableAPLL();
SDRAM_init();
InitADC();
PLL_Init(132);
while ( 1 )
{
for ( i=0;i<256;i++ )
{
ADCCTL=0x8000; // 启动AD转换，通道0
do
{
uWork=ADCDATA;
} while ( uWork&0x8000 );
nADC0=uWork&0x0fff;
}
for ( i=0;i<256;i++ )
{
ADCCTL=0x9000; // 启动AD转换，通道1
do
{
uWork=ADCDATA;
} while ( uWork&0x8000 );
nADC1=uWork&0x0fff;
}
asm( " nop"); // break point
}
}
void InitADC()
{
ADCCLKCTL=0x23; // 4MHz ADCLK
ADCCLKDIV=0x4f00;
}
void wait( unsigned int cycles )
{
int i;
for ( i = 0 ; i < cycles ; i++ ){ }
}
void EnableAPLL( )
{
*( ioport volatile unsigned short* )0x1f00 = 4; wait( 25 );
*( ioport volatile unsigned short* )0x1f00 = 0;
// MULITPLY
*( ioport volatile unsigned short* )0x1f00 = 0x3000;
// COUNT
*( ioport volatile unsigned short* )0x1f00 |= 0x4F8; wait( 25 );
//*( ioport volatile unsigned short* )0x1f00 |= 0x800 // MODE
*( ioport volatile unsigned short* )0x1f00 |= 2; wait( 30000 ); // APLL Select
*( ioport volatile unsigned short* )0x1e80 = 1; // DELAY
wait( 60000 );
}
2、点击菜单project->build all,编译，如图，没错误。
3、选中工程，点击“DEBUG"按钮，如图：
4、让光标停在：asm( " nop"); // break pointz这一行，
点击菜单RUN->Toggle breakpoint，设断点，如图：
5、按F8键，程序运行到断点处，如图：
6、选择菜单TOOL->GRAPH->SINGLE TIME,弹出如图窗口：
7、将上述窗口参数配置成如图所示：
8、点击OK按钮，显示波形界面如下图：
9、选中断点，右键单击，选中breakpoint properties，如图：
10、把ACTION一栏，Remain Halted改为Refresh all windows，如图：
验结束。
;实验目的：熟悉12864LCD的使用 ;12864LCD带中文字库 ;编程让12864LCD显示公司名称“深圳乾龙盛电子”，公司电话“0975”，公司传真“6”;硬件设置： ;关断所有拨码开关。 #include<> ;__CONFIG _DEBUG_OFF&_CP_ALL&_WRT_HALF&_CPD_ON&_LVP_OFF&_BODEN_OFF&_PWRTE_ON&_WDT_OFF&_H S_OSC ;芯片配置字，看门狗关，上电延时开，掉电检测关，低压编程关，加密，4M晶体HS振荡 #define RS PORTA,5 ;命令/数据选择 #DEFINE RW PORTA,4 ;读/写选择 #DEFINE E PORTA,3 ;使能信号 #DEFINE PSB PORTA,2 ;并口/串口选择（H/L） #DEFINE RST PORTA,0 ;复位信号 ;----------------------------------------------- LCD_X EQU 30H ;页地址 LCD_Y EQU 31H ;Y地址 COUNT EQU 32H ;循环计数用 COUNT1 EQU 33H ;循环计数用 COUNT2 EQU 34H ;循环计数用 POINT EQU 35H ;查表偏移地址 POINT1 EQU 36H ;查表偏移地址 POINT2 EQU 37H ;查表偏移地址 TEMP EQU 38H ;临时寄存器 TEMP1 EQU 39H ;临时寄存器 ;----------------------------------------------- ORG 0000H ;复位地址 NOP ;ICD需要的空指令 GOTO MAIN ;跳转到主程序 ;**********************主程序************************ MAIN BANKSEL TRISA CLRF TRISA ;A口输出 CLRF TRISD ;D口输出 BANKSEL ADCON1 MOVLW 06H MOVWF ADCON1 ;A口全为数字口 CLRF STATUS
Quartus ii 10.0教程 说明 本文的部分章节，来源于本人翻译的Terasic DE2-115的英文入门文档。 平台 硬件：艾米电子EP2C8-2010增强版套件 软件：Quartus II 10.0 + ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容 ?典型的CAD流程 ?开始 ?新建工程 ?录入Verilog设计 ?编译设计 ?引脚分配 ?仿真设计电路 ?编程及配置到FPGA器件 ?测试设计电路 典型的CAD流程 计算机辅助设计（CAD）软件，使得运用可编程逻辑器件实现所需逻辑电路，变得容易。比如现场可编程门阵列（FPGA）。典型的FPGA CAD设计流程如图1所示。
图1 典型的FPGA CAD设计流程 CAD流程包含以下步骤： ?设计输入——所需电路可通过原理图方式或硬件描述语言方式（如Verilog或VHDL）进行设计。 ?综合——输入的设计被综合进入由逻辑元素（LEs，FPGA芯片提供）组成的电路中。 ?功能仿真——综合电路被测试以验证其功能是否正确，次仿真不考虑时序因素。 ?布局布线——CAD Fitter工具决定网表中定义的LEs如何布置成FPGA芯片中的实际LEs。 ?时序分析——分析已布局布线电路中的不同路径的传播延迟，用以指示所需电路的性能。 ?时序仿真——测试已布局布线电路，验证其是否在功能和时序上都正确。 ?编程及配置——设计的电路，通过编程配置开关，被实现到一个物理的FPGA芯片。 配置开关用于配置LEs和建立所需线路连接。 本指南介绍Quartus II软件的基本特征。展示如何使用Verilog硬件描述语言来设计和实现电路。使用GUI来实现Quartus II指令。通过本份指南，读者将学习到： ?新建工程 ?使用Verilog代码录入设计 ?将综合的电路布局到Altera FPGA ?分配电路的输入输出到FPGA上的指定引脚 ?仿真设计电路 ?编程配置艾米电子EP2C8核心板上的FPGA芯片 1. 开始 在Quartus II中设计的每个逻辑电路或子电路，叫做一个工程。软件每次运行一个工程，并将所有信息保存在单一文件夹中。欲开始一个新的逻辑电路设计，第一步就是新建一个文件夹来保存文件。为了保存本指南的设计文件，在D盘新建introtutorial文件夹。指南者运行的范例为一个简单的双路灯控电路。 打开Quartus II软件，将看到类似于图2的画面。该显示画面包括若干窗口，用户可使用鼠标选择，以访问Quartus II软件的相关功能。Quartus II提供的大多数命令都可用菜单形式来访问。例如，在图2中，在File标签下点击左键，可打开如图3所示的菜单。用左键单击Exit可退出Quartus II软件。
Modelsim仿真小结 Modelsim的基本仿真流程大致分以下几个步骤：建库、编译工程、前后仿真、调试等。Modelsim仿真既可以在modelsim界面操作，也可以用do文件实现，这里结合学习的教程、网上看到的资料，和实际遇到的一些问题，分别做一整理小结。 1.建库 建库包括Altera库和Xilinx库，同时都包括Verilog和VHDL。这里只建了Verilog库，VHDL和Verilog步骤相同。 对于Altera库主要包括lpm元件库、Mega_Function库atera_mf、altera原语库altera_primitive和各器件系列模型库。前三种是调用altera模块的必备库，第四种是进行综合后功能仿真和布线后时序仿真需要的库，和器件系列有关，只选对应系列即可。 Altera库创建和编译步骤如下： a)在Modelsim安装目录下新建文件夹，命名altera_lib，以存放编译后的库文件，可 以在altera_lib下新建Verilog和VHDL两个子文件夹，分别存放Verilog和VHDL库。 b)打开Modelsim，新建Library，file ->new->library .. c)如下图，创建lpm库，路径E:\modeltech_10.1a\altera_lib\Verilog\lpm
d)添加库文件，并编译，compile -> compile …，出现compile source files窗口， library 指定到lpm下，查找范围，选quartus安装目录下… eda\sim_lib目录里的仿真原型文件：220model.v ，点c ompile ，点done。 到此，lpm库建立完毕。 e)同理，建立altera_mf库添加altera_mf.v ，建立primitive库添加altera_primitive.v 建立各系列的模型库，命名可用系列名加_ver“xxx_ver”，也可随意吧，添加各系列的xxx_atoms.v。 这里，也可以把以上库放在一个文件夹，这样做简单，一次就搞定，分开也就是条理清楚，没人去看，所以没必要。 f)修改modelsim.ini文件，为的是让modelsim能自动map到已经编译的这些库上。 先去掉只读属性，在[Library]和[vcom]之间加上：库名=库路径[绝对路径或者相对路径]，相对路径是相对于modelsim安装路径，modelsim安装路径用$MODEL_TECH 表示。 这里所有库都放在E:\modeltech_10.1a\altera_lib下，库名是altera_lib，这里只添加一句：altera_lib = E:\modeltech_10.1a\altera_lib g)保存退出，改回modelsim.ini只读属性，防止乱改。至此altera库建立完毕。 Xlinx库创建和编译步骤如下： 相比altera，xilinx建库很方便。xilinx有批处理命令，直接在console命令窗口，输入compxlib命令，调出编译库的窗口，先改掉modelsim安装目录下modelsim.ini只读属性。设置如下图：
曲线图与波形图控件的组成 曲线图与波形图有很多强大的特色功能，通过掌握对这些功能的应用，你可以自定义自己的曲线。在本文中将讲解如何运用与配置这些曲线图的选项。 一个曲线图的组成元素如下图所示： 其中每个组件的说明如下： 1——曲线图例(Plot legend) 2——光标(Cursor) 3——分度标记(Grid mark) 4——小分度标记(Minor-grid mark) 5——曲线图工具栏(Graph palette) 6——光标移动器(Cursor mover) 7——光标图例(Cursor legend) 8——比例图标(Scale legend) 9—— X轴刻度(X-scale) 10——Y轴刻度(Y-scale) 11——曲线图标记(Label) 玩转比例尺 波形图与曲线图都能自动调整它们的水平与垂直方向的刻度比例以对绘于其上的数据点作出反应，也就是说比例尺能够按最大的分辨率调整自己以显示数据曲线上的所有数据点。你可以在曲线图或波形图对象上面点击鼠标右键，在右键弹出菜单中的X Scale菜单或Y Scale菜单里面对AutoScale X或AutoScale Y选项进行设置就可以将自动比例尺调整功能关闭或打开。在比例图标(Scale Legend)里面我们也可以对自动比例尺调整进行设置（在后面我们会讲到这些）。在LabVIEW中，默认是将曲线图控件的自动调整功能启用的，而波形图控件这是默认关闭的。不过，通过启用这个选
项可能会使波形图或曲线图更新缓慢，缓慢程度与计算机的处理性能和显示性能有关，缓慢的原因是每条曲线的新比例在每次数据更新的时候都要重新计算一次。 X与Y轴比例尺菜单 X与Y轴的比例尺都有一个用来设置的子菜单，如下图所示： 通过选择该菜单中的AutoScale选项，就可以关闭或打开自动比例尺功能。 一般情况下，当你执行自动比例尺功能的时候，比例尺就设定为输入数据的实际数值范围。如果你想要让LabVIEW 将比例尺显示为更好看的数值，可以启用菜单中的Loose Fit选项。在启用该选项之后，比例尺上的数值就成为比例尺增量的整数倍值。比如，你的比例尺的增量为5，那么比例尺的最大最小值就是5个倍数而不是实际的数值范围。 Formatting...选项就会打开一个曲线图属性对话框，并显示该对话框的格式与精度页面（Format and Precision），如下图所示。在这里就可以配置比例尺上的数字的格式。 在Scale标签页里面，如下图所示。可以对如下选项进行设置：
本例程为通过用A T89C52芯片操作LCD12864显示的程序，使用的晶振为12M。 /********************************************************** 程序说明:LCD12864显示主程序 程序调试员:莫剑辉 调试时间:2010-6-7 **********************************************************/ #include 准备事项 1.ModelSim试用版下载 2.范例程序下载(史丹佛大学一门课的期末专题Implememtation of Viterbi Decoder：constrain length K=3, code rate R=1/2, register-exchange) 整个project共含7个Verilog程序：system.v (top-level) |-- clkgen.v |-- chip_core.v |-- controller.v |-- spu.v |-- acs4.v |-- acs1.v (或是另外一个Verilog的简单例子，可以从C:\ SynaptiCAD\ Examples\ TutorialFiles\ VeriLoggerBasicVerilo gSimulation\ add4.v and add4test.v) (或是另外一个VHDL的简单例子，可以从C:\ Modeltech_5.7e\ examples\ adder.vhd and testadder.vhd) ModelSim PE /LE /SE 差别在哪? 本篇文章内容主要在教导软件使用，以Verilog程序为范例。假设各位读者已经熟悉Verilog，废话不多说，让我们马上来见识一下ModelSim ... 快速上手四部曲：建立Project、引进HDL Files、Compile、模拟(Simulate/Loading and Run) 1.建立一个新的Project 1-1 第一次执行程序时，可以从[开始] \ [程序集] \ ModelSim SE \ ModelSim；或是执行ModelSim在桌面的快捷方式 Modelsim 常见问题 Q1：设计中用到厂商提供的IP时，编译时出现“(vopt-3473) Component instance "XXXX" is not bound.” A1：编译时，需要把所需的Libray添加到编译命令中，如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCoreLib ......”。 Q2：vhdl和verilog混合仿真时，vhdl和verilog代码中会调用同一个组件，但是他们分别来自不同的library，如unisim和unisim_ver，它们相互并不通用，及verilog不能调用unisim_ver的组件，会造成组件找到却没办法绑定的错误，如：“Port 'Q' not found in the connected module”？ A2：当仿真时，由于vhdl代码中会指定从那个库文件里面提取，而verilog代码中没有，所以使用vsim命令时，把verilog所需的库放在第一个，而后放vhdl 所需的库，这样，verilog会从unisim_ver代码开始查询组件。 Q3："ERROR: ../ 图形是虚拟仪器的重要组成部分，Labview为用户提供了丰富的图形显示功能，在图形子模版中提供了许多可供使用的显示控件，如图： 我们将在下面的章节通过一些例子向大家介绍前三种图形显示控件的使用。 波形图及波形图表 首先放置一个波形图表到前面板上，然后在上面单击右键，如图： 或者右击后选择属性，便可以看到所有能对该控件操作的选项，如图： 例一：用波形图表显示两组随机数。 新建一个VI，在前面板上放置一个波形图表，取消X轴和Y轴的刻度标签，如图： 2定位工具上下拖动边框，让它显示两条曲线图注，如图：3然后把他们拖动到合适的位置。如图： 4切换到程序框图，放置一个For循环，计数端子取值为100，这样每次运行产生100个数据。在循环体内放置两个随机数产生函数，分别乘上一个因子5和-5。如图： 运行结果如图： 例二：温度临界预警器 5新建一个VI，在前面板上放置一个波形图表，将Y轴的刻度标签改为“温度”，然后选择隐藏图例，然后将Y轴坐标的自动调整取消，如图： 6添加一个布尔圆形指示灯，并调整为合适大小，把标签内容改为“报警”当温度超出临界值时点亮报警灯，同时在前面板放置一个停止开关。 7在程序框图上放置如图所示的程序，其中添加一个定时工具，把时间间隔设为200ms。如图： 运行结果如图： 波形图 波形图和波形图表得大部分组建及其功能都是类似的，特别的是波形图具有光标指示器，利用它可以准确地读出波形曲线上的任何一点数据，便于分析某一时刻的特性值。如图： 波形图举例： 例一：该例的目的是用随机数函数产生100个随机数据，分别用波形图和波形图表来显示，并比较他们的区别。 8新建一个VI，在前面板上分别放置一个波形图和一个波形图表，调整为合适大小，取消显示图例，取消Y标尺自动调整，最大值设为1，最小值设为0。 9切换到程序框图，放置一个For循环结构，内部添加一个随机数产生函数，For循环结构计数端口设为100，同时添加定时工具，每次循环间隔时间为100ms. 10连线，如图所示： 运行，程序结果如图： 本例程为通过用AT89C52芯片操作LCD12864显示的程序，使用的晶振为12M。 /********************************************************** 程序说明:LCD12864显示主程序 程序调试员:莫剑辉 调试时间:2010-6-7 **********************************************************/ #include 平台 软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容 1 设计流程 使用ModelSim仿真的基本流程为： 图1.1 使用ModelSim仿真的基本流程 2 开始 2.1 新建工程 打开ModelSim后，其画面如图2.1所示。 图2.1 ModelSim画面 1. 选择File>New>Preject创建一个新工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为work。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图 2.2所示，此外还允许通过选择.ini文件来映射库设置，或者将其直接拷贝至工程中。 图2.2 创建工程的对话框 2. 按照图2.3所示，设置Project Name为LED_FLOW，Project Location为D:/led_flow。 图2.3 输入工程信息 当单击OK按钮后，在主体窗口的下方将出现Project标签，如图2.4所示。 图2.4 Project标签 3. 之后，将出现Add Items to the Project的对话框，如图2.5所示。 图2.5 在工程中，添加新项目 2.2 在工程中，添加新项目 在Add Items to the Project对话框中，包括以下选项： ?Create New File——使用源文件编辑器创建一个新的Verilog、VHDL、TCL或文本文件?Add Existing File——添加一个已存在的文件 ?Create Simulation——创建指定源文件和仿真选项的仿真配置 ?Create New Folder——创建一个新的组织文件夹 1. 单击Create New File。打开图 2.6所示窗口。 图2.6 创建工程文件夹 2. 输入文件名称：LED_FLOW，然后选择文件类型为Verilog。 MODELSIM问题综述 ——阿泽成长路 鉴于最近一直困于modelsim se 10.0c（win32/win64）的安装及破解，在借鉴了度娘提供的好多零散的信息后，今天好好归纳总结下权当做个备忘，也顺便给电子信息、通信专业及做数字系统设计的同学分享我的经验。 安装过程很常规，一直狂击next就ok，只是在安装过程中会产生一个选项(是否使用硬件级别证书),选择yes,即要求重新启动(注意安装路径不允许有中文与下划线)完成安装，度娘也说可以点no，总之对于软件的破解不会产生影响，至于后期的使用还未见太多端倪。在我鼓捣的好多次中有过重启，也有点no，应该不会影响，但我建议还是照软件原意选择安装，值得一提的是安装过程还比较漫长需耐心等待。 在安装后就是软件的破解了。 1.解压modelsim-gcc-4. 2.1-mingw32vc9.zip/modelsim_se_10.0c.rar,然后将解压后的文件（）覆盖（粘贴）到安装目录下的win64/win32目录下，如果win64/win32目录下已存在就选择替换，没有就直接保存。 2.打开patch_dll.bat同是在弹出的选项中选择运行MentorKG.exe，此时请耐心等待，正常情况下会弹出LICENSE.TXT文件，将其保存到modelsim10.0c安装目录下（与win64/win32同级存在！！！）；然而也可能遇到运行patch_dll.bat但得不到LICENSE.TXT的情况这时就只有从外部直接复制一个LICENSE到安装目录下，至于这个LICENSE的得到就只有从别人那儿copy了。 3.以上步骤之后需要修改环境变量。右键计算机-->属性-->高级系统设置-->环境变量，之后在系统变量中寻找E:\modeltech64_10.0c\license.txt（安装目录因人而异），选择编辑在原来值后加分号，再将变量值改为modelsim10.0c的安装目录+license.txt ,之后一路ok;但如果系统变量中无E:\modeltech64_10.0c\license.txt 则需要新建变量名：LM_LICENSE_FILE，变量值同上，之后ok。 4.运行modelsim破解安装完毕。 另外：在做模拟过程中也许会出现object栏无信号&wave无波形的情况，解决方案如下：现象：仿真时没有“object”，没有波形。 原因：软件本身的优化问题 解决方法：在安装目录下如C:\Modeltech_6.2b目录下找到modelsim.ini文件，将其属性改为可写即将原来选中的“可读”去掉（这一步可能没有，视情况而定）。打开该文件将里面的VoptFlow = 1改为VoptFlow = 0。值得一提的是，如果在修改modelsim.ini之前建立的project，在修改之后仍然会出现没有波形的情况，这时你只需要建立一个新的project 把你的代码移过去就行了。因为在修改modelsim.ini之前建立的project还是默认VoptFlow = 1。 尽情享用吧！！！ Modelsim 6.0 使用教程 1. Modelsim简介 Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。 对于初学者，modelsim自带的教程是一个很好的选择，在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用，简单易懂。但是它也有缺点，就是它里面所有事例的初期准备工作都已经放在example文件夹里，直接将它们添加到modelsim就可以用，它假设使用者对当前操作的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备。 2.安装 同许多其他软件一样，Modelsim SE同样需要合法的License,通常我们用Kengen产生license.dat。 ⑴．解压安装工具包开始安装，安装时选择Full product安装。当出现Install Hardware Security Key Driver时选择否。当出现Add Modelsim To Path选 择是。出现Modelsim License Wizard时选择Close。 ⑵．在C盘根目录新建一个文件夹flexlm，用Keygen产生一个License.dat,然后 复制到该文件夹下。 ⑶．修改系统的环境变量。右键点击桌面我的电脑图标，属性->高级->环境变量-> （系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了， 请用“；”将其与要填的路径分开。LM_LICENSE_FILE = c:\flexlm\license.dat QUESTA-SIM（QuestaSim）10.2入门指南平台 软件：Questa-Sim 10.2 版本Starter Edition，也适用于高版本的ModelSim软件。内容 一. 设计流程 典型设计流程包括如下所示： （1）设计输入 设计的行为或结构描述 （2）RTL仿真(ModelSim) 功能仿真 验证逻辑模型(没有使用时间延迟) 可能要求编辑设计 （3）综合 把设计翻译成原始的目标工艺 最优化——合适的面积要求和性能要求 （4）布局和布线 映射设计到目标工艺里指定位置 指定的布线资源应被使用 （5）门级仿真(ModelSim) 时序仿真 验证设计一旦编程或配置将能在目标工艺里工作 可能要求编辑设计 （6）时序分析 （7）验证合乎性能规范 可能要求编辑设计 （8）版图设计 （9）仿真版图设计 （10）在板编程和测试器件 使用QuestaSi/ModelSim仿真的基本流程为： 图1.1 使用QuestaSim仿真的基本流程 2 开始 1.1 新建工程 打开QuestaSim后，其画面如图2.1所示。 图2.1 QuestaSim画面 1. 创建工作目录E:/QuestaSim/, 在其路径下创建子文件夹/ip、/prj、/rtl、/tb, prj是QuestaSim工程主文件夹，ip是仿真模型目录，rtl 是代码目录，tb是testbench目录。 2. 选择File>New>Preject创建一个新工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为work。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图2.2所示，此外还 允许通过修改初始化文件QuestaSim.ini文件来映射库设置。 图2.2 创建工程的对话框 2. 设置Project Name为BG0806，Project Location为E:/QuestaSim/prj, 勾选Copy Library Mappings ，点击OK。 3. 出现Add Items to the Project的对话框，如图2.3所示， QUARTUSⅡ10仿真（ModelSim）入门教程平台 软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容 1 设计流程 使用ModelSim仿真的基本流程为： 图1.1 使用ModelSim仿真的基本流程 2 开始 2.1 新建工程 打开ModelSim后，其画面如图2.1所示。 图2.1 ModelSim画面 1. 选择File>New>Preject创建一个新工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为work。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图 2. 2所示，此外还允许通过选择.ini文件来映射库设置，或者将其直接拷贝至工程中。 图2.2 创建工程的对话框 2. 按照图2.3所示，设置Project Name为LED_FLOW，Project Location为D:/led_flow。 图2.3 输入工程信息 当单击OK按钮后，在主体窗口的下方将出现Create Project标签，如图2.4所示。 图2.4 Project标签 3. 之后，将出现Add Items to the Project的对话框，如图2.5所示。 图2.5 在工程中，添加新项目 2.2 在工程中，添加新项目 在Add Items to the Project对话框中，包括以下选项： ?Create New File——使用源文件编辑器创建一个新的Verilog、VHDL、TCL或文本文件 ?Add Existing File——添加一个已存在的文件 ?Create Simulation——创建指定源文件和仿真选项的仿真配置 ?Create New Folder——创建一个新的组织文件夹 1. 单击Create New File。打开图 2.6所示窗口。 图2.6 创建工程文件夹 2. 输入文件名称：LED_FLOW，然后选择文件类型为Verilog。 图2.7 输入工程文件信息 3. 单击OK，关闭本对话框。新的工程文件将会在工程窗口显示。单击Close，以关闭Add Items to the Project。 图2.8 新的设计文件LED_FLOW.v 4. 双击打开LED_FLOW.v文件（注意：若是Verilog文件已经关联了其他的文本编辑器，则双击后在关联的文本编辑器中打开）。 图2.9 LED_FLOW代码输入窗口 在LED_FLOW.v输入下面的测试平台代码： 使用ModelSim模擬驗證HDL code 1.在模擬前先準備好我們要模擬的電路檔案(Verilog HDL，TestBench,…) 2. 打開ModelSim，新建一個Project，鍵入Project name 按OK。此處我們的library name 為default library name “work”不必更改。 3.然後再加入我們所要模擬的電路檔案(若尚未準備，可開啟新檔案再將code 鍵入)選Add Existing File，將我們已編輯好的檔案加入。 將我們所需要的檔案加入，按Browse選擇我們所需檔案count.v, count_test.vt)，按下OK。 再將先前所開啟的增加檔案的視窗關閉，按close。 4.按下compile all。 Compile成功沒有顯示出錯誤訊息, 則開始模擬波形 5.按下Simulation, 選擇檔案所在的Library (work), 點選TestBench的Module Name t_Gap_finder 按OK 6.承接上步驟將會跳出以下視窗，若要將所有訊號加入波型中觀察則選擇在 testbench的module name: count_tst按滑鼠右鍵選擇→ Add → Add to Wave。 7.在波型畫面按下Run All開始模擬 跑完後會跳出下面視窗選擇否則可觀察模擬波形，若按下是則會將ModelSim關閉。 8.觀察波形圖是否與功能符合,若與設計不符則修改設計並重複執行Step 4到 Step 8 Testbench語法 `timescale 1 ps/ 1 ps 前面的1ps代表程式中最小的時間單位 後面的1ps代表運算的精準度 一. 反射波法基本测试原理与波形分析 1．广义波阻抗及波阻抗界面 设桩身某段为一分析单元，其桩身介质密度、弹性波波速、截面面积分别用ρ，C ，A 表示，则令 Z =ρCA （7-1） 称Z 为广义波阻抗。当桩身的几何尺寸或材料的物理性质发生变化时，则相应的ρ、C 、A 发生变化，其变化发生处称为波阻抗界面。界面上下的波阻抗比值为 2 2211121A C A C Z Z n ρρ== （7-2） 称n 为波阻抗比。 2．应力波在波阻抗界面处的反射与透射 设一维平面应力波沿桩身传播，当到达一与传播方向垂 直的某波阻抗界面（如图7-2所示）时。根据应力波理论，由连续性条件和牛顿第三定律有 V I +V R =V T （7-3） A 1（σI +σR ）=A 2σT （7-4） 式中，V 、σ分别表示质点振动的速度和产生的应力，下标I 、R 、T 分别表示入射波、反射波和透射波。 由波阵面的动量守恒条件导得 σI =－ρ1C 1V I σR =ρ1C 1 V R σT =-ρ2C 2V T 代入式（7-4），得 ρ1C 1A 1（V I －V R ）=ρ2C 2A 2V T （7-5） 联立式（7-3）和（7-5），求得 V R =－FV I （7-6a ） V T =nTV I （7-6b ） 式中 n n F +-=11 称为反射系数 （7-7a ） n T +=12 称为透射系数 （7-7b ） 式（7-6）是反射波法中利用反射波与入射波的速度量的相位关系进行分析的重要关系式。 3．桩身不同性况下应力波速度量的反射、透射与入射的关系 （1）桩身完好，桩底支承条件一般。此时，仅在桩底存在界面，速度波沿桩身的传播情况如图7-3所示。 因为ρ1C 1A 1>ρ2C 2A 2，所以n = Z 1/Z 2>1，代入式（7-7）得 F <0，（T 恒>0） 由式（7-6）可知，在桩底处，速度量的反射波与入射波同号，体现在V （t ）时程曲线上，则为波峰相同（同向）。典型的完好桩的实测波形如图7-4。 由图7-3、图7-4分析可得激振信号从触发到返回桩顶所需的时间t 1、纵波波速C 、桩长L 三者之间的关系为 Z 1=ρ1C 1A 1 Z 2=ρ2C 2A 2 图7-2 应力波的反射与透射 Modelsim使用常见问题及解决办法 在ISE启动modelsim时遇到问题 1。我在ISE中启动modelsim时出现了下面的错误 Loading work.tb_ic1_func # ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver". # No such file or directory. (errno = ENOENT) # ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT) # Loading work.fifoctlr_ic_v2 # ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver". # No such file or directory. (errno = ENOENT) # ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT) # ** Error: (vsim-3033) fifoctlr_ic_v2.v(126): Instantiation of 'BUFGP' failed. The design unit was not found. 是什么原因？ “点到仿真模式，在source里面选中你建立工程选择的芯片，然后看Processes，点开，有个compile HDL simulation library，运行一下就OK了” 2.ISE用modelsim仿真提示：# ** Error: (vish-4014) No objects found matching '*'.结果仿真时老是报错： # ** Error: (vish-4014) No objects found matching '*'. # Error in macro ./test_top_tb.fdo line 10 # (vish-4014) No objects found matching '*'. # while executing # "add wave *" 解决办法，改modelsim.ini文件中的一个参数：VoptFlow = 0 # ** Error: (vish-4014) No objects found matching 'XXXX'. 在之前的设计里有一个信号XX, 并且保持在wave.do文件里 现在这个信号在你的设计你被去掉了，modelsim仍然调用旧的wave.do，找不到对应的信号XX, 就报错误这个错误可以忽略 3.当对IP核修改后，用Modelsim仿真显示：No entity is bound for inst 或CE is not in the entity。（CE是改动后添加的一个管脚），从而仿真无结果。 解决办法：首先选中该IP核的.xco文件点击右键->属性将属性改为"Synthesis/Imp + Simulation." 然后将其对应的.v或.vhd文件的属性也改为"Synthesis/Imp + Simulation." 4.启动modelsim后，没有出错，但是有warning：(vsim-3009) [TSCALE] - Module 'ODDR' does not have a `timescale directive in effect, but previous modules do.输入信号均正确，调用的IP core或原语的输出为高阻态。 波形显示控件 本页关键词：labview labview 下载labview8.2 labview教程labview论坛labview 8.20 labview 7.0 labview 序列号labview7.1 labview 8.0 波形显示控件 图形是虚拟仪器的重要组成部分，Labview为用户提供了丰富的图形显示功能，在图形子模版中提供了许多可供使用的显示控件，如图： 我们将在下面的章节通过一些例子向大家介绍前三种图形显示控件的使用。 波形图及波形图表 首先放置一个波形图表到前面板上，然后在上面单击右键，如图： 或者右击后选择属性，便可以看到所有能对该控件操作的选项，如图： 例一：用波形图表显示两组随机数。 1. 新建一个VI，在前面板上放置一个波形图表，取消X轴和Y轴的刻度标签，如图： 2. 定位工具上下拖动边框，让它显示两条曲线图注，如图： 3. 然后把他们拖动到合适的位置。如图： 4. 切换到程序框图，放置一个For循环，计数端子取值为100，这样每次运行产生100个数据。在 循环体内放置两个随机数产生函数，分别乘上一个因子5和-5。如图： 运行结果如图： 例二：温度临界预警器 1. 新建一个VI，在前面板上放置一个波形图表，将Y轴的刻度标签改为“温度”，然后选择隐藏图例， 然后将Y轴坐标的自动调整取消，如图： 2. 添加一个布尔圆形指示灯，并调整为合适大小，把标签内容改为“报警”当温度超出临界值时点亮 报警灯，同时在前面板放置一个停止开关。 3. 在程序框图上放置如图所示的程序，其中添加一个定时工具，把时间间隔设为200ms。如图： 运行结果如图：modelsim完美教程
Modelsim常见问题
波形显示控件
LCD显示程序
ModelSim-Altera_6.5仿真入门教程
modelsim问题综述
modelsim使用 + 前仿真 + 后仿真 + verilog
ModelSim入门指导答辩
QUARTUSⅡ10波形仿真(ModelSim)入门教程
ModelSim软件仿真步骤教程
反射波法基本测试原理与波形分析
Modelsim使用常见问题及解决办法
labview波形显示控件
相关主题
文本预览