陕西教育学院毕业论文设计
课题：由触发器构成的四人抢答器
班级：信息1031
姓名：高梅娟
专业：信息工程
指导老师：艾明祥
时间：2012年9月
【摘要】：本文的研究目的是学习集成触发器芯片的逻辑功能；熟悉由集成触发器构成的抢答器的工作特点；掌握集成触发器芯片的正常使用。培养科学的思维方法和探究精神。通过毕业论文掌握文献检索的方法，掌握撰写学术论文的规范，提高运用基本理论、基本知识分析问题，解决问题的能力，初步掌握科学研究的方法。
通过论文给大家展示由触发器构成抢答器的实现原理、实现过程及其功能。希望通过本文的给大家简单介绍一下触发器原理及功能，还有时钟脉冲发生器的工作原理。能让大家对触发器、时钟脉冲等电子元件有一个初步的了解。
【关键词】：触发器；时钟脉冲；抢答器；四人抢答器
【Abstract】：The purpose of this research is to study the integrated flip-flop chip logic function; familiar with the work characteristics of the integrated flip-flop consisting of the Responder;Normal use in integrated flip-flop chip.Cultivate a scientific way of thinking and an inquiring mind.Thesis master the literature search method to master the norms of academic writing, the use of basic theory, basic knowledge of analysis of the problem, problem-solving skills, the initial grasp of scientific research.
Through the paper to show the trigger constitute Responder principle, process and function. I hope this article to give everyone a brief introduction to trigger the principle and function, as well as the working principle of the clock pulse generator. Allow everyone to have an initial understanding of the trigger clock pulse, and other electronic components.
【Key words】: Flip-flop; clock pulse; Responder; four Responder
目录
前言 (1)
第一章触发器的基本原理及功能 (2)
1.1触发器的基础知识 (2)
1.1.1基本RS触发器 (2)
1.1.2同步RS触发器 (3)
1.1.3主从RS触发器 (4)
1.1.4边沿触发器 (5)
1.2 集成触发器的原理及其功能 (5)
1.2.1集成JK触发器 (5)
1.2.2集成D触发器 (6)
第二章 NE555集成定时器的组成和工作原理 (8)
2.1单稳类电路 (8)
2.2双稳类电路 (10)
第三章抢答器的原理及其功能 (11)
3.1抢答器的逻辑功能和电路组成 (11)
3.1.1逻辑要求 (11)
3.1.2电路组成 (11)
3.2电路的工作过程 (12)
结论 (13)
参考文献 (14)
致谢 (15)
附录 (16)
前言
随着电子改革的不断深化和人们对物质生活的要求提高，我们的生活是越来越趋于机械化、智能化。电子电工各专业为了适应形势的需要都有了较大程度的开发、创新。对于原来电子电工元件的应用是越来越少。为了让大家对原有的电子元件的使用有个初步的认识和了解。特此我编写了《由触发器构成的抢答器的设计》，并根据指导教师的指导进行了修改。在大学四年的学习中，对电子电工的学习一直是很喜欢，甚至是很热爱。此次是在毕业之际，应学校要求特做此论文。
在撰写过程中贯彻了社会、学校、指导老师和广大好学者的要求，同时也是尽自己所学，在选材时注意内容的宽度和深度适当的扩展，另外增加了集成电路元件的基础知识和一些老技术的应用。希望大家能够学到更多。
数字技术是当前发展最快的学科之一，数字逻辑器件已从60年代的小规模集成电路（SSI）发展到目前的中、大规模集成电路（MSI、LSI）及超大规模集成电（VLSI）。相应地，数字逻辑电路的设计方法在不断地演变和发展，由原来的单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计（中、小规模集成器件）、软件逻辑设计（软件组装的LSI和VSI，如微处理器、单片机等）及兼有二者优点的专用集成电路（ASIC）设计。
目前数字电子技术已经广泛地应用于计算机，自动控制，电子测量仪表，电视，雷达，通信等各个领域。例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，功能高，而且容易实现测量的自动化和智能化。随着集成技术的发展，尤其是中，大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。随着现代社会的电子科技的迅速发展，要求我们要理论联系实际，数字电子逻辑课程设计的进行使我们有了这个非常关键的机会。
通过这种综合性训练，我们要达到以下的目的和要求：
1.结合课程中所学的理论知识，独立设计方案，达到学有所用的目的。
2.学会查阅相关手册与资料，通过查阅手册和文献资料，进一步熟悉常用电子器件类型
和特性，并掌握合理选用的原则，培养独立分析与解决问题的能力，对于抢答器我们大家都
知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。抢答器不仅
考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个
起跑线上，体现了公平公正的原则。
第一章 触发器的基本原理及功能
1.1 触发器的基础知识
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器的种类较多,按照电路结构形式的不同，触发器可分为基本触发器、时钟触发器，其中时钟触发器有同步触发器、主从触发器、边沿触发器。根据逻辑功能的不同，触发器可分为RS 触发器、JK 触发器、D 触发器、T 触发器和T'触发器
1.1.1基本RS 触发器
基本RS 触发器是各类触发器中最简单的一种，是构成其它触发器的基本单元。电路结构可由与非门组成，也可由或非门组成，以下将讨论由与非门组成的RS 触发器。 ⑴电路组成及符号
由与非门及反馈线路构成的RS 触发器电路如图1.1.1（a)所示，输入端位有R 和S ，电路有两个互补的输入端Q 和Q ，其中Q 称为触发器的状态，有0、1两种稳定状态，若Q=1、
0=Q 则称为触发器处于1态；若Q=0、1=Q 则称为触发器处于0态。触发器的逻辑符号
如图1.1.1（b ）所示。
图 1.1.1基本RS 触发器
（2）逻辑功能分析
当R=S=0时，1==Q Q ，不是触发器的定义状态，此状态称为不定状态，要避免不定状态，对输入信号有约束条件：R+S=1。
当R=0，S=1时，触发器的出态不管是0还是1，由于R=0则G 2门的输出1=Q ，G 1门的输入全为1则输出Q 为0，触发器置0。
当R=1，S=0时，由于S=0则G 1门输出Q=1，G 1门的输入全为1则输出0=Q ，触发器置1。
当R=S=1时，基本RS 触发器无信号输入，触发器保持原有的状态不变。
根据以上的分析，把逻辑关系列成真值表，这种真值表称为触发器的特性表（功能表），如表1.1.1所示。
表1.1.1基本RS 触发器功能表
Q n 表示外加信号触发前，触发器原来的状态称为现态。Q n+1
表示外加信号触发后，触发器可从一种状态转为另一种状态，转变后触发器的状态称为次态。 （3）基本RS 触发器的特点
①基本RS 触发器的我动作特点。输入信号R 和S 直接加在与非门的输入端，再输入信号作用的全部时间内，R=0或S=0都能直接改变触发器的输出Q 和Q 状态，这就是基本RS 触发器的动作特点。因此把R 称为直接复位端，S 称为直接置位端。 ②基本RS 触发器的优缺点。基本RS 触发器具有以下优缺点。 优点：电路简单，时构成各种触发器的基础。
缺点：输出受输入信号直接控制，不能定时控制；有约束条件。 1.1.2同步RS 触发器
在数字系统中，为协调各部分的工作状态，需要由时钟CP 来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触发器称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、边沿触发器。这里讨论同步RS 触发器。 （1）电路组成和符号
同步RS 触发器时在基本RS 触发器的基础上增加两个控制门及一个控制信号，让输入信号经过控制门传送，同步RS 触发器如图1.1.2所示。
图1.1.2同步RS 触发器
门G 1、G 2 组成基本RS 触发器，门G 3、G 4时控制门，CP 为控制信号常称为时钟脉冲信号或选通脉冲。在图1.1.2（b ）所示逻辑符号中，CP 为时钟控制端，控制门G 3、G 4的开通和关机，R 、S 为信号输入端，Q 、Q 为输出端。 （2）逻辑功能分析
① CP=0时，门G 3、G 4被封锁，输出为1，不论输入信号R 、S 如何变化、触发器的状态不变。
② CP=1时，门G 3、G 4被打开，输出由R 、S 决定触发器的状态随输入信号R 、S 的不同而不同。根据与非门和基本RS 触发器的逻辑功能，可列出同步触发器的功能真值表如表1.1.2
所示。Q n 表示时钟脉冲到来前，触发器原来的状态称为现态。Q n+1
表示时钟脉冲到来后，触
R S n Q 1 n Q 说明 0 0 0 0 0 1 X X 触发器状态不定 0 0 1 1 0 1 0 0 触发器置0 1 1 0 0 0 1 1 1 触发器置1 1 1 1 1 0 1 0 1 触发器保持原状态不变
发器可从一种状态转为另一种状态，转变后触发器的状态称为次态。
表1.1.2同步RS 触发器功能表
CP R S Q n Q n+1
功能说明 0 0 X X X X 0 1 0 1 输入信号封锁 触发器状态不变 1 1 0 0 0 0 0 1 0 1 触发器状态不变
1 0 0 1 1 0 1 1 1 触发器置1 1 1 1 1 0 0 0 1 0 0 触发器置0 1 1 1 1 1 1 0 1 不定 不定
触发器状态不变
同步RS 触发器的特性方程为：
｛
)(1=+=+=+RS Q R S Q R S Q n
n n
（3）动作特点
① 时钟电平控制。再CP=1期间接收输入信号，CP=0的状态保持不变，与基本RS 触发器相比，对触发器状态的转变增加了时间控制。但在CP=1期间内，输入信号的多次变化，都会引起触发器的多次翻转，此现象称为触发器的“空翻”，空翻降低了电路的抗干扰能力，这是同步触发器的一个缺点，只用于数据封存，不能用于计数器、寄存器、储存器等。
② R 、S 之间有约束。不能允许出现R 和S 同时为1的情况，否则会使触发器处于不确定的状态。
1.1.3主从RS 触发器
为了提高触发器的可靠性，规定了每一个CP 周期内输出端只能动作一次，主从触发器是建立同步触发器的基础上，解决了触发器在CP=1期间内，触发器的多次翻转的空翻现象。 （1）主从触发器的基本结构
主从触发器的基本结构包含两个结构相同的同步触发器，即主触发器和从触发器，它们的时钟信号相反，框图及符号如图1.1.3所示。
图1.1.3主从RS 触发器
（2）主从触发器的动作特点
如图1.1.3所示的主从RS触发器，CP=1期间，主触发器接受输入信号；CP=0期间，主触发器保持不变，而从触发器接收主触发器状态。因此，主从触发器的状态只能在CP下降沿时刻翻转。这种触发方式称为主从触发式，克服了空翻现象。
1.1.4边沿触发器
为了进一步提高触发器的抗干扰能力和可靠性，我们希望触发器的输出昨天仅仅取决于CP上沿或下沿时刻的输入昨天，而在此前和此后的输入状态对触发器无任何影响，具有此特性的触发器就是边沿触发器。
其动作特点为：只能在CP上升（或下降沿）时刻接受输入信号；因此，电路状态只能在CP上升沿（或下降沿）时刻翻转。这种触发方式称为边沿触发式。
1.2 集成触发器的原理及其功能
1.2.1集成JK触发器
（1）引脚排列和逻辑符号
常用的集成芯片型号有74LS112（下降边沿触发的双JK触发器）、CC4027（上升边沿触发器的双JK触发器）和74LS276四JK触发器（共用置1、置0端）等。下面介绍的74LS112双JK触发器每片集成芯片包含两个具有复位端单位下降沿触发器的JK触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。74LS112双JK触发器的引脚排列和逻辑符号如图
1.2.1所示。其中J和K为信号输入端，是触发器状态更新的依据；Q、Q为输出端；CP 为始终脉冲信号输入端，逻辑符号图中CP阴线上端的“^”符号表示边沿触发，无此“Λ”符号表示电位触发；CP脉冲引线端既有“Λ”符号又有小圆圈时，表示触发器状态变化发生在时钟脉冲下降沿到来时刻；只有“Λ”符号没有小圆圈时，表示触发器状态变化发生在时钟脉冲上升沿时刻； S为直接置1端、 R为直接置0端，S 和 R 引线端处得小圆圈表示低电平有效。
图1.2.1 双JK触发器的引脚图和逻辑符号图
（2）逻辑功能
JK触发器是功能最完备的触发器，具有保持、置0、置1、翻转功能。表10.3为74LS112双JK触发器功能真值表。
输 入 输 出
功能说明
R S CP J K 1+n Q 1+n Q
0 1 X X X 0 1 直接置0 1 0 X X X 1 0
直接置1 0 0 X X X 不定
状态不定 1 1 1 0 0 n Q
n
Q
状态保持不变 1 1 1 1 0 1 0 置1 1 1 1 0 1 0
1 置0 1 1 1 1 1 n
Q
n Q
状态反转 1 1
1
X
X
n Q
n
Q
状态保持不变
JK 触发器的特性方程为：n
n n Q K Q J Q +=+1
1.2.2集成D 触发器
（1）引脚排列和逻辑符号
目前国内生产的集成D 触发器主要是维持阻塞型。这种D 触发器都是在时钟脉冲的上升沿触发翻转。常用的集成电路有74LS74双D 触发器、74LS75四D 触发器和74LS76六D 触发器等。74LS74双D 触发器的引脚排列和逻辑符号如图10.6所示。其中D 为信号输入端，是触发器状态更新的依据； 、 为输出端；CP 为时钟脉冲信号输入端，逻辑符号图中CP 引线上端只有“ ”符号没有小圆圈，表示74LS74双D 触发器状态变化在时钟脉冲上升沿时刻； 为直接置1端、 为直接置0端， 和 引线端处得小圆圈表示低电平有效。
图1.2.2 74LS 双D 触发器的引脚图和逻辑符号图
（2）逻辑功能
D 触发器具有保持、置0和值1功能。表10.4为74LS74触发器功能真值表。
表1.2.2 74LS74触发器功能真值表 输入 输出
功能说明
R S CP D 1+n Q
0 1 X X 0 直接置0 1 0 X X 1 直接置1 0 0 X X 不定 状态不定 1 1 1 1 1 置1 1 1 1 0 0
置0 1
1
1
X
n Q
状态保持不变
D 触发器特性方程为：D Q n =+1
74LS175四D 触发器每片芯片集成包含4个上升沿触发的D 触发器，其逻辑功能与74LS74一样，引脚排列图如图1.2.3所示。CR 为清零端，低电平有效。
图1.2.3 74LS175引脚排列图
第二章 NE555集成定时器的组成和工作原理
我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。
NE555定时器为数字、模拟混合集成电路，可产生精群确的时间延迟和振荡，内部有5个5千欧的电阻分压器，故称555，另外555集成电路可构成多种电路
在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它的标准图型，指出他们的结构特点或识别方法外，还给出了计算公式和他们的用途。方便大家识别、分析555电路。下面将分别介绍这3类电路。
2.1单稳类电路
单稳工作方式，它可分为3种。见图示。
第1种（图1）是人工启动单稳，又因为定时电阻定时电容位置不同而分为2个不同的单元，并分别以1.1.1和1.1.2为代号。他们的输入端的形式，也就是电路的结构特点是：“RT-6.2-CT”和“C4-6.2-R3”。
图1 人工启动单稳
第2种（图2）是脉冲启动型单稳，也可以分为2个不同的单元。他们的输入特点都是“R8-7.6-C9”，都是从2端输入。1.2.1电路的2端不带任何元件，具有最简单的形式；1.2.2电路则带有一个RC微分电路。
图2 脉冲启动单稳
第3种（图3）是单稳压控振荡器。单稳型压控振荡器电路有很多，都比较复杂。为简单起见，我们只把它分为2个不同单元。不带任何辅助器件的电路为1.3.1；使用晶体管、运放放大器等辅助器件的电路为1.3.2。图中列出了2个常用电路。
图3 单稳压控振荡器
2.2双稳类电路
这里我们将对555双稳电路工作方式进行总结、归纳。555双稳电路可分成2种。
第一种（见图1）是触发电路，有双端输入（2.1.1）和单端输入（2.1.2）2个单元。单端比较器（2.1.2）可以是6端固定，2段输入；也可是2端固定，6端输入。
图1触发电路
第2种（见图2）是施密特触发电路，有最简单形式的（2.2.1）和输入端电阻调整偏置或在控制端（5）加控制电压VCT以改变阀值电压的（2.2.2）共2个单元电路。
图2 施密特触发电路
双稳电路的输入端的输入电压端一般没有定时电阻和定时电容。这是双稳工作方式的结构特点。2.2.2单元电路中的C1只起耦合作用，R1和R2起直流偏置作用。
第三章 抢答器的原理及其功能
3.1抢答器的逻辑功能和电路组成
3.1.1逻辑要求
由集成触发器构成的抢答器中，S 1、S 2、S 3、S 4为抢答操作按钮。任何一个人先将某一按钮按下，则与其对应的发光二极管（指示灯）被点亮，表示此人抢答成功；而紧随其后的其他开关再被按下，与其对应的发光二极管则不亮。
3.1.2电路组成
实训电路如图3.1.1所示，该电路由触发器74LS175、蜂鸣发声器、时钟脉冲NE555、与非门74LS20、与非门74LS00及脉冲触发电路等组成。其中S 1、S 2、S 3、S 4为抢答按钮，S 5为主持人复位按钮。74LS175为四D 触发器，其内部具有4个独立的D 触发器，4个触发器的输入端分别为D 1、D 2、D 3、D 4，输出端为Q 1、1Q ；Q 2、2Q ；Q 3、3Q ；Q 4、4Q 。四D 触发器具有共同的时钟端（CP ）和共同的清零端（CR ）。74LS20为双4输入与非门，74LS00为四2输入与非门。
图3.1.1 抢答器的电路组成
3.2电路的工作过程
当无人抢答时，41~S S 均未被按下，41~D D 均为低电平，在555定时器电路产生的时钟脉冲作用下，74LS175的输出端41~Q Q 均为低电平，LED 发光二极管不亮，74LS20输出为低电平，也不发声。当有人抢答时，例如，1S 被按下时，1D 输入端变为高电平，在时钟脉冲的作用下，1Q 立即变为高电平，对应的发光二极管发光。同时01 Q ，使74LS20输出为1，蜂鸣器发声。74LS 输出经74LS00反向后变为0，将NE555定时器的时钟脉冲封锁，此时74LS175的输出不再变化，其他抢答者再按下按钮也不起作用，从而实现了抢答。若要清零，则由主持人按5S 按钮（清零）完成，并为下一次抢答做好准备。
结论
本文研究与设计的抢答器采用了通用的电子元器件，利用触发器及外围接口实现抢答系统，利用555定时器和简单与非门的原理，将软、硬件有机地结合起来，使得系统能够正确地进行工作，同时使蜂鸣器能够正确地发声。设计时，首先通过查阅资料，整理所学知识，然后请教指导老师，最终自己独立完成设计。
本设计中，利用常规的触发器和与非门。通过电路测试研究得出。
整个设计通过了电子电路硬件的设计。我想这对于自己以后的学习和工作都会有很大的帮助的。在这次设计中遇到了很多实际性的问题，在实际设计中才发现，书本上理论性的东西与在实际运用中的还是有一定的出入的，所以有些问题不但要深入地理解，而且要不断地更正以前的错误思维。对于抢答器的设计，其硬件电路是比较简单的，主要是解决电路如何实现的问题。而电路实现是一个很灵活的东西，它反映了你解决问题的逻辑思维和创新能力。它才是一个设计的灵魂所在。因此在整个设计过程中大部分时间是用在设计上面的。很电路是可以借鉴书本上的，但怎样衔接各个元件才是关键的问题所在，这需要对触发器的结构很熟悉。因此可以说抢答器的设计是电子元件和电路实现的结合，二者是密不可分的。但是，通过这次设计我也发现自己的很多不足之处。在设计过程中我发现自己考虑问题很不全面，自己的专业知识掌握的很不牢固，所掌握的专业知识还需要学习提高。
参考文献
[1] 周永萱, 袁芳, 高鹏毅. 电工电子学（第二版）. 华中科技大学出版社. 2003
[2] 孙长伟.基于EDA技术智能抢答器的设计.科技创新导报[J]. 2011
[3] 李晓宁.例说西门子PIC S7-200[M].北京：人民邮电出版社，2008
[4] 秦曾煌主编.电工学[第四版]上、下册.北京：高等教育出版社，1990
[5] 康华光主编.电子技术基础.北京：高等教育出版社，1992
[6] 刘孙刚等.数学电路应用基础.北京：电子科技大学出版社，1993
[7] 阎石主编.数字电子技术基础.北京：高等教育出版社，1985
[8] 吴建强.数字集成电路基础.北京：航空工业出版社，1995
[9] 蒋德川主编.电工学（卷一）电工技术.北京：高等教育出版社，1990
[10] 周鑫霞.电子技术.武汉：华中理工大学出版社，1998
[11] 王佩珠主编.电工电子学.北京：中国科学技术出版社，1993
本课程设计是在我的导师艾老师的亲切关怀和细心指导下完成的，在设计过程中，自始至终凝聚着导师的心血。恩师那治学严谨的态度，渊博的学识感染着我。他那诲人不倦、宽厚朴实的作风给我们留下了不可磨灭的影响，是我学习的榜样，使我终生受益无穷。在此论文完成之际，特向恩师表达诚挚的谢意同时以最崇高的敬意。
除此之外，在课题进行当中，还得到了其他老师的细心指导和诸多帮助。他们的无私帮助和耐心指导也是我得以完成本课题的关键。再此我向他们表示由衷的感谢和深切的问候。此间我还得到了同学等诸多指导，再此表示感谢。
我还要感谢我的一些同学，他们在我最需要帮助的时候无私的伸出了援助之手，在此，对于他们无私的帮助我表示深深的感谢。可以说如果没有他们的帮助我就不可能顺利的按时完成毕业设计。
真诚的感谢所有的帮助过我的老师们，同学们、家人和朋友们，感谢对本设计进行评审的老师们，感谢他们给我提出的宝贵意见和建议。