1
电子科技大学网络教育考卷（A 卷）
(20 年至20 学年度第 学期)
考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____
一、填空题(每空1分，共20分)
1、请完成如下的进制转换：22.7510= 2= 8= 16；
2、F6.A 16= 10= 8421BCD = 余3码
3、-9910的8位（包括符号位）二进制原码是 ，8位二进制反码是 ，8位二进制补码是 ；
4、请问逻辑F=A /B+(CD)/+BE /的反函数F /= ；
5、F(A,B,C)=Σm （2,4,6）=ПM( )；
6、请问图1-6所完成的逻辑是Y= ；
7、74148器件是一个2-8编码器，它采用的编码方式是 ； 8、74283器件是一个4位全加器，它的内部逻辑电路与串行加法器不同，采用的是 方法来实现全加逻辑。
9、如果一个与或逻辑电路的函数式为：)C B )(B A (Y //++=，该逻辑存在静态冒险，现通过添加冗余项的方式来消除该冒险，则该冗余项为 ；
10、请写出JK 触发器的特性方程：*Q = ； 11、请写出T 触发器的特性方程：*Q = ； 12、请写出D 触发器的特性方程：*Q = ； 13、请写出SR 触发器的特性方程：*Q = ；
14、如果某组合逻辑的输入信号的个数为55个，则需要 位的输入编码来实现该逻辑。
二、选择题（每题1分，共10分）
1、下面有关带符号的二进制运算，描述正确的是，其中X 是被减数，Y 是加数，S 为和：
①. [X]原码+[Y]原码=[S]原码 ②. [X]补码+[Y]补码=[S]补码 ③. [X]反码+[Y]反码=[S]反码 ④. [X]原码+[Y]原码=[S]补码 2、逻辑函数式AC+ABCD+ACD /+A /C=
①. AC ②. C ③. A ④. ABCD 3、请问F=A ⊕B 的对偶式=D
F
①. A+B ②. A ⊙B ③. AB ④. AB /
+A /
B
4、已知门电路的电平参数如下：，，，，V 8.0V V 0.2V V 5.0V V 7.2V max IL min IH max O L min O H ====请问其高电平的噪声容限为：
①.2.2V ②.1.2V ③.0.7V ④.0.3V
5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是：
①.逻辑函数式 ②.真值表
③.卡诺图 ④.逻辑电路图 6、下面电路中，属于时序逻辑电路的是：
①.移位寄存器 ②.多人表决电路 ③.比较器 ④.码制变换器
7、一个D 触发器的驱动方程为Q X D ⊕=，则其逻辑功能与以下哪种触发器相同：
①. JK 触发器 ②. SR 触发器 ③. D 触发器 ④. T 触发器
8、n 位环形计数器，其计数循环圈中的状态个（模）数为：
①.n 个 ②.2n 个 ③.2n 个 ④.2n -1个
9、n 位扭环计数器，其计数循环圈中的状态个（模）数为：
①.n 个 ②.2n 个 ③.2n 个 ④.2n -1个
10、用555时基电路外接定时阻容元件构成单稳态触发器，当增大阻容元件的数值时，将使：
①.输出脉冲的幅度增加 ②.输出脉冲宽度增加 ③.输出脉冲重复频率提高 ④.以上说法都不对
三、判断题（每题1分，共10分）
1、CMOS 集成逻辑OD 门，可以用以线与操作；（ ）
2、三态门的附加控制端输入无效时，其输出也无效；（ ）
3、三态门的三个状态分别为高电平、低电平和高阻态；（ ）
4、施密特触发输入的门电路，当输入从高电平变换到低电平，和从低电平变换到高电平，它的输出变化轨迹相同；（ ）
5、组合逻辑和时序逻辑的区别主要在于前者与时间无关，而后者时间的因素必须考虑进去；（ ）
6、一个逻辑的函数式并不唯一，但是最简的与或表达式是唯一的；（ ）
7、模拟信号是连续的，而数字信号是离散的；（ ）
8、当两个组合逻辑的真值表相同是，则表明这两个逻辑是相等的；（ ） 9、对于一个优先编码器而言，当输入多个有效时，其输出很难讨论；（ ） 10、串行加法器比超前进位加法器速度更快，且电路更为简单；（ ）
四、卡诺图化简（8分）
请将逻辑F （A,B,C,D ） = ∑m( 0, 2, 3, 5, 7, 8, 10, 11, 13)化成最简与或式；
姓名__________________ 专业名称__________________ 班号________________学号__________________教学中心_________________
…………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … ……………………
图1-6
五、组合逻辑分析，要求如下：（8分）
该逻辑电路图如图5所示，具体要求如下：
1、写出逻辑S和CO的逻辑函数式
2、画出将该逻辑的真值表
六、时序逻辑分析，要求如下：（14分）
逻辑电路图如图6所示，请完成：
1、写出驱动方程、状态方程；
2、画出状态转换图或者状态转换表。
七、组合逻辑设计，要求如下：（8分）
利用一块74138芯片和一定的门电路实现如下逻辑：
?
?
?
+
=
+
+
=
C
B
B
A
2F
BC
AC
AB
1F
/
/
其中74138为3-8二进制译码器
八、时序逻辑设计，要求如下：（10分）
利用74163和一定的门电路实现如下的七
进制计数器。74163为4位的同步二进制加计数
器。
图
5
图
6
图8
2
九、时序逻辑设计，要求如下：（10分）
用mealy型时序逻辑电路设计一个101串行数据检测的时序状态机。要求画出化简后的状态转换图。
3
第一章数字逻辑电路基础 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、用二进制数表示文字、符号等信息的过程称为_____________。（编码） 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。（27、16 6、10101） 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。（42、111100、11010111） 7、最基本的三种逻辑运算是 、 、 。（与、或、非） 8、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 9、逻辑函数化简的方法主要有 化简法和 化简法。（公式、卡诺图） 10、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 11、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同） 12、写出下面逻辑图所表示的逻辑函数R= 。（C B A Y )(+=） 13、写出下面逻辑图所表示的逻辑函数R= 。（))((C A B A Y ++=） 14、半导体二极管具有 性，可作为开关元件。（单向导电） 15、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 16、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（√）
数字逻辑电路设计及应用 C程序设计报告（1） [问题]： 设计一个C程序实现任意十进制数到二进制数的转换，二进制精度为11位。 [思路]： 1.十进制数转二进制数对整数和小数的处理时不一样的。所以设计程序时，也应该对读入 的整数和小数的数据分开处理。（分开的办法可以先直接对浮点数强制类型转换，即可得到整数部分，再用浮点数减整数部分，即可得到小数部分）。 2.对于整数部分，采用的是“除2法”（不知道是不是这个名字……）。即，每次将该数除 以2，得到的余数作为该位的二进制数，商作为下一次的除数，依此类推，直到商为1或0为止。 3.对于小数部分，采用的是“乘2法”（依然不知道是不是这个名字）。即，每次将小数部 分乘2，得到的整数部分即为该位的二进制数，小数部分为下一次的乘数。依此类推，这样做下去是一个无限不循环的小数，所以一般会要求二进制数中小数的精度，本题目要求的是11位。 4.在实际程序设计过程中，我发现了这样一个问题，当小数部分二进制码采用浮点型数据 时，单独输出准确无误，但与整形的整数部分二进制码结合在一起后，最后3位总是不准确的，怀疑是在相加的过程中产生了“大数吃小数”的问题。按照一般思维，此时应提高精度，采用long double型变量，但是我采用的编译器是采用Windows C的运行库（MS C编译器）的MinGW，其对printf函数不支持long double型。无奈之下，我只能把小数部分存为一个11位长的数组，再对其输出。 [流程]： [程序]：
/******************************************************************** /* this is a program to transform decimal nubers to binary nubers. /* Huang Bohao /* 将小数部分用数组形式存储，避免了整数部分与小数部分相加而出现的 /*大数吃小数的情况 ********************************************************************/ #include <> int Integer2Binary(int integer); ,Bina ryInt); for(i = 0; i < 11; i++) printf("%d",BinaryFraction[i]); printf("\n"); } /******************************************************************** /* function name: Integer2Binary /* input parameter: int integer (integer waiting to be transformed) /* output parameter: int output (transformed integer) ********************************************************************/ int Integer2Binary(int integer) { int B,Y,output,flag; //B被除数，Y为余数，output为输出数据,flag为位置标记位
1、采用3-8线译码器74LS138和门电路构成的逻辑电路如图所示，请对该电路进行分析，写出输出方程，并化解为最简与-或式。（10分） 1、解：分析此图，可知：F1=0134m m m m +++， F2=4567m m m m +++ 化简过程：由卡诺图及公式化简均可，此处略 化简得：1F A C BC =+（2分） 2F A = 2.已知逻辑函数： F ABC ABC ABC ABC ABC =++++，试用一片4选1数据选择器和门电路实现该逻辑函数，要求采用代数法，写出设计全过程，并画出电路图。 （10分） A 1 ST Y D 0D 1D 2D 3 A 0 ① 写出逻辑函数F 的表达式（2分） ==F A B C AB C ABC A BC ABC A B C AB C C A BC ABC A B C AB A BC ABC =+++++++++++（） ② 写出4选1数据选择器输出端逻辑函数Y 的表达式（2分） 100101102103Y A A D A A D A A D A A D =+++ ③令 10A A A ==、B ，比较F 和Y 两式可得： （2分）
01231D C D D D C ==== ④ 根据上式画出的逻辑图。（4分） 五、 画出下列各触发器Q 端的波形：（设Q n = 0）(10 分，每小题5 分) 1、已知JK 触发器输入信号J 和K 、时钟脉冲CP 、异步置位端D R 和D S 的波形如下图 所示，试画出触发器输出端Q 的波形，设初始状态为0。（5分） Q CP J S D D K J 2、下图由边沿D 触发器构成的触发器电路，设其初始状态为0。输入信号如右 图所示，试画出Q 端的输出波形。（5分） CP Q D R D
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） 101 0101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ） A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。
一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：
一、填空 1. 数制变换: a) 将十进制数175转换成二进制数为_____ 、十六进制为_____ 、八进制为 __ 。 b) 二进制数(111010010)2对应的十六进制数是_____ 、八进制为—、十进制为 c) ( 16.52)8=( )2 =( )16= ( ) 10 d) ( 17)10=( ) 2 =( )16=( )8 2.编码： a) ( 1000)自然二进制码=( ) 余3码,(110100)2=( )BCD。 b) ( 15.5)10=( )8421BCH( )余3 BCD。 c) ( 38) 10用8421BCD码表示为 ____ 。 d) 二进制数(-100000)的原码为 _、补码为___。 e) ［X］反=10111，则［X］补=—，［X］原= ___________ ，［X］真值= 。 g) ［X］补=10110,则［X］反=—，［X］原= __ ，［X］真值= _ 。 3. 一种进位计数包含两个基本因素：______ 和____ 。 4. 常见的BCD编码中，有权码有____ 、___ ，无权码有___ 、___ 。 5. 如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____ ，偶校验位 应为_____ 。 6. 逻辑代数的基本运算有：___、___、___。 7. 当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为 逻辑关系，或称为关系。 8. ______________________________________________________ 真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式______________________________ 9. _________________________________________ 逻辑函数F = A + AB以最小项形式表示为__________________________________________ ，可化简为______ 10.逻辑函数F =
数字逻辑设计 习题册 班级： 学号： 姓名： 哈尔滨工业大学（威海） 计算机科学与技术学院体系结构教研室
第2章 逻辑代数基础 2—1 填空 1．摩根定理表示为：=?B A ＿B A + ＿＿；=+B A ＿B A ?＿＿。 2. 函数表达式D C AB Y ++=，则其对偶式为='Y ＿D C B A ??+)(＿＿＿＿＿＿＿。 3．根据反演规则，若C D C B A Y +++=，则=Y C D C B A ?++)(。 4．函数式CD BC AB F ++=写成最小项之和的形式结果为 ()15,14,113,12,11,7,6,3∑m ， 写成最大项之积的形式结果为)10,9,8,5,4,2,1,0(∏M 。 5. （33.33）10 =（100001.0101 ）2 =（ 41.2 ）8 =（ 21.5 ）16 2—2 证明 1．证明公式()()A BC A B A C +=++成立。 2．证明此公式B A B A A +=+成立。 3．证明此公式)()()()()(C A B A C B C A B A +?+=+?+?+成立。 左边 (由分配律得) 右边 BC A BC B C A BC BA AC AA C A B A +=+++=+++=++)1())((B A A A B B B A B A B A AB AB B A B A AB B A B B A +=+++=+++=++=++=)()()(AC BC A B C A AC B C A C B B A ++=+?+=+ ?+?+=)()()()()(AC BC A B BC A B AC A A ++=+++=
数字逻辑电路课程设计题目及要求 项目一：高精密数控电源的设计和制作： 要求：电源输出电压为：0—9.9V，步进为0.1V，有两位数码管显示，每位有两个按键能加能减的作用。功率大小不做具体的要求，电路设计不能有专业的A/D芯片。项目二：自行车的里程表设计和制作： 要求：设计一个自行车里程表电路，有两位数码管显示，显示数字的单位为百米,自行车轮胎直径为0.99M。 项目三：自行车的速度测定仪表的设计和制作： 要求：设计一个自行车测速电路，有两位数码管显示，显示数字的单位为M/S,采样时间不能超过5S，自行车轮胎直径为0.99M。 项目四：多功能抢答器的设计和制作： 要求：多功能抢答器为八路的，具有数码和指示灯双重指示，电路的附加的电路一个有计时、报警等电路，所用芯片必须为我们所学的。 项目五：数字频率计的设计和制作： 要求：数字频率计的显示为两位数码管，单位为KHZ，具有溢出报警功能,附带震荡电路，频率可调几K到几百KHZ。 项目六：交通灯的设计和制作： 要求：具有真正模拟十字路口的交通灯的能力，红灯5秒，绿灯4秒，黄灯1秒等的时间也可以自己设定。 项目七：数字电子钟逻辑电路的设计和制作： 要求：数字电子钟逻辑电路要具有电子手表的功能，例如时间的设定，整点报时，可以设定闹钟等功能，只需四位数码。 项目八：定时控制器电路的设计和制作： 要求：定时控制器电路能够定时控制家用电器的开关，例如能按时开启、关断电饭煲煮饭等，电器用灯泡代替，时间可以缩短60倍。 项目九：LED广告牌电路设计和制作： 要求：LED广告牌电路能够模拟市面上的LED广告灯箱，能有四个字显示能力（共青学院），可以的话周围有霓虹灯闪烁。 项目十：易拉罐技术电路的设计与制作： 要求：易拉罐在传送带上过时，记录数值，以20灌为一个单位，满二十灌重新 计数并给出提示音，此过程模拟工厂易拉罐装箱过程. 项目十一：数显风扇调速器电路 要求：具有中低高三档，0为停止，1为低档。2为中档，3为高档。调节开关设 置成触摸，遥控等。可以的话加入温度自动控制电路。 项目十二：出租车计价器电路
湖北文理学院理工学院数字逻辑电路课程设计报告 课题名称八路智能抢答器 姓名（学号） 组号 专业 2014年 9 月 18 日
【摘要】 随着科技的日新月异，促使人们开始学科学、学技术、学知识。抢答器是一个机关学校开展智力竞赛活动必不可少的设备，广泛应用于学校、教育部门、企事业工会组织、俱乐部等单位组织举办各种知识、技术竞赛及文娱活动时作抢答使用。 八路数字抢答器电路包括抢答，编码，优先，锁存，数显，复位及报警电路。抢答器数字优先编码电路由D1-D12组成实现数字的编码。CD4511是一块含BCD-7段锁存/译码/驱动电路于一体的集成电路。抢答器报警电路由NE555接成音多谐振荡器构成。抢答器数码显示电路由数码管组成，输入的BCD码自动地由CD4511内部电路译码成十进制数在数码管上显示。经过布线、焊接、调试等工作的八路数字智能抢答器成形，更具有实用性。 本文介绍了一种用CD4511系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外，还具报警功能。若在规定的时间内有人抢答，则计时将自动停止，数码管显示成功抢答者代码；若不在规定时间内有人违规抢答，则系统中的蜂鸣器将发响，数码管显示违规抢答者代码；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 【关键字】 八路智能抢答器、CD4511、NE555、数码显示管、设计、报警电路、数字编码电路
目录 1、设计题目 八路智能抢答器计 (3) 2、设计目的及要求 2.1 设计目的 (3) 2.2 设计要求 (3) 3、方案论证 3.1.电源部分 (3) 3.2.电路部分 (3) 4、设计思路 4.1八路智能抢答器的结构框图 (4) 4.2八路智能抢答器的工作流程 (4) 4.3八路智能抢答器的工作过程 (4) 5、设计原理 5.1设计中的数字编码电路 (5) 5.2设计中的译码/优先/锁存电路 5.2.1CD4511的引脚 (6) 5.2.2译码驱动功能 (8) 5.2.3锁存优先功能 (8) 5.3抢答器设计中的数码显示电路 (9) 5.4抢答器设计中的报警电路 (10) 6、设计的装备与调试 (12) 7、设计完成的电路图 7.1八路智能抢答器工作原理电路图 (12) 7.2八路智能抢答器实物图 (13) 8、设计所需的元件清单 (13) 9.设计心得与体会 (13) 10.参考文献 (14)
《数字电路与数字逻辑》练习题一 一、填空 1．将下列二进制数转为十进制数 （1001011）B = （ ）D （11．011）B = （ ）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+122）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 3．把下列4个不同数制的数D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的 次 序 排 列 （ ） > （ ）>( )>( ) 。将下列各式变换成最简与或式的形式 =+B AB （ ） =+AB A （ ） =++BC C A AB （ ） 4．将下列二进制数转为十进制数 （101000）B = （ ）D （11．0101）B = （ ）D 5．将下列十进制数转为二进制数，八进制数和十六进制数 （0．8125）= （ ）B = （ ）O = （ ）H （254．25）= （ ）B = （ ）O = （ ）H 6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 （—42）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。 8．当j i ≠时，同一逻辑函数的最小项=?j i m m _________；两个最大项
=+j i M M ___________。 9．（）10=（_________）2=（_________）16。 10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。 11.将下列二进制数转为十进制数 （1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 13.把下列4个不同数制的数D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。 14.对于D 触发器，欲使Qn+1=Qn ，输入D=（ ），对于T 触发器，欲使Qn+1=Qn ，输入T=（ ） 15.一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。 16.对32个地址进行译码，需要（ ）片74138译码器。 17.存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。 18.将下列各式变换成最简与或式的形式 （ ） （ ） （ ） 19．五级触发器的进位模数最大为（ ）进制。 20.十进制数（）10转换成十六进制数是（ ），转换成二进制数是（ ），转换成八进制数是（ ），转换成8421BCD 码为（ ）。 21.将二进制1100110转换成余3码为（ ），转换成格雷码为（ ）。 22.设真值X= —0101，则X 的原码为（ ），反码为（ ），补码为（ ）。 23.卡诺图是（ ）的一种特殊形式。利用卡诺图法花剑逻辑函数比（ ）法更容易得到简化的逻辑函数表达式。 24.函数L=AC+BC 的对偶式为：（ ）。 25.一个1024*16位的ROM 芯片，地址线为（ ）位，数据线为（ ）位。 26.对于JK 触发器，若J=K ，可完成（ ）触发器的逻辑功能。 27.组合逻辑电路中部包含存储信号的（ ）元件，它一般是由各种（ ）组合而成的。 28.对64个地址进行译码，需要（ ）片74138译码器。 +AC 化成最小项的形式为（ ）。 30.将变换成或非的形式为（ ）。 31.数制转换 10=( )2 2=( )10 32.将下列有符号的十进制数转换成相应的二进制数真值﹑原码﹑反码和补码 (+11/32)=( )真值=( )原码 =( )反码=( )补码
1 电子科技大学网络教育考卷（A 卷） (20 年至20 学年度第 学期) 考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____ 一、填空题(每空1分，共20分) 1、请完成如下的进制转换：22.7510= 10110.11 2= 26.6 8= 16.C 16； 2、F6.A 16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD = 0101 0111 1001.1001 0101 1000 余3码 3、-9910的8位（包括符号位）二进制原码是 11100011 ，8位二进制反码是 10011100 ，8位二进制补码是 10011101 ； 4、请问逻辑F=A /B+(CD)/+BE /的反函数F /= A C D E CD B /+ ； 解： ACDE CD B CDE B ACDE CD B CD AB ) E B (CD )B A ()BE )CD (B A ( F ///////////+=+++=+??+=++= 5、F(A,B,C)=Σm （2,4,6）=ПM( 0,1,3,4,7 )； 6、请问图1-6所完成的逻辑是Y= A ⊕B ； 解：通过真值表可以可到该逻辑： 7、74148器件是一个3-8编码器，它采用的编码方式是 优先编码 或 数大优先编码 ； 8、74283器件是一个4位全加器，它的内部逻辑电路与串行加法器不同，采用的是 超前进位 或 先行进位 方法来实现全加逻辑。 9、如果一个与或逻辑电路的函数式为：)C B )(B A (Y / / ++=，该逻辑存在静态冒险，现通过添加冗余项的方式来消除该冒险，则该冗余项为 （A /+C ） ； 10、请写出JK 触发器的特性方程：* Q = JQ /+K /Q ； 11、请写出T 触发器的特性方程：*Q = T ⊕Q 或者TQ /+T /Q ； 12、请写出D 触发器的特性方程：*Q = D ； 13、请写出SR 触发器的特性方程：*Q = S+R /Q ； 14、如果某组合逻辑的输入信号的个数为55个，则需要 6 位的输入编码来实现该逻辑。 解：采用的公式应该是log 255，向上取整 二、选择题（每题1分，共10分） 1、下面有关带符号的二进制运算，描述正确的是，其中X 是被加数，Y 是加数，S 为和： ①. [X]原码+[Y]原码=[S]原码 ②. [X]补码+[Y]补码=[S]补码 ③. [X]反码+[Y]反码=[S]反码 ④. [X]原码+[Y]原码=[S]补码 2、逻辑函数式AC+ABCD+ACD /+A /C= ①. AC ②. C ③. A ④. ABCD 3、请问F=A ⊕B 的对偶式=D F ①. A+B ②. A ⊙B ③. AB ④. AB /+A /B 4、已知门电路的电平参数如下：，，，，V 8.0V V 0.2V V 5.0V V 7.2V max IL min IH max O L min O H ====请问其高电平的噪声容限为： ①.2.2V ②.1.2V ③.0.7V ④.0.3V 5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是： ①.逻辑函数式 ②.真值表 ③.卡诺图 ④.逻辑电路图 6、下面电路中，属于时序逻辑电路的是： ①.移位寄存器 ②.多人表决电路 ③.比较器 ④.码制变换器 7、一个D 触发器的驱动方程为Q X D ⊕=，则其逻辑功能与以下哪种触发器相同： ①. JK 触发器 ②. SR 触发器 ③. D 触发器 ④. T 触发器 8、n 位环形计数器，其计数循环圈中的状态个（模）数为： ①.n 个 ②.2n 个 ③.2n 个 ④.2n -1个 9、n 位扭环计数器，其计数循环圈中的状态个（模）数为： ①.n 个 ②.2n 个 ③.2n 个 ④.2n -1个 10、如果用JK 触发器来实现T 触发器，则JK 触发器的驱动端需要做如下的连接： ①.J=K=0 ②.J=K=T ③.J=T;K=T ’ ④.J=T ’;K=T 三、判断题（每题1分，共10分） 1、CMOS 集成逻辑OD 门，可以用以线与操作；（√ ） 2、三态门的附加控制端输入无效时，其输出也无效；（ Х ） 3、三态门的三个状态分别为高电平、低电平和高阻态；（√ ） 4、施密特触发输入的门电路，当输入从高电平变换到低电平，和从低电平变换到高电平，它的输出变化轨迹相 姓名__________________ 专业名称__________________ 班号________________学号__________________教学中心_________________ …………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … …………………… 图1-6
数字逻辑电路课程设计 课题：电子密码锁设计 姓名： 班级：13通信 学号： 成绩： 指导教师： 开课时间:
目录 摘要 (1) 一课程设计目的内容及安排 (2) 1.1设计目的 (2) 1.2设计内容 (2) 1.3设计安排 (2) 1.4设计内容 (2) 二电子密码锁设计要求及总框图 (3) 2.1设计要求 (3) 2.2总框图 (4) 三各模块电路设计 (5) 3.1密码输入存储比较模块 (5) 3.2五秒计时电路 (6) 3.3二十秒计时电路 (8) 3.4报警电路 (10) 3.5总电路 (11) 四设计心得 (12) 五参考文献 (13)
电子密码锁 摘要：设计一个密码锁的控制电路，当输入正确代码时，输出开锁信号以推动执行机构工作，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁；在锁的控制电路中储存一个可以修改的4位代码，当开锁按钮开关（可设置成6位至8位，其中实际有效为4位，其余为虚设）的输入代码等于储存代码时，开锁；从第一个按钮触动后的5秒内若未将锁打开，则电路自动复位并进入自锁状态，使之无法再打开，并由扬声器发出持续20秒的报警信号。密码输入存储及比较部分使用芯片74LS194及74LS85。五秒及时部分采用芯片74LS161和数码显示管。二十秒报警电路由74LS160，555定时器组成的多谐振荡器，LED灯和蜂鸣器组成。利用multisim对电路进行仿真可以得到结果。 关键词：电子密码锁，计时电路，报警电路
一课程设计目的内容及安排 1.1设计目的 1 根据设计要求，完成对交通信号灯的设计。 2 加强对Multisim10仿真软件的应用。 3 掌握交通信号灯的主要功能与在仿真软件中的实现方法。 4 掌握74LS160,74LS192等功能。 1.2 设计内容 设计一个密码锁的控制电路，当输入正确代码时，输出开锁信号以推动执行机构工作，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁； 在锁的控制电路中储存一个可以修改的4位代码，当开锁按钮开关（可设置成6位至8位，其中实际有效为4位，其余为虚设）的输入代码等于储存代码时，开锁； 从第一个按钮触动后的5秒内若未将锁打开，则电路自动复位并进入自锁状态，使之无法再打开，并由扬声器发出持续20秒的报警信号。 1.3设计安排
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
《数字电路与数字逻辑》 期末考试试卷 考生注意：1．本试卷共有五道大题，满分100分。 2．考试时间90分钟。 3．卷面整洁，字迹工整。 一、填空题（每小题1分，共20分） 1．将下列二进制数转为十进制数 （1010001）B = （ ）D （ 11 ． 101 ） B = （ ）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （ +254.25 （ （ ）原码 =（ ） 反码 = （ ）补码 3．把下列4个不同数制的数(76.125)D 、 (27A)H 、 (10110)B 、(67)O 按从大到小的次序排列（ ）> （ ）>( )>( ) 。 4．对于D 触发器，欲使Q n+1=Q n ， 输入D=（ ），对于T 触发器，欲使Q n+1=Q n ，输入T=（ ） 5．一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。 6． 对32个地址进行译码，需要 译码器。 0，256K*32 统的最高地址为 8．将下列各式变换成最简与或式的 形式 =+B A （ ） =+B A A （ ） = ++C B C A AB （ ） 9．五级触发器的进位模数最大为（ ）进制。 二、组合电路设计题（每空10分，共20分） 1．用八选一数据选择器74LS151实现逻 辑函数 AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路 实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）
三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路 的功能。 四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其 状态表和状态图，并画出Q1，Q2 的波形图，Q1Q2初态为00。（14 分） 2、电路如图所示，要求写出它们的输 出函数表达式，化简，并说出它们的逻 辑功能。（10分） 五、设计题（共26分） 1．用JK触发器设计一个“111”序列检 测器，允许重复，要求用一个输出信号 来表示检测结果。（16分） 2、试用74161设计一个同步十进制计数 器，要求采用两种不同的方法。（10分） 《数字电路与数字逻辑》期末 考试答案 一、填空 1、81， 3.625 3、（27A）H>（76.125）D>（67）O>（10110） B 4、Q n, 1 5、9, 8 6、4 7、(3FFF)H 8、B A A+ B AB+ C 9、32进制 二、组合逻辑设计题 1、（5分） F=C B A BC A C AB ABC+ + +=m3d3+ m5d5+m6d6+m7d7 （5分）则d3 d5 d6 d7为1，其他为0，画图略。 2、F= Y3 Y4Y5 Y7 三、组合逻辑分析题。 （5分）F=C B A⊕ ⊕ （5分）异或功能 四、时序电路 1、状态方程：（4分） Q Q Q Q Q Q D Q n n n n n n n K J 2 1 2 2 1 2 1 1 1 1 = + = = = + + 画波形图（2分） 2、L= = （4分）； C 1 =AB+（A+B）C（4分）； 全加器（2分） 五、 1、设计题
《数字逻辑电路设计》课程设计 总结报告 题目：计时器及红绿灯设计报告 指导教师： 设计人员： 日期：2014年6月5日 1.设计任务书 1.1红绿灯设计任务书
任务：1、红绿灯控制器（选作）（创新班比必做） 基本设计要求：EWB仿真实现，设计一个红绿灯控制器控制器设计应具有以下功能 （1）东西方向绿灯亮，南北方向红灯亮。. （2）东西方向黄灯亮，南北方向红灯亮。 （3）东西方向红灯亮，南北方向绿灯亮。 (4 ) 东西方向红灯亮，南北方向黄灯亮。 要求有时间显示的（顺数、逆数皆可）时间自定(按学号：红灯时间（学号）=绿灯时间+黄灯时间（≥5）。 给定条件：FPGA红绿灯开发板 1.2计时器设计任务书 基本设计要求：电脑仿真，电路板布线 计时器应具有以下功能 （1）显示时间：分钟，秒钟（时间为学号后两位，小于20的加上20） （2）设置操作开关，计时器具有清零，启动、暂停和继续的功能。 （3）场次至少有两次（可多次），半场结束时，有报警信号；比赛结束时，计时器停止工作，有报警信号。（可用发光二极管显示）给定条件：只能采用实验室提供的中小规模电路进行设计；实验室提供基本元件，做完后交回。 2.设计框图及整机概述
2.1红绿灯设计框图及整机概述 计时器由信号发生电路，计数电路，时间显示电路，红绿灯显示电路构成，设计总框图如下图2.1所示 图2.1 红绿灯设计框图 2.1计时器设计框图及整机概述 计时器由信号发生电路，计数电路，控制电路，报警电路，显示电路构成，设计总框图如下图2.2所示 图2 .2计时器设计框图 3.各单元电路的设计方案及原理说明 3.1.1红绿灯秒信号 红绿灯秒信号由FPGA开发板晶振输出，通过74LS160计数器分频后，得到秒脉冲。 3.1.2红绿灯计数电路
、填空题( 1-5小题每空 1分， 6-10 小题每空 2分，共20分) 1.(16.25) 10 = ( _____________________ ) 2 = ( ) 8 = ( ) 16 2．三态门输出的三种状态分别为：、和。 3.基本 RS 触发器的约束条件是______________ 。 4.多谐振荡器是一种波形_______ 电路，它没有稳态，只有两个_______ 。 5.把 JK 触发器改成 T 触发器的方法是____________ 。 6.F(A,B,C,D) A (B C (D E) ) 的对偶式为________________________________ 7．十进制数( -12 )的补码形式为_____________________ 。 8.某信号采集系统要求一片 A/D 转换器集成芯片在 1S内对 16 个热电偶的输出电压分时进行 A/D 转换。已知热电偶输出电压范围为 0~0.025V(对应 0~450 o C温度范围)，需要分辨的温度为 0.1 o C，试问选用位的 A/D 转换器。 9.RAM 存储器地址线 4 条，数据线 8 条，其存储容量为_______ 。 10.写出下图有 ROM 构成的组合逻辑函数式 Y2= ____________________ 。 二、逻辑函数化简证明题(共 3题，共 20 分) 1.(6 分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB ) 2.(6 分)证明下面逻辑恒等式，方法不限。(A C )(B D)(B D ) AB BC 3．(8 分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。F(A,B,C,D) ABC ABD C D ABC ACD ACD
第1章习题及解答 1.1 将下列二进制数转换为等值的十进制数。 （1）（11011）2 （2）（10010111）2 （3）（1101101）2 （4）（11111111）2 （5）（0.1001）2（6）（0.0111）2 （7）（11.001）2（8）（101011.11001）2 题1.1 解： （1）（11011）2 =（27）10 （2）（10010111）2 =（151）10 （3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10 （5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10 （7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。 （1）（1010111）2 （2）（110111011）2 （3）（10110.011010）2 （4）（101100.110011）2 题1.3 解： （1）（1010111）2 =（57）16 =（127）8 （2）（110011010）2 =（19A）16 =（632）8 （3）（10110.111010）2 =（16.E8）16 =（26.72）8 （4）（101100.01100001）2 =（2C.61）16 =（54.302）8 1.5 将下列十进制数表示为8421BCD码。 （1）（43）10 （2）（95.12）10 （3）（67.58）10 （4）（932.1）10 题1.5 解： （1）（43）10 =（01000011）8421BCD （2）（95.12）10 =（10010101.00010010）8421BCD （3）（67.58）10 =（01100111.01011000）8421BCD （4）（932.1）10 =（100100110010.0001）8421BCD 1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。 （1）+13 （2）?9 （3）+3 （4）?8
. . 电子科技大学网络教育考卷（C 卷） (20 年至20 学年度第 学期) 考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____ 大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分) 1、10111012= 135 8= 5D 16= 1110011 格雷码 2、FF 16= 255 10= 001001010101 8421BCD = 010********* 余3码 3、已知某数的反码是1010101，则该数的对应的原码是 1101010 ，补码是 1101011 ； 4、逻辑运算的三种基本运算是 与或非 ； 5、一个逻辑在正逻辑系统下，表达式为B A +，则该逻辑在负逻辑系统下，表达式为 AB ； 6、逻辑式A /(B+CD /)的反演式为 A+B /(C /+D) ； 7、已知∑= )3,1,0(),,(m C B A F ,则∑=m F / （ 2,4,5,6,7 ） M ∏=（ 2,4,5,6,7 ） ； 8、请问图1-8逻辑为Y= (AB)/ ； 9、n 选1的数据选择器的地址输入的位数为 log 2n(向上取整) 位，多路输入端得个数为 n 个； 10、如果用一个JK 触发器实现D 触发器的功能，已知D 触发器的输入 信号为D ，则该JK 触发器的驱动为： J=D;K=D / ； 11、如果用一个D 触发器实现T 触发器的功能，已知T 触发器的输入信号为T ，则该D 触发器的驱动为： T ⊕Q ； 12、如果让一个JK 触发器只实现翻转功能，则该触发器的驱动为： J=K=1 ； 13、利用移位寄存器实现顺序序列信号1001110的产生，则该移位寄存器中触发器的个数为： 大于或等于3 个； 二、选择题（每题1分，共10分） 1、以下有关原码、反码和补码的描述正确的是： ①.二进制补码就是原码除符号位外取反加1； ②.补码即是就是反码的基础上再加1； ③.负数的原码、反码和补码相同； ④.正数的原码、反码和补码相同； 2、下列逻辑表达式中，与D BC C A AB F / / / 1++=不等的逻辑是： ①./ / / BC C A AB ++ ②./ ///D BC C A AB ++ ③．/ /C A AB + ④．BD C A AB ++/ / 3、已知门电路的电平参数如下：，，，，V 3.0V V 0.3V V 25.0V V 2.3V L I IH OL OH ≤≥≤≥请问其低电平的噪声容限为： ①. 0.05V ②. 0.2V ③. 2.95V ④. 2.7V 4、下列逻辑中，与/ A Y =相同的逻辑是： ①.1A Y ⊕= ②.0A Y ⊕= ③.A A Y ⊕= ④./ )A A (Y ⊕= 5、有如下所示波形图，已知ABC 为输入变量，Y 为输出变量，我们可以得到该逻辑的函数式为： ①.AC AB Y += ②.C B A Y ++= ③.C B A Y ??= ④./ / / C B A Y ++= 6、在同步状态下，下面哪种时序逻辑器件的状态更新仅仅发生在时钟触发沿来临的瞬间，并且状态更新的依据也仅仅取决于当时的输入情况： ①.锁存器 ②.电平触发的触发器 ③.脉冲触发的触发器 ④.边沿触发的触发器器 7、或非门所构成的SR 触发器的输入为S 和R ，则其工作时的约束条件为： ①.1R S =+ ②.0R S =? ③.0R S / / =+ ④.R S = 8、要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为： ①.8 ②.4 ③.3 ④.2 9、下面的电路，属于组合逻辑的电路是： ①.串行数据检测器 ②.多路数据选择器 ③.顺序信号发生器 ④.脉冲序列发生器 10、下面哪些器件不能够实现串行序列发生器 ①.计数器和组合门电路 ②.数据选择器和组合门电路 ③.移位寄存器和组合门电路 ④.触发器和组合门电路 姓名__________________ 专业名称__________________ 班号________________学号__________________教学中心_________________ …………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … …………………… 图1-8 图2-5